JPS6410840B2

JPS6410840B2 -

Info

Publication number: JPS6410840B2
Application number: JP62158164A
Authority: JP
Inventors: Shigenori Morikawa; Kotaro Hanzawa; Toshihisa Nakamura
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 1987-06-25
Filing date: 1987-06-25
Publication date: 1989-02-22
Also published as: JPS632097A

Description

【発明の詳細な説明】〔発明の技術分野〕この発明は、予め入力記録された音響信号をい
くつか重ね合わせて再び音源信号としてデジタル
記録可能なオーバーダビング機能を有する電子楽
器に関する。

〔発明の背景〕

従来より、予め入力記録された音響信号をいく
つか重ね合わせて再び音源信号としてデジタル記
録するオーバーダビング機能を備えた電子楽器が
考えられている。

例えばこのような先行技術を開示したものとし
て特開昭55−166698号公報がある。この先行例に
あつては、楽音データメモリに既に記憶されてい
る楽音データ（波形データ）に新たな楽音データ
（波形データ）を重複してつまり合成して記憶す
るのみであり、予め記憶されている１乃至複数の
波形を異なる状態で読み出し、合成して新しい波
形信号を得るようにすることについては考えられ
ておらず、やはり不満足な演奏効果しか得られな
い。

〔発明の目的〕

この発明は、以上の点に鑑みてなされたもの
で、簡便で、操作性がよく、音楽的にも満足する
ことの可能な電子楽器を提供することを目的とす
る。

〔発明の要点〕

この発明は、上述した目的を達成すべく記憶手
段から異なる周波数をもつ少なくとも２つの同一
もしくは異なる波形をもつデジタル波形信号を読
出し、この読出されたデジタル信号をデジタル的
にもしくはアナログ的に合成した後に再び記憶手
段にデジタル記録するようにしたことを要点とす
る。

〔実施例〕

以下、本発明を図面に示す一実施例につき詳細
に説明する。第１図は、本実施例の回路構成を示
し、入力信号（IN）は、入力アンプ１にて適宜
増幅された後、アナログ加算回路２に供給され、
更にフイルター３にて高域成分が除去され、しか
る後、サンプル・ホールド回路（Ｓ／Ｈ）５にて
適当なサンプリング周波数で、サンプリングさ
れ、Ａ／Ｄ変換器６に供給される。Ａ／Ｄ変換器
６では、入力するアナログ信号を対応するデジタ
ル信号に変換し、発音制御部８に供給する。

この発音制御部８は、例えば４つの波形読出・
書込チヤンネルを備え、夫々独立的に波形メモリ
７に対する波形信号の書込みまたは読出しができ
る。この発音制御部９の具体的構成は、上記特願
昭59−167119号に記載してあるので、その詳細な
説明は省略する。

この発音制御部８は、マイクロコンピユータ等
からなるCPU９からの制御に基づき動作するよ
うになつており、この発音制御部８の４つの波形
読出・書込チヤンネルに対応して時分割的に最大
４音に対応するデジタル信号が、波形メモリ７か
ら読出されて、Ｄ／Ａ変換器１０に時分割的に印
加され、しかる後、サンプル・ホールド回路
（Ｓ／Ｈ）１１ａ〜１１ｄに供給される。

このサンプル・ホールド回路１１ａ〜１１ｄ
は、後述するようなタイミング信号t₁〜t₄によつ
て、各時分割処理チヤンネル時間毎に、サンプリ
ング動作を行う。

そして、このサンプル・ホールド回路１１ａ〜
１１ｄにホールドされた電圧信号はVCF（電圧制
御型フイルタ）１２ａ〜１２ｄに、対応して供給
される。この夫々のVCF１２ａ〜１２ｄには、
後述する電圧信号FCV１〜FCV４が供給され、
この電圧信号FCV１〜FCV４に従つて、夫々独
立的にフイルタリング処理がなされる。

そして、このVCF１２ａ〜１２ｄは、VCA（電
圧制御型増幅器）１３ａ〜１３ｄへフイルタリン
グ後のアナログ波形信号を送出する。

このVCA１３ａ〜１３ｄは、供給される制御
電圧信号ACV１〜ACV４により独立的にその増
幅率が制御され、VCF１２ａ〜１２ｄより供給
される波形信号に対する出力レベル、あるいは音
量エンベロープが決定される。

そして、このVCA１３ａ〜１３ｄの出力信号
は夫々各チヤンネルの出力OUT１〜OUT４とし
て、外部に送出され、適宜増幅された後音響信号
として放音されることになる。また、このVCA
１３ａ〜１３ｄの出力は、アナログ加算回路１４
に供給され、ミツクスされて、ミツクス出力
OUTMIXとして、外部にとり出すことも可能と
なつている。

また、上述した第４チヤンネルに対応する
VCF１２ｄの出力と、アナログ加算回路１４の
出力とは、上述したCPU９からの制御信号に従
つて切換動作をするアナログスイツチ１５に供給
される。

このアナログスイツチ１５は、VCF１２ｄの
出力と、アナログ加算回路１４の出力とを選択し
て、VCA（電圧制御型増幅器）１６に供給する。

VCA１６では、供給される制御電圧信号ACV
０に応じて増幅し、上述したアナログ加算回路２
にフイードバツクして供給するようになる。

従つて、入力アンプ１を介して供給される外音
信号と、波形メモリ７を読出して得られる波形信
号とをこのアナログ加算回路２にて混合して、再
度波形メモリ７に供給することができる。

図中符号４は、演奏鍵や各種制御スイツチを有
するキーボードと、各種状態表示を行う液晶表示
パネル等とからなるキーボード・表示部であつ
て、CPU９とこのキーボード・表示部４とはデ
ータの授受を行う。

また、このCPU９は、ソフト処理によつて、
上述した各制御信号FCV１〜FCV４，ACV１〜
ACV４，ACV０（以下総称して制御信号CVと
する。）を、発生するためにデジタル信号をＤ／
Ａ変換器群１７に供給し、夫々の電圧信号に変換
せしめる。

このＤ／Ａ変換器群１７は、制御信号CVの個
数に対応する個数のＤ／Ａ変換器を有していても
よく、あるいは、ひとつのＤ／Ａ変換器を時分割
的に使用し、サンプル・ホールド回路と組合せ
て、必要な個数の制御信号CVを得てもよい。

次に、本実施例の動作につき説明する。第２図
は、発音制御部８の複数チヤンネルの時分割処理
状態と、サンプル・ホールド回路１１ａ〜１１ｄ
に供給するタイミング信号t₁〜t₄との関係を示し
ており、上述したように、本実施例では４つの波
形読出・書込チヤンネルを時分割構成で実現して
おり、各波形読出・書込チヤンネル毎に、読出し
（リード）処理を行うか、書込（ライト）処理を
行うかを選択的に指定できるようになつていて、
第２図に示す状態では、チヤンネル１（ch₁）の
処理によつて波形メモリ７に、フイルター３、サ
ンプル・ホールド回路５、Ａ／Ｄ変換器６を介し
て得られる波形信号を書込むようになつており、
その他のチヤンネル２〜４（ch_2〜4）は、波形メ
モリ７から、所定エリアのデジタル波形信号を読
出すことが可能となつている。

また、上述したタイミング信号t₁〜t₄は、夫々
のチヤンネル（ch_1〜4）に対応する時間に、high
レベルをとるようになつていて、各チヤンネル時
間でＤ／Ａ変換器１０から出力するアナログ波形
信号を、サンプル・ホールド回路１１ａ〜１１ｄ
にて、サンプリングし、以降ホールドするように
なる。

第３図は、波形メモリ７のエリア分割の状態を
示しており、例えばＮ個の波形情報が可変長で記
録できるようになつている。発音制御部８の各波
形読出・書込チヤンネルは、独立的にリード・ラ
イトするエリアを指定できるようになつていて、
例えば、チヤンネル２，３，４で、第３図のトー
ン１，２，３を読出し、それをVCF１２ｂ〜１
２ｄ、VCA１３ｂ〜１３ｄにて処理制御し、ア
ナログ加算回路１４、スイツチ１５、VCA１６
を介して、アナログ加算器２へ供給し、必要に応
じて外部音信号とミキシングした後、サンプル・
ホールド回路５、Ａ／Ｄ変換器６を介して入力さ
せ、チヤンネル１の処理によつて、トーンＮとし
て、再び波形メモリ７に記録する。即ちちオーバ
ーダビング処理を行わせることも可能である。

また、CPU９からアナログスイツチ１５に対
し、切換信号を送出して、チヤンネル４の処理に
よつて波形メモリ７から読出された波形信号をサ
ンプル・ホールド回路１１ｄ、VCF１２ｄを介
して、更にVCA１６に印加するようにし、この
ようにして得られる波形信号を、アナログ加算器
２へ供給し、以下上述たのと同様にして外部音信
号とミキシングした後、波形メモリ７の所定エリ
アに書込むようにすることもできる。

次に、第４図のフローチヤートを参照して、オ
ーバーダビングモードでのCPU９を中心とした
処理につき詳述する。

キーボード・表示部４のスイツチ操作によつて
CPU９が、オーバーダビングモードに指定され
ると、先ず、波形メモリ７に既に記憶されている
波形信号を、如何なる音階周波数に対応づけて読
出すかを決定する為に、ステツプS₁において、キ
ーボード・表示部４の鍵盤操作がなされたか否か
ジヤツジする。

即ち、本実施例にあつては、鍵盤上の鍵操作に
よつて発生すべき楽音の周波数を指定するように
なつており、波形メモリ７に記録された波形信号
は、高音域の音階が指定されれば、高い読出しレ
ートで、波形メモリ７から出力することになり、
低音域の音階が指定されれば、低い読出しレート
で、波形メモリ７から出力することになる。

そして、このステツプS₁で鍵入力があればYes
の判断をし、ステツプS₂に移行する。ステツプS₂
では、そのときキーボード・表示部４で指定され
ている波形メモリ７から読出すべきトーンの番号
を、鍵操作により指定した音階と共に、CPU９
が記憶する。また、それに対応する音量を決定す
る情報をCPU９は記憶する。そして、次にステ
ツプS₃へ移行する。

ステツプS₁において、Noの判断がなされた場
合も、このステツプS₃へ進む。ステツプS₃は、実
際に録音を開始するためのトリガー信号がキーボ
ード・表示部４から供給されたかジヤツジするス
テツプであり、もしまだ印加されなければ再びS₁
へもどり、以下ステツプS₁→S₃又はステツプS₁→
S₂→S₃をくり返し、待機状態となる。

従つて、鍵盤で、複数の鍵が操作されたとき
は、チヤンネル２，３，４に最大３個までの音階
を割当てることができることになり、異なるトー
ン番号が夫々指定されれば、異なる音色の波形信
号が、指定された音階で、また同じトーン番号が
夫々のチヤンネルで指定されれば、同一音色の波
形信号が、指定された異なる音階で、再生され、
且つ異なる音量をもつてオーバーダビングされる
ことになる。

上記ステツプS₃で、トリガー入力があつた場合
は、Yesの判断がなされ、ステツプS₄に移行す
る。なお、ステツプS₃では、入力信号（IN）が
所定のレベルを越えたとき自動的にトリガー入力
をCPU９へ与えて、ステツプS₄へ進行するよう
にしてもよい。

ステツプS₄では、CPU９がセーブしたトーン
番号、音階情報を、発音制御部８へ供給し、各波
形読出・書込チヤンネルに対し、波形メモリ７か
ら読出す波形データのエリアを指定し、またその
音階を指定する。

次にステツプS₅に進み、CPU９は、Ｄ／Ａ変
換器群１７に対し、夫々の制御信号を発生するた
めのデジタル信号を送出し、電圧制御信号CVを
発生させ、各VCF１２ａ〜１２ｄ、VCA１３ａ
〜１３ｄ、VCA１６に、夫々の制御信号CVを送
出せしめる。

また、CPU９は、アナログスイツチ１５に切
換信号を与え、加算回路１４からのミツクス波形
信号を、VCA１６へ供給するようにする。そし
て、ステツプS₆に進み、チヤンネル１を用いて、
CPU９は、実際の録音を開始する。このとき、
チヤンネル２〜４のうち指定されたチヤンネル
は、夫々既に決定されている音響信号を波形メモ
リ７から波形データを読出すことにより発生すべ
く動作するようになる。

そして、入力処理が終了すると、エンド状態と
なり、CPU９は、図示しないメインルーチンの
処理に復帰するようになる。

このように、本実施例にあつては、発音制御部
８の４つの波形読出・書込チヤンネルにて、夫々
独立的に波形信号を読出し、書込み出来るように
し、少なくとも２つのチヤンネルで、波形メモリ
から同一もしくは別個のデジタル信号を読出すよ
うにし、更に、VCF１２ａ〜１２ｄ、VCA１３
ａ〜１３ｄで独立的に音色、音量制御をした後、
ミキシングして、新たな音源信号として、特定の
チヤンネルを使用して波形メモリ７に書込み処理
を行つたため、オーバーダビング機能の充実をは
かることができ、音楽的にも好ましいものとなつ
ている。

また４つの波形読出・書込チヤンネルのうち最
大３つのチヤンネルを用いて、波形メモリ７か
ら、波形データを読出し、必要ならばこの再生波
形データと、入力波形信号（IN）とを合成して
音源波形データとすることができるので、オーバ
ーダビングの態様も種々とることができる。

また、波形メモリ７を複数エリアに分割して使
用し、オーバーダビングした結果得られる波形信
号を、オリジナルの波形信号が記録されたエリア
とは別のエリアに書込むことができ、オリジナル
の波形信号を消去することなく、オーバーダビン
グすることが可能となる。

また、波形メモリ７から複数の波形読出・書込
チヤンネルによつて読出されて得られる波形信号
夫々に対しVCA１３ａ〜１３ｄを用いて独立的
に音量レベルの設定を行うことができる。

また、同一メモリエリアから、同じ波形データ
を、複数の波形読出・書込チヤンネルを用いて異
なる音階周波数で読出し、それをVCA１３ａ〜
１３ｄで合成比率を可変しながら合成することが
できる。

なお、上述した実施例にあつては、VCF１２
ａ〜１２ｄ、VCA１３ａ〜１３ｄによつて音色
と音量とを可変制御するようにしたが、デジタル
フイルタや、デジタル乗算器等を用いて、音色、
音量あるいはエンベロープ等の可変制御を行うよ
うにしてもよい。また、その他の処理を波形信号
に施してもよい。

また、発音制御部８の回路構成としては、上記
実施例のように時分割処理により複数の波形読
出・書込チヤンネルを構成するもののほか、別個
のハードウエアで、つまりチヤンネル数分同じ回
路構成のものを使用して、複数の波形読出・書込
チヤンネルを設けるものであつてもよい。

更に、複数のチヤンネルのうち、特定のチヤン
ネルを、波形メモリ７に波形信号を書込む書込専
用のチヤンネルとし、そのほかのチヤンネルを、
波形メモリ７から波形信号を読出す読出専用のチ
ヤンネルとしてもよい。本発明での「波形読出・
書込チヤンネル」とは、読出しと書込みのいずれ
か一方のみ、あるいは双方の動作を可能としたチ
ヤンネルのいずれをも意味するものである。

〔発明の効果〕

この発明は、上述したように、簡便で、操作性
がよく、音楽的にも好ましい電子楽器を提供する
ことができる。

特に、記憶手段から異なる周波数をもつ少なく
とも２つの同一波形もしくは異なる波形を有する
デジタル波形信号を読み出し、それをデジタル的
もしくはアナログ的に合成して、新たな音源波形
として記憶手段へ記録できるので、音楽的に効果
的であり、周波数をわずかなものとすればデチユ
ーンの効果が得られ、大きくすればアンサンブル
的な音が簡単に得られる。

【図面の簡単な説明】

図面は本発明の一実施例を示し、第１図はその
回路構成図、第２図はその動作説明の為のタイム
チヤートを示す図、第３図は波形メモリの記憶状
態を示す図、第４図は、同実施例の動作を説明す
るためのフローチヤートを示す図である。２……アナログ加算回路、４……キーボード・
表示部、６……Ａ／Ｄ変換器、７……波形メモ
リ、８……発音制御部、９……CPU、１０……
Ｄ／Ａ変換器、１２ａ〜１２ｄ……VCF、１３
ａ〜１３ｄ……VCA、１４……アナログ加算器、
１７……Ｄ／Ａ変換器群。

Claims

【特許請求の範囲】１デジタル波形信号を記憶する記憶手段と、この記憶手段に記憶されている上記デジタル波
形信号の周波数として、少なくとも２つの夫々互
いに異なる周波数を指定入力する周波数指定入力
手段と、この周波数指定入力手段により指定入力された
少なくとも２つの夫々互いに異なる周波数を記憶
する周波数記憶手段と、この周波数記憶手段に記憶されている上記少な
くとも２つの夫々互いに異なる周波数に基づいて
上記記憶手段から夫々互いに異なる周波数をもつ
少なくとも２つの同一波形もしくは夫々互いに異
なる周波数をもつ少なくとも２つの異なる波形を
表現するデジタル波形信号を読み出す読出手段
と、この読出手段にて読み出された夫々互いに異な
る周波数をもつ少なくとも２つのデジタル波形信
号に対応する夫々互いに異なる周波数をもつ少な
くとも２つの波形信号を合成して合成波形信号を
得る合成手段と、この合成手段から生成出力する上記合成波形信
号を表現するデジタル信号を上記記憶手段に供給
して新たなデジタル波形信号として記憶させる手
段とを具備したことを特徴とする電子楽器。