JPH0518435B2

JPH0518435B2 -

Info

Publication number: JPH0518435B2
Application number: JP60201301A
Authority: JP
Inventors: Toshihisa Nakamura; Shigenori Morikawa; Kotaro Hanzawa
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 1985-09-11
Filing date: 1985-09-11
Publication date: 1993-03-11
Also published as: JPS6261095A

Description

【発明の詳細な説明】〔発明の技術分野〕記憶手段から読み出した波形信号に所定の特性
変更処理を施し、再度上記記憶手段に格納する波
形エデイツト装置に関する。

〔発明の背景〕

従来より、外音信号をPCM（Pulse Code
Modulation）などの各種変調方式によりデジタ
ル記録し、それを例えばキーボード楽器の音源信
号として用いることが種々行われている。

ここで、本願出願人は、上記音源信号の豊富化
を図るため、手動設定された任意の変更度合でも
つて、波形メモリ手段から読み出した波形信号に
対し特性の変更処理を施し、この特性の変更され
た波形信号を上記波形メモリ手段に再格納する技
術の出願（特願昭60−200259号）を行つている。

しかしながら、該出願の技術では、上記波形メ
モリ手段から読み出された波形信号に対しどの程
度の特性変更が施されるのかを使用者が定量的に
把握するのは困難であつた。

〔発明の目的〕

この発明は、所定の特性変更処理により特性の
変更された波形信号を得る際に、該特性の変更度
合を表示して使用者の使い勝手を向上させること
を目的とする。

〔発明の要点〕

この発明は、上記目的を達成するため、波形信
号の特性を変更するために入力された特性の変更
度合を表示させる様にしたことを要点とする。

〔実施例〕

以下、本発明を図面に示す一実施例につき詳細
に説明する。第１図は、本実施例の回路構成を示
し、入力信号（IN）は、入力アンプ１にて適宜
増幅された後、アナログ加算回路２に供給され、
しかる後、サンプル・ホールド回路（Ｓ／Ｈ）５
にて適当なサンプリング周波数で、サンプリング
された後、Ａ／Ｄ変換器６に供給される。Ａ／Ｄ
変換器６では、入力するアナログ信号を対応する
デジタル信号に変換し、発音制御部８に供給す
る。

この発音制御部８は、例えば４つの波形読出・
書込チヤンネルを備え、夫々独立的に波形メモリ
７に対する波形信号の書込みまたは読出しができ
る。この発音制御部８の具体的構成は、上記特願
昭59−167119号に記載してあるので、その詳細な
説明は省略する。

この発音制御部８は、マイクロコンピユータ等
からなるCPU９からの制御に基づき動作するよ
うになつており、この発音制御部８の４つの波形
読出・書込チヤンネルに対応して時分割的に最大
４音に対応するデジタル信号が、波形メモリ７か
ら読出されて、Ｄ／Ａ変換器１０に時分割的に印
加され、しかる後、サンプル・ホールド回路
（Ｓ／Ｈ）１１ａ〜１１ｄに供給される。

このサンプル・ホールド回路１１ａ〜１１ｄ
は、後述するようなタイミング信号t₁〜t₄によつ
て、各時分割処理チヤンネル時間毎に、サンプリ
ング動作を行う。

そして、このサンプル・ホールド回路１１ａ〜
１１ｄにホールドされた電圧信号は、VCF（電圧
制御型フイルタ）１２ａ〜１２ｄに、対応して供
給される。この夫々のVCF１２ａ〜１２ｄには、
後述する電圧信号FCV1〜FCV4が供給され、こ
の電圧信号FCV1〜FCV4に従つて、夫々独立的
にフイルタリング処理がなされる。

そして、このVCF１２ａ〜１２ｄは、VCA（電
圧制御型増幅器）１３ａ〜１３ｄへフイルタリン
グ後のアナログ波形信号を送出する。

このVCA１３ａ〜１３ｄは、供給される制御
電圧信号ACV1〜ACV4により独立的にその増幅
率が制御され、VCF１２ａ〜１２ｄより供給さ
れる波形信号に対する出力レベル、あるいは音量
エンベロープが決定される。

そして、このVCA１３ａ〜１３ｄの出力信号
は夫々各チヤンネルの出力OUT1〜OUT4とし
て、外部に送出され、適宜増幅された後音響信号
として放音されることになる。また、このVCA
１３ａ〜１３ｄの出力は、アナログ加算回路１４
に供給され、ミツクスされて、ミツクス出力
OUTMIXとして、外部にとり出すことも可能と
なつている。

また、上述した第４チヤンネルに対応する
VCF１２ｄの出力と、アナログ加算回路１４の
出力とは、上述したCPU９からの制御信号に従
つて切換動作をするアナログスイツチ１５に供給
される。

このアナログスイツチ１５は、VCF１２ｄの
出力と、アナログ加算回路１４の出力とを選択し
て、VCA（電圧制御型増幅器）１６に供給する。

VCA１６では、供給される制御電圧信号
ACV0に応じて増幅し、上述したアナログ加算回
路２にフイードバツクして供給するようになる。

従つて、入力アンプ１を介して供給される外音
信号と、波形メモリ７を読出して得られる波形信
号とをこのアナログ加算回路２にて混合して、再
度、波形メモリ７に供給することができる。

図中符号４は、演奏鍵や各種制御スイツチを有
するキーボードと、各種状態表示を行う液晶表示
パネル等とからなるキーボード・表示部であつ
て、CPU９とこのキーボード・表示部４とはデ
ータの授受を行う。

第２図に、このキーボード・表示部４の要部の
構成が示してあり、例えば４個のトーン番号を指
定するトーンスイツチ４１〜４４と、夫々のトー
ンスイツチ４１〜４４の選択的操作等によつてト
ーン番号を指示表示するLEDからなる表示素子
４１ａ〜４４ａを設けてある。

また、第２図中、符号４５は、レコードスイツ
チであり、その操作に対応して表示素子４５ａは
点灯表示される。また、符号４６は、オーバーダ
ビングモードを指定するオーバーダビングスイツ
チであり、その操作に対応して表示素子４６ａは
点灯表示される。また、符号４７は、トリガー入
力を与えるトリガースイツチであり、その操作に
応じて表示素子４７ａが点灯表示される。このス
イツチ４５〜４７の操作手順等については、後述
する。

また、キーボード・表示部４には上述したよう
に、液晶ドツトマトリクス表示パネルからなる表
示装置４８を有し、各スイツチの操作状態、動作
モードの状態等を文字表示する。第２図には、あ
る操作状態での表示例が示してあるが、その意味
については後述する。

また、第１図においてCPU９は、ソフト処理
によつて、上述した各制御信号FCV1〜FCV4、
ACV1〜ACV4，ACV0（以下総称して制御信号
CVとする。）を、発生するためにデジタル信号を
Ｄ／Ａ変換器群１７に供給し、夫々の電圧信号に
変換せしめる。

このＤ／Ａ変換器群１７は、制御信号CVの個
数に対応する個数のＤ／Ａ変換器を有していても
よく、あるいは、ひとつのＤ／Ａ変換器を時分割
的に使用し、サンプル・ホールド回路と組合せ
て、必要な個数の制御信号CVを得てもよい。

次に、本実施例の動作につき説明する。第３図
は、発音制御部８の複数チヤンネルの時分割処理
状態と、サンプル・ホールド回路１１ａ〜１１ｄ
に供給するタイミング信号t₁〜t₄との関係を示し
ており、上述したように、本実施例では４つの波
形読出・書込チヤンネルを時分割構成で実現して
おり、各波形読出・書込チヤンネル毎に、読出し
（リード）処理を行うか、書込（ライト）処理を
行うかを選択的に指定できるようになつていて、
第３図に示す状態では、チヤンネル１（ch1）の
処理によつて波形メモリ７に、フイルター３、サ
ンプル・ホールド回路５、Ａ／Ｄ変換器６を介し
て得られる波形信号を書込むようになつており、
その他のチヤンネル２〜４（ch2〜４）は、波形
メモリ７から、所定エリアのデジタル波形信号を
読出すことが可能となつている。

また、上述したタイミング信号t₁〜t₄は、夫々
のチヤンネル（ch1〜４）に対応する時間に、
highレベルをとるようになつていて、各チヤンネ
ル時間でＤ／Ａ変換器１０から出力するアナログ
波形信号を、サンプル・ホールド回路１１ａ〜１
１ｄにて、サンプリングし、以降ホールドするよ
うになる。

第４図は、波形メモリ７のエリア分割の状態を
示しており、例えばＮ個の波形情報が可変長で記
録できるようになつている。発音制御部８の各波
形読出・書込チヤンネルは、独立的にリード・ラ
イトするエリアを指定できるようになつていて、
例えば、チヤンネル２，３，４で、第４図のトー
ン１，２，３を読出し、それをVCF１２ｂ〜１
２ｄ，VCA１３ｂ〜１３ｄにて処理制御し、ア
ナログ加算回路１４、スイツチ１５、VCA１６
を介して、アナログ加算器２へ供給し、必要に応
じて外部音信号とミキシングした後、サンプル・
ホールド回路５、Ａ／Ｄ変換器６を介して入力さ
せ、チヤンネル１の処理によつて、トーンＮとし
て、再び波形メモリ７に記録する。即ちオーバー
ダビング処理を行わせることも可能である。

また、CPU９からアナログスイツチ１５に対
し、切換信号を送出して、チヤンネル４の処理に
よつて波形メモリ７から読出された波形信号をサ
ンプル・ホールド回路１１ｄ、VCF１２ｄを介
して、更にVCA１６に印加するようにし、この
ようにして得られる波形信号を、アナログ加算器
２へ供給し、以下上述したのと同様にして外部音
信号とミキシングした後、波形メモリ７の所定エ
リアに書込むようにすることもできる。

次に、第５図のフローチヤートを参照して、オ
ーバーダビングモードでのCPU９を中心とした
処理につき詳述する。

キーボード・表示部４のオーバーダビングスイ
ツチ４６のスイツチ操作によつてCPU９が、オ
ーバーダビングモードに指定されると、先ず、波
形メモリ７に既に記憶されているうちのどの波形
信号を、如何なる音階周波数に対応づけて読出す
かを決定する為に、ステツプS₁において、キーボ
ード・表示部４の鍵盤操作、スイツチ操作がなさ
れたか否かジヤツジする。

即ち、本実施例にあつては、鍵盤上の鍵操作に
よつて発生すべき楽音の周波数を指定するように
なつており、波形メモリ７に記録された波形信号
は、高音域の音階が指定されれば、高い読出しレ
ートで、波形メモリ７から出力することになり、
低温域の音階が指定されれば、低い読出しレート
で、波形メモリ７から出力することになる。

そして、このステツプS₁で鍵入力があればYes
の判断をし、ステツプS₂に移行する。ステツプS₂
では、そのときキーボード・表示部４で指定され
ている波形メモリ７から読出すべきトーンの番号
を、鍵操作により指定した音階と共に、CPU９
が記憶する。また、それに対応する音量を決定す
る情報をCPU９は記憶する。そして、次にステ
ツプS₃へ移行する。

即ち、いま、トーン２を指定するトーンスイツ
チ４２が操作され、これに対応する表示素子４２
ａを点滅状態にした後、キーボードで、C₃＃の
鍵を操作し、更にテンキーもしくは、スライドス
イツチ等の入力装置で音量を「56」のレベルにセ
ツトする。

このような状態において、ステツプS₃では、ト
ーン番号が、表示素子４２ａで指示表示され、表
示装置４８にて、音階がC₃＃であり、音量が５
６のレベルにあることが明示される。第２図は、
このような状態での表示形態を示している。

次にステツプS₄に移行しもしトリガースイツチ
４７が操作されなければ、再びステツプS₁にもど
る。同様にして、例えばトーン３を指定するトー
ンスイツチ４３を操作し、キーボードC₄＃の鍵
を操作し、音量を50と設定すれば、ステツプS₂，
S₃の処理で上記同様の表示がなされる。

このとき、例えば同じトーン番号を指定し、異
なる音階をキーボードを用いて指定したときはそ
の旨の表示を表示素子４１ａ〜４４ａ、表示装置
４８は行う。

そして、最後にそれらの既に入力記憶されてい
るデジタル信号及び必要ならば外部入力信号を組
合せて、セツトすべきトーン番号を指定する。つ
まりレコードスイツチ４５の操作を行いながら、
例えばトーンスイツチ４４を操作すれば、上述し
た例では、トーン２の音が音階C₃＃の音階で音
量50のレベルで再生され、両方の波形信号が合成
されて、トーン４として波形メモリ７に記録され
ることになる。なお、レコードスイツチ４５の操
作時で、表示素子４２ａ，４３ａは点灯状態をと
り、表示素子４４ａは点滅状態をとるようにな
り、再生する音のトーン番号と、記録して得られ
る音のトーン番号とが明示される。

ステツプS₁において、Noの判断がなされた場
合も、上記ステツプS₄へ進む。ステツプS₄は、実
際に録音を開始するためのトリガー信号がキーボ
ード・表示部４から供給されたジヤツジするステ
ツプであり、もしまだ印加されなければ再びS₁へ
もどり、以下ステツプS₁→S₄又はステツプS₁→S₂
→S₃→S₄をくり返し、待機状態となる。

従つて、上述したように鍵盤で、複数の鍵が操
作されたときは、チヤンネル２，３，４に最大３
個までその音階を割当てることができることにな
り、異なるトーン番号が夫々指定されれば、異な
る音色の波形信号が、指定された音階で、また同
じトーン番号が夫々のチヤンネルで指定されれ
ば、同一音色の波形信号が、指定された異なる音
階で、再生され、且つ異なる音量をもつてオーバ
ーダビングされることになる。

上記ステツプS₄で、トリガースイツチ４７によ
るトリガー入力があつた場合は、Yesの判断がな
され、ステツプS₅に移行する。なお、ステツプS₄
では、入力信号（IN）が所定のレベルを越えた
とき自動的にトリガー入力をCPU９へ与えて、
ステツプS₅へ進行するようにしてもよい。

ステツプS₅では、CPU９がセーブしたトーン
番号、音階情報を、発音制御部８へ供給し、各波
形読出・書込チヤンネルに対し、波形メモリ７か
ら読出す波形データのエリアを指定し、またその
音階を指定する。

次にステツプS₆に進み、CPU９は、Ｄ／Ａ変
換器群１７に対し、キーボード・表示部４にて入
力設定されたレベルに対応して夫々の制御信号を
発生するためのデジタル信号を送出し、電圧制御
信号CVを発生させ、各VCF１２ａ〜１２ｄ，
VCA１３ａ〜１３ｄ，VCA１６に、夫々の制御
信号CVを供給せしめる。

また、CPU９は、アナログスイツチ１５に切
換信号を与え、加算回路１４からのミツクス波形
信号を、VCA１６へ供給するようにする。そし
て、ステツプS₇に進み、チヤンネル１を用いて、
CPU９は、実際の録音を開始する。このとき、
チヤンネル２〜４のうち指定されたチヤンネル
は、夫々既に決定されている音響信号を波形メモ
リ７から波形データを読出することにより発生す
べく動作するようになる。

そして、入力処理が終了すると、エンド状態と
なり、CPU９は、図示しないメインルーチンの
処理に復帰するようになる。

このように、本実施例にあつては、発音制御部
８の４つの波形読出・書込チヤンネルにて、夫々
独立的に波形信号を読出し・書込み出来るように
し、少なくとも２つのチヤンネルで、波形メモリ
から同一もしくは別個のデジタル信号を読出する
ようにし、更に、VCF１２ａ〜１２ｄ，VCA１
３ａ〜１３ｄで独立的に音色、音量制御をした
後、ミキシングして、新たな音源信号として、特
定のチヤンネルを使用して波形メモリ７に書込み
処理を行つたため、オーバーダビング機能の充実
をはかることができ、音楽的にも好ましいものと
なつている。

また、４つの波形読出・書込チヤンネルのうち
最大３つのチヤンネルを用いて、波形メモリ７か
ら、波形データを読出し、必要ならばこの再生波
形データを、入力波形信号（IN）とを合成して
音源波形データとすることができるので、オーバ
ーダビングの態様も種々とることができる。

また、波形メモリ７を複数エリアに分割して使
用し、オーバーダビングした結果得られる波形信
号を、オリジナルの波形信号を記録されたエリア
とは別のエリアに書込むことができ、オリジナル
の波形信号を消去することなく、オーバーダビン
グすることが可能となる。

また、波形メモリ７から複数の波形読出・書込
チヤンネルによつて読出されて得られる波形信号
夫々に対してVCA１３ａ〜１３ｄを用いて独立
的に音量レベルの設定を行うことができる。

また、同一メモリエリアから、同じ波形データ
を、複数の波形読出・書込チヤンネルを用いて異
なる音階周波数で読出し、それをVCA１３ａ〜
１３ｄで合成比率を可変しながら合成することも
できる。

更に、上記実施例にあつては、表示素子４１ａ
〜４４ａ、表示装置４８により、トーン番号、音
階、音量を表示するようにした為、オーバーダビ
ング処理が効率的に行え、操作性が向上する。

また、この実施例によれば、ひとつの波形読
出・書込チヤンネルにて、波形メモリ７から所定
の波形を読出し、Ｄ／Ａ変換器１０によつてアナ
ログ信号に変換した後、VCF１２ａ〜１２ｄ，
VCA１３ａ〜１３ｄにて適宜音色、音量を可変
した後、フイードバツクループを介して加算回路
２へ与え、Ａ／Ｄ変換器６にてデジタル信号に変
換して、波形メモリ７へ再格納することができ
る。このような操作をすることで、音源波形を
種々変化させ得ることになる。

なお、上述した実施例にあつては、VCF１２
ａ〜１２ｄ，VCA１３ａ〜１３ｄによつて音色
と音量とを可変制御するようにしたが、デジタル
フイルタや、デジタル乗算器等を用いて、音色、
音量あるいはエンベロープ等の可変制御を行うよ
うにしてもよい。また、その他の処理を波形信号
に施してもよい。

また、発音制御部８の回路構成としては、上記
実施例のように時分割処理により複数の波形読
出・書込チヤンネルを構成するもののほか、別個
のハードウエアで、つまりチヤンネル数分同じ回
路構成のものを使用して、複数の波形読出・書込
チヤンネルを設けるものであつてもよい。

更に、複数のチヤンネルのうち、特定のチヤン
ネルを、波形メモリ７に波形信号を書込む書込専
用のチヤンネルとし、そのほかのチヤンネルを、
波形メモリ７から波形信号を読出す読出専用のチ
ヤンネルとしてもよい。本発明での「波形読出・
書込チヤンネル」とは、読出しと書込みのいずれ
か一方のみ、あるいは双方の動作を可能としたチ
ヤンネルのいずれをも意味するものである。

また、上記実施例では、オーバーダビングする
音のトーン番号を、表示装置４８とは別体の表示
素子４１ａ〜４４ａで表示するようにしたが、ひ
とつの表示装置上に全てのそのような情報を表示
するようにしてもよい。

更に、上記実施例では、音量の表示を行うのみ
で、フイルタのカツトオフ周波数等、音色に関連
する表示は行わなかつたが、これもあわせて行う
ようにすれば、如何なる音色制御がなされるのか
理解でき好都合である。

〔発明の効果〕

この発明は、上述したように、波形信号の特性
を変更するために入力された特性の変更度合を表
示させる様にしたので、読み出した波形信号に所
定の特性変更処理を施し、記憶手段に再格納する
波形エデイツト装置において使用者の使い勝手を
向上させることができるという効果を奏する。

【図面の簡単な説明】

図面は本発明の一実施例を示し、第１図はその
回路構成図、第２図は、キーボード・表示部の要
部を示す図、第３図は同実施例の動作説明の為の
タイムチヤートを示す図、第４図は波形メモリの
記憶状態を示す図、第５図は、同実施例の動作を
説明するためのフローチヤートを示す図である。２……アナログ加算回路、４……キーボード・
表示部、６……Ａ／Ｄ変換器、７……波形メモ
リ、８……発音制御部、９……CPU、１０……
Ｄ／Ａ変換器、１２ａ〜１２ｄ……VCF、１３
ａ〜１３ｄ……VCA、１４……アナログ加算回
路、１７……Ｄ／Ａ変換器群、４１ａ〜４４ａ…
…表示素子、４８……表示装置。

Claims

【特許請求の範囲】１入力される波形信号を記憶する記憶手段と、この記憶手段から上記波形信号を読み出す読出
手段と、この読出手段により読み出された波形信号の特
性の変更度合を入力する入力手段と、この入力手段により入力された特性の変更度合
を表示する表示手段と、上記入力手段により入力された特性の変更度合
に基づいて、上記読出手段により読み出された波
形信号の特性を変更する特性変更手段と、この特性変更手段により特性の変更された波形
信号を上記記憶手段に再入力する再入力手段と、を有することを特徴とする波形エデイツト装置。