JP2015216329A - 半導体素子の製造方法 - Google Patents
半導体素子の製造方法 Download PDFInfo
- Publication number
- JP2015216329A JP2015216329A JP2014099881A JP2014099881A JP2015216329A JP 2015216329 A JP2015216329 A JP 2015216329A JP 2014099881 A JP2014099881 A JP 2014099881A JP 2014099881 A JP2014099881 A JP 2014099881A JP 2015216329 A JP2015216329 A JP 2015216329A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- crystal growth
- temperature
- growth
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Chemical Vapour Deposition (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Physical Vapour Deposition (AREA)
Abstract
【課題】半導体を結晶成長する際の基板の反りを低減させ、面内均一性の高い半導体基板を提供する。
【解決手段】結晶成長を行う前に、半導体基板裏面に半導体基板よりも熱膨張係数の小さい薄膜材料を結晶成長温度に近い温度で堆積させ、結晶成長時の基板の反りを低減させる。300℃で基板の裏面にSiO2薄膜を堆積させ、基板を結晶成長温度(600℃)まで加熱する。成長ガスの吹き付けがない場合には成長温度に昇温した時点で上に凸となる基板表面に成長ガスを吹き付けて結晶成長させることにより、裏面にSiO2を堆積しない基板と比較して、基板の反りを大きく抑制(相殺)する。
【選択図】図2
【解決手段】結晶成長を行う前に、半導体基板裏面に半導体基板よりも熱膨張係数の小さい薄膜材料を結晶成長温度に近い温度で堆積させ、結晶成長時の基板の反りを低減させる。300℃で基板の裏面にSiO2薄膜を堆積させ、基板を結晶成長温度(600℃)まで加熱する。成長ガスの吹き付けがない場合には成長温度に昇温した時点で上に凸となる基板表面に成長ガスを吹き付けて結晶成長させることにより、裏面にSiO2を堆積しない基板と比較して、基板の反りを大きく抑制(相殺)する。
【選択図】図2
Description
本発明は、半導体の結晶成長に関し、より詳細には、結晶成長時の基板の反りを低減させ、基板面内の均一性を向上させる製造方法に関する。
従来、半導体デバイスは、有機金属気相成長法(MOVPE)や分子線エピタキシー法(MBE)、ハイドライド気相成長法(HVPE)などの結晶成長技術を用いて成長される。
結晶成長時には、基板を結晶成長が可能な温度まで昇温する。例えばInPやGaAs基板上に結晶成長を行う際には、約500℃以上に基板を加熱する必要がある。一般に、基板は、基板ホルダを通して裏面より加熱される。
また、結晶成長をMOVPE法などで実施する際には、基板表面に結晶成長ガスが吹き付けることとなる。この結晶成長ガスは、基板表面の温度を下げる働きを持つ。そのため、一般的に結晶成長時には基板の裏面から表面に対して温度勾配が生じる。
半導体材料は、温度によりその格子定数が変化し、温度に対する格子定数変化量を熱膨張係数と呼ぶ。ある温度からΔTだけ温度が変化した際の格子定数aは、熱膨張係数をαとし、基準となる温度での格子定数をa0すると、
で表される。前項で述べたように、成長時に基板に温度勾配が生じると、式1からわかるように温度の高い基板裏面の格子定数が大きく、温度の低い基板表面の格子定数が小さくなる。
このように、基板の裏面と表面で格子定数に差が生じると格子定数差に比例した応力が発生することになり、図1に示すように基板が下に凸となるように反る事となる。
このように基板が反った場合、基板ホルダとの接触が良い部分の温度が高く、基板ホルダとの接触が悪い部分の温度が低いという、温度分布が基板面内で生じることとなる。
基板面内での温度不均一は、成長される半導体、特に3元以上の混晶半導体の組成不均一を生じさせる事となる。(例えば非特許文献1、特許文献1参照)これは、半導体素子作製にあたり、歩留まりの低下などを引き起こすこととなる。
V. Hoffmann et al., "Uniformity of the wafer surface temperature during MOVPE growth of GaN-based laser diode structures on GaN and sapphire substrate", Journal of Crystal Growth, Vol. 315, 5-9, (2011)
Shaojun Ma et al., "Strain-compensation measurement and simulation of InGaAs/GaAsP multiple quantum wells by metal organic vapor phase epitaxy using wafer-curvature", Vol. 110, 113501, Journal of Applied Physics, (2011)
従来の特別な処理を行っていない基板を用いた結晶成長では、結晶成長装置内で成長温度に基板を加熱した際、加熱される基板裏面と成長ガスが吹き付ける基板表面に温度差が生じ、熱膨張により基板内部に格子定数の変化が生じることで基板が反る現象が生じる。このように成長時に基板が反った状態であると、基板裏面からの加熱が基板面内でムラを生じさせることになり、基板表面の温度不均一を引き起こす問題が有る。基板表面温度の不均一は、結晶成長において成長される半導体層の組成や膜厚などに不均一を生じさせる。
本発明は、このような問題に鑑みてなされたもので、その目的とするところは、成長温度での基板の反りを低減させ、成長する半導体層の面内不均一低減を実現する技術を提供することに有る。
本発明は、このような目的を達成するために、第1の態様は、基板に半導体結晶を成長させる結晶成長方法である。この結晶成長方法は、結晶成長装置を用いて実装することができる。また、この結晶成長方法は、基板の結晶成長面(表面)と対向する面(裏面)に薄膜材料を堆積させた基板の結晶成長面に結晶を成長させることを特徴とする。この結晶成長方法は、はじめに基板の結晶成長面(表面)と対向する面(裏面)に薄膜材料を堆積させ、次いで基板の結晶成長面に結晶を成長させてもよい。薄膜材料は、基板に対して熱膨張係数の小さい材料であり、室温より結晶成長温度に近い温度で堆積され、結晶成長時における基板の結晶成長面と対向する面側の熱膨張を低減させ、基板反りの低減ができる。
一実施形態では、基板は、Si,Ge,GaAs,InP,GaSbなどの半導体基板である。また、薄膜材料は、SiO2などのSi酸化物である。
以上説明したように、本発明によれば、結晶成長時の基板反りの低減ができ、結晶成長面内の温度分布の均一性を向上させ、素子作製における歩留まりを向上させることが可能となる。
以下、図面を参照しながら本発明の実施形態について詳細に説明する。本明細書において、基板における対向する面の内、結晶を成長させる面を結晶成長面(または、単に成長面)といい、成長面に対向する面を裏面という。結晶成長面側を「上」といい、裏面側を「下」という。
図2を参照して、450um厚のGaAs基板に結晶を成長させる方法を説明する。図2において、室温(25℃)、薄膜堆積温度(300℃)、および結晶成長温度(600℃)における基板の状態をそれぞれ示している。結晶成長温度(600℃)については、基板の表面に成長ガスを吹き付けていない場合と、成長ガスを吹き付けている場合(成長ガス吹付により表面温度が下げられている場合)とをそれぞれ示している。
図2(あ)〜(え)は、基板の裏面に薄膜を堆積させていない従来の基板の状態を示す。図2(か)〜(け)は、基板の裏面に薄膜を堆積させた本実施形態の基板の状態を示す。
図2(あ)〜(う)に示すように、従来の基板は、室温(25℃)、薄膜堆積温度(300℃)、および結晶成長温度(600℃)において成長ガスを吹き付けていない場合、基板は、フラットの状態にある。
また、図2(え)に示すように、従来の基板は、結晶成長温度(600℃)において成長ガスを吹き付けると、結晶成長面である表面側の温度の低下が生じ、下に凸となるように、約40km-1の曲率変化が生じる。
他方、基板の裏面に薄膜を堆積させた基板に結晶を成長させる本実施形態の方法においては、基板の裏面に堆積させる薄膜材料はSiO2とするが、本願発明はこれに限定されない。
図2(き)は、薄膜堆積温度(300℃)で基板の裏面にSiO2を堆積させた状態を示すである。本例では、膜厚は1μmである。薄膜堆積温度においては、薄膜が堆積された基板はフラットの状態である。
図2(か)は、室温(25℃)に戻したときの裏面に1μmの膜厚のSiO2を堆積させた基板の状態を示す図である。このときの基板の状態は、下に凸となるように、約36km-1の曲率を生じる。
図2(く)は、結晶成長温度(600℃)での裏面にSiO2が堆積された基板の状態を示すである。成長ガスの吹き付けがない場合には、成長温度に昇温した時点で上に凸となるように約39km-1の曲率を生じる。
図2(け)は、結晶成長温度(600℃)で、裏面にSiO2が堆積された基板を用いて、基板の表面に成長ガスの吹き付ける場合の基板の状態を示す図である。SiO2が堆積させている場合には、基板は、成長ガス吹き付けの冷却により、下に凸になるようにおよそ1km-1の曲率を生じる。図2(え)に示す状態を比較するとよく分かるように、裏面にSiO2が堆積された基板を用いる本成長方法では、基盤が反る効果を大きく抑制(相殺)できる。
なお、半導体基板は、例えばSi,Ge,GaAs,InP,GaSbなどとすることができるが、本発明はこれに限定されない。
また、基板の裏面に堆積させる薄膜材料としてSiO2などのSi酸化膜とすることができるが、本発明はこれに限定されない。
さらに、半導体基板の成長面に成長する結晶は、例えば、InGaAs,InAlAs,InGaP,GaAsSb,InGaSb,AlGaSb,InAlP,AlGaAs,AlGaN,InGaN,GaNAs,InPNなどの3元の化合物半導体(混晶半導体)とすることができるが、本発明はこれに限定されない。
なお、図2に示す曲率の計算は、非特許文献2を参考に、式(2)を用いて計算した。
ここで、ΔKは曲率の変化量、hは層厚、Eはヤング率、εは歪、a300は300℃における格子定数(SiO2の場合は非晶質であるが、薄膜堆積温度(300℃)においてGaAs(半導体)と同じと想定as300=af300)、αは熱膨張係数、ΔTは薄膜堆積温度からの変化量であり、添字のsおよびfはそれぞれ基板および薄膜を意味する。また、計算には、hf=1μm,hs=450μm,Ef=73GPa,Es=86GPa,αf=0.55x10-6K-1,αs=5.7x10-6 K-1の値を用いた。
以上説明したように、本発明によれば、結晶成長時の基板反りの低減ができ、結晶成長面内の温度分布の均一性を向上させ、素子作製における歩留まりを向上させることが可能となる。
Claims (3)
- 結晶成長装置を用いて基板の成長面に結晶を成長させる成長手法であって、
前記成長面に対向する面に薄膜材料を堆積させた基板を用いて、前記成長面に結晶を成長させるステップを備え、
前記薄膜材料の熱膨張係数が、前記基板の熱膨張係数より小さいこと、を特徴とする成長手法。 - 前記成長面に結晶を成長させる前記ステップの前に、前記成長面に対向する面に前記薄膜材料を堆積するステップを備える、ことを特徴とする請求項1に記載の成長方法。
- 前記薄膜材料は、室温より前記結晶の成長温度に近い温度で堆積される、ことを特徴とする請求項2に記載の成長方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014099881A JP2015216329A (ja) | 2014-05-13 | 2014-05-13 | 半導体素子の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014099881A JP2015216329A (ja) | 2014-05-13 | 2014-05-13 | 半導体素子の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015216329A true JP2015216329A (ja) | 2015-12-03 |
Family
ID=54752933
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014099881A Pending JP2015216329A (ja) | 2014-05-13 | 2014-05-13 | 半導体素子の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2015216329A (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5518038A (en) * | 1978-07-24 | 1980-02-07 | Nec Corp | Substrate for semiconductor device |
JPS62196813A (ja) * | 1986-02-24 | 1987-08-31 | Oki Electric Ind Co Ltd | 化合物半導体の成長方法 |
JPS6386450A (ja) * | 1986-09-29 | 1988-04-16 | Fujitsu Ltd | 半導体素子形成用基板の製造方法 |
JP2009046368A (ja) * | 2007-08-22 | 2009-03-05 | Hitachi Cable Ltd | 閃亜鉛鉱型窒化物半導体自立基板、閃亜鉛鉱型窒化物半導体自立基板の製造方法、及び閃亜鉛鉱型窒化物半導体自立基板を用いた発光装置 |
JP2011077100A (ja) * | 2009-09-29 | 2011-04-14 | Toyoda Gosei Co Ltd | Iii族窒化物系化合物半導体のエピタキシャル成長方法及びiii族窒化物系化合物半導体素子の製造方法 |
-
2014
- 2014-05-13 JP JP2014099881A patent/JP2015216329A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5518038A (en) * | 1978-07-24 | 1980-02-07 | Nec Corp | Substrate for semiconductor device |
JPS62196813A (ja) * | 1986-02-24 | 1987-08-31 | Oki Electric Ind Co Ltd | 化合物半導体の成長方法 |
JPS6386450A (ja) * | 1986-09-29 | 1988-04-16 | Fujitsu Ltd | 半導体素子形成用基板の製造方法 |
JP2009046368A (ja) * | 2007-08-22 | 2009-03-05 | Hitachi Cable Ltd | 閃亜鉛鉱型窒化物半導体自立基板、閃亜鉛鉱型窒化物半導体自立基板の製造方法、及び閃亜鉛鉱型窒化物半導体自立基板を用いた発光装置 |
JP2011077100A (ja) * | 2009-09-29 | 2011-04-14 | Toyoda Gosei Co Ltd | Iii族窒化物系化合物半導体のエピタキシャル成長方法及びiii族窒化物系化合物半導体素子の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6078620B2 (ja) | ダイヤモンド上の窒化ガリウム型ウェーハ並びに製造設備及び製造方法 | |
US9741560B2 (en) | Method of growing nitride semiconductor layer | |
US20060226414A1 (en) | Group III-V nitride-based semiconductor substrate and method of making same | |
JP2006203196A (ja) | エピタキシャルウェーハの製造方法 | |
US10443151B2 (en) | Gallium nitride substrate | |
JP2017150064A (ja) | 化合物半導体基板、ペリクル膜、および化合物半導体基板の製造方法 | |
JP2016171196A (ja) | 半導体装置の製造方法 | |
JP2015018960A (ja) | 半導体装置の製造方法 | |
TW201605077A (zh) | 氮化物半導體結構 | |
KR102015914B1 (ko) | 이종 기판, 질화물 반도체 발광 소자 및 그 제조 방법 | |
JP6138974B2 (ja) | 半導体基板 | |
US20150228858A1 (en) | Optoelectronic component with a layer structure | |
JP5343419B2 (ja) | 成膜方法 | |
JP2003218031A (ja) | 半導体ウェーハの製造方法 | |
JP2015216329A (ja) | 半導体素子の製造方法 | |
KR20180070781A (ko) | 질화물 반도체 기판의 형성 방법 및 반도체 소자의 제조 방법 | |
JPH0752713B2 (ja) | 化合物半導体の成長方法 | |
JP2014175598A (ja) | 化合物半導体積層体及び半導体装置 | |
US20200043867A1 (en) | Substrate and method for preparing the same | |
KR101480949B1 (ko) | 화합물 반도체 기판 및 이의 제조 방법 | |
JP2018115094A (ja) | 化合物半導体基板、ペリクル膜、および化合物半導体基板の製造方法 | |
JP2001010898A (ja) | 結晶基板およびその製造方法 | |
KR102288817B1 (ko) | 탄화규소 에피 웨이퍼 및 이를 포함하는 반도체 소자 | |
JPS6398120A (ja) | 結晶成長方法 | |
KR20240046413A (ko) | 스트레인 분리 서브스택을 포함하는 GaN 온 Si 에피웨이퍼 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160715 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170315 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170321 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20171121 |