JPH05152180A - 半導体装置及び製造方法 - Google Patents
半導体装置及び製造方法Info
- Publication number
- JPH05152180A JPH05152180A JP31041591A JP31041591A JPH05152180A JP H05152180 A JPH05152180 A JP H05152180A JP 31041591 A JP31041591 A JP 31041591A JP 31041591 A JP31041591 A JP 31041591A JP H05152180 A JPH05152180 A JP H05152180A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- silicon
- single crystal
- wafers
- silicon single
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
(57)【要約】
【目的】 ２枚のシリコン・ウェハを張り合わせて形成
されるＳＯＩ張り合わせウェハを、半導体素子形成に関
して従前通りの品質を確保したまま、その製造原価を低
減させる。 【構成】 ２枚のシリコン・ウェハを絶縁膜を介して張
り合わせてなるＳＯＩ張り合わせウェハの一方をシリコ
ン多結晶ウェハ１とし、他方をシリコン単結晶ウェハ２
とし、シリコン単結晶ウェハ２側に半導体素子を形成す
る。前記絶縁膜をシリコン酸化膜とし、シリコン多結晶
ウェハ１及びシリコン単結晶ウェハ２の少なくとも一方
のウェハの少なくとも一方の面が酸化され、この酸化さ
れた面を他方のウェハに当接させ、これに熱処理を加え
て２枚のウェハが接着される。
されるＳＯＩ張り合わせウェハを、半導体素子形成に関
して従前通りの品質を確保したまま、その製造原価を低
減させる。 【構成】 ２枚のシリコン・ウェハを絶縁膜を介して張
り合わせてなるＳＯＩ張り合わせウェハの一方をシリコ
ン多結晶ウェハ１とし、他方をシリコン単結晶ウェハ２
とし、シリコン単結晶ウェハ２側に半導体素子を形成す
る。前記絶縁膜をシリコン酸化膜とし、シリコン多結晶
ウェハ１及びシリコン単結晶ウェハ２の少なくとも一方
のウェハの少なくとも一方の面が酸化され、この酸化さ
れた面を他方のウェハに当接させ、これに熱処理を加え
て２枚のウェハが接着される。
Description
【０００１】
【産業上の利用分野】本発明は、半導体技術さらには、
２枚のシリコン・ウェハを絶縁膜を介して張り合わせ、
その一方のシリコン・ウェハにトランジスタ等の半導体
素子を形成するようにした所謂「ＳＯＩ」張り合わせウ
ェハに利用して有効な技術に関するものである。
２枚のシリコン・ウェハを絶縁膜を介して張り合わせ、
その一方のシリコン・ウェハにトランジスタ等の半導体
素子を形成するようにした所謂「ＳＯＩ」張り合わせウ
ェハに利用して有効な技術に関するものである。
【０００２】
【従来の技術】ＳＯＩ張り合わせウェハの製造方法とし
ては、２枚のシリコン単結晶ウェハの少なくとも一方の
面にシリコン酸化膜の絶縁膜を形成し、２枚のシリコン
単結晶ウェハを絶縁膜を介して張り合わせる手法が、ジ
ャーナル オブ アプライドフィジークス 第６０巻
（１９８６年）第２９８７頁において公知となってい
る。そして、このように張り合わされた２枚のシリコン
単結晶のうち一方のウェハを所定の厚さ（数μｍ）まで
研磨し、この研磨された側のシリコン単結晶ウェハに、
半導体素子（ＬＳＩの回路）を形成するようにしてい
た。かかる構成のＳＯＩウェハは、２枚のシリコン・ウ
ェハ間に絶縁膜が形成されているためにα線によるソフ
トエラーに有効である。
ては、２枚のシリコン単結晶ウェハの少なくとも一方の
面にシリコン酸化膜の絶縁膜を形成し、２枚のシリコン
単結晶ウェハを絶縁膜を介して張り合わせる手法が、ジ
ャーナル オブ アプライドフィジークス 第６０巻
（１９８６年）第２９８７頁において公知となってい
る。そして、このように張り合わされた２枚のシリコン
単結晶のうち一方のウェハを所定の厚さ（数μｍ）まで
研磨し、この研磨された側のシリコン単結晶ウェハに、
半導体素子（ＬＳＩの回路）を形成するようにしてい
た。かかる構成のＳＯＩウェハは、２枚のシリコン・ウ
ェハ間に絶縁膜が形成されているためにα線によるソフ
トエラーに有効である。
【０００３】
【発明が解決しようとする課題】しかしながら、上述し
た技術には、次のような問題のあることが本発明者らに
よってあきらかとされた。即ち、上記ＳＯＩ張り合わせ
ウェハにおいては、実際に半導体素子（ＬＳＩの回路）
が形成されるのはそのうちの一方であるにも拘らず、従
来のＳＯＩ張り合わせウェハでは、半導体素子が形成さ
れない側の面にも価格の高いシリコン単結晶ウェハが用
いられ、ウェハの製造コストの経済性について、何ら配
慮がなされていなかった。本発明は上記事情に鑑みてな
されたもので、２枚のシリコン・ウェハを張り合わせて
形成されるＳＯＩ張り合わせウェハを、半導体素子形成
に関して、従前通りの品質を確保したまま製造原価を低
減させることができる半導体装置及びその製造方法を提
供することを目的とする。
た技術には、次のような問題のあることが本発明者らに
よってあきらかとされた。即ち、上記ＳＯＩ張り合わせ
ウェハにおいては、実際に半導体素子（ＬＳＩの回路）
が形成されるのはそのうちの一方であるにも拘らず、従
来のＳＯＩ張り合わせウェハでは、半導体素子が形成さ
れない側の面にも価格の高いシリコン単結晶ウェハが用
いられ、ウェハの製造コストの経済性について、何ら配
慮がなされていなかった。本発明は上記事情に鑑みてな
されたもので、２枚のシリコン・ウェハを張り合わせて
形成されるＳＯＩ張り合わせウェハを、半導体素子形成
に関して、従前通りの品質を確保したまま製造原価を低
減させることができる半導体装置及びその製造方法を提
供することを目的とする。
【０００４】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を説明すれば、下記のと
おりである。すなわち、２枚のシリコン・ウェハを絶縁
膜を介して張り合わせてＳＯＩ張り合わせウェハを形成
するに当たって、一方のシリコン・ウェハをシリコン多
結晶ウェハとし、他方のシリコン・ウェハをシリコン単
結晶ウェハとした。
発明のうち代表的なものの概要を説明すれば、下記のと
おりである。すなわち、２枚のシリコン・ウェハを絶縁
膜を介して張り合わせてＳＯＩ張り合わせウェハを形成
するに当たって、一方のシリコン・ウェハをシリコン多
結晶ウェハとし、他方のシリコン・ウェハをシリコン単
結晶ウェハとした。
【０００５】
【作用】上記した手段によれば、その表面及び／又は内
部に半導体素子が形成される側のシリコン・ウェハを、
従前通り、シリコン単結晶ウェハとし、半導体素子が形
成されない（支持基板側）側を、製造原価の安いシリコ
ン・ウェハとすることができる。
部に半導体素子が形成される側のシリコン・ウェハを、
従前通り、シリコン単結晶ウェハとし、半導体素子が形
成されない（支持基板側）側を、製造原価の安いシリコ
ン・ウェハとすることができる。
【０００６】
【実施例】以下、本発明の一実施例を図１〜図３を参照
して説明する。図１は本発明に係わるＳＯＩ張り合わせ
ウェハの一部断面図である。同図中１は支持基板を構成
するウェハであり、本実施例ではシリコン多結晶ウェハ
が用いられている。また、図中２はその表面及び／又は
内部に半導体素子が形成されるシリコン単結晶ウェハ、
３は酸化シリコンからなる絶縁膜である。
して説明する。図１は本発明に係わるＳＯＩ張り合わせ
ウェハの一部断面図である。同図中１は支持基板を構成
するウェハであり、本実施例ではシリコン多結晶ウェハ
が用いられている。また、図中２はその表面及び／又は
内部に半導体素子が形成されるシリコン単結晶ウェハ、
３は酸化シリコンからなる絶縁膜である。
【０００７】先ず、上記ＳＯＩ張り合わせウェハの支持
基板として用いられるシリコン多結晶ウェハの製造方法
を、シリコン単結晶ウェハの製造方法と比較して説明す
る。
基板として用いられるシリコン多結晶ウェハの製造方法
を、シリコン単結晶ウェハの製造方法と比較して説明す
る。
【０００８】シリコン多結晶ウェハを形成するに当たっ
ては、 反応炉中で精製された高純度のトリクロロシラン（Ｓ
ｉＨＣｌ3），テトラクロライド（ＳｉＣｌ4），または
ジクロロシラン（ＳｉＨ2Ｃｌ2）を水素還元するか、あ
るいはモノシラン（ＳｉＨ4）を熱分解するかして、３
〜１０mmの多結晶シリコン芯線のまわりにシリコンを析
出させ、所定の太さの多結晶シリコン・インゴットを製
造する。 次いで上記所定の太さに成長された多結晶シリコン・
インゴットを加工（円筒研削−スライス−ラップ−ポリ
ッシュ）して、シリコン多結晶ウェハを製造する。
ては、 反応炉中で精製された高純度のトリクロロシラン（Ｓ
ｉＨＣｌ3），テトラクロライド（ＳｉＣｌ4），または
ジクロロシラン（ＳｉＨ2Ｃｌ2）を水素還元するか、あ
るいはモノシラン（ＳｉＨ4）を熱分解するかして、３
〜１０mmの多結晶シリコン芯線のまわりにシリコンを析
出させ、所定の太さの多結晶シリコン・インゴットを製
造する。 次いで上記所定の太さに成長された多結晶シリコン・
インゴットを加工（円筒研削−スライス−ラップ−ポリ
ッシュ）して、シリコン多結晶ウェハを製造する。
【０００９】一方、シリコン単結晶ウェハを形成するに
当たっては、 (i)上記〜の手法で生成した多結晶シリコン・イン
ゴットを一旦塊状に破砕し、結晶成長炉内に設けられた
石英ルツボに投じ、これを加熱溶融した後に、引き上げ
法により成長させ（チョクラルスキー法）、単結晶シリ
コン・インゴットを得る。 (ii)上記単結晶シリコン・インゴットを、上記と同様
に円筒研削−スライス−ラップ−ポリッシュにより加工
して、シリコン単結晶ウェハを製造する。上記各々の製
造方法を比較した場合、シリコン多結晶ウェハは、単結
晶ウェハに比べて、シリコン単結晶成長工程を必要とし
ない分その製造原価は安くなる。そこで本実施例では、
上述のように、ＳＯＩ張り合わせウェハの支持基板とし
て、廉価なシリコン多結晶ウェハを使用し、もって２枚
のシリコン単結晶ウェハを用いた従来のＳＯＩ張り合わ
せウェハに比して、ＳＯＩウェハ全体としての製造原価
を低減させている。
当たっては、 (i)上記〜の手法で生成した多結晶シリコン・イン
ゴットを一旦塊状に破砕し、結晶成長炉内に設けられた
石英ルツボに投じ、これを加熱溶融した後に、引き上げ
法により成長させ（チョクラルスキー法）、単結晶シリ
コン・インゴットを得る。 (ii)上記単結晶シリコン・インゴットを、上記と同様
に円筒研削−スライス−ラップ−ポリッシュにより加工
して、シリコン単結晶ウェハを製造する。上記各々の製
造方法を比較した場合、シリコン多結晶ウェハは、単結
晶ウェハに比べて、シリコン単結晶成長工程を必要とし
ない分その製造原価は安くなる。そこで本実施例では、
上述のように、ＳＯＩ張り合わせウェハの支持基板とし
て、廉価なシリコン多結晶ウェハを使用し、もって２枚
のシリコン単結晶ウェハを用いた従来のＳＯＩ張り合わ
せウェハに比して、ＳＯＩウェハ全体としての製造原価
を低減させている。
【００１０】以下、上記シリコン多結晶ウェハ１とシリ
コン単結晶ウェハ２との張り合わせ工程について説明す
る。 先ず、シリコン多結晶ウェハ１及びシリコン単結晶ウ
ェハ２の表面に厚さ数百nmのシリコン酸化膜４，５，
６，７を成長させる（この工程で得られた状態を図２に
示す）。 次に、上記得られたシリコン多結晶ウェハ１とシリコ
ン単結晶ウェハ２とを互いに重ね合わせ、この状態で７
００〜１１００℃の酸素雰囲気中で数十分から数時間熱
処理する。この熱処理の結果、２つのウェハの接着され
る側の表面に形成されていたシリコン酸化膜５，６が融
着し、２枚のシリコン・ウェハ１，２が溶接される（こ
こまでの工程で得られた半導体装置を図３に示す）。 上記接着されたＳＯＩウェハのシリコン単結晶ウェハ
２側の表面（シリコン酸化膜４が形成された側）を研磨
により適当な厚さまで除去し、次いでラッピング・ポリ
ッシングを施して、半導体素子が形成される面を鏡面と
なす。そして、シリコン多結晶ウェハ１の裏面側に形成
されている熱酸化膜７をＨＦ等のエッチング液で除去し
て、図１に示すＳＯＩ張り合わせウェハを形成する。
コン単結晶ウェハ２との張り合わせ工程について説明す
る。 先ず、シリコン多結晶ウェハ１及びシリコン単結晶ウ
ェハ２の表面に厚さ数百nmのシリコン酸化膜４，５，
６，７を成長させる（この工程で得られた状態を図２に
示す）。 次に、上記得られたシリコン多結晶ウェハ１とシリコ
ン単結晶ウェハ２とを互いに重ね合わせ、この状態で７
００〜１１００℃の酸素雰囲気中で数十分から数時間熱
処理する。この熱処理の結果、２つのウェハの接着され
る側の表面に形成されていたシリコン酸化膜５，６が融
着し、２枚のシリコン・ウェハ１，２が溶接される（こ
こまでの工程で得られた半導体装置を図３に示す）。 上記接着されたＳＯＩウェハのシリコン単結晶ウェハ
２側の表面（シリコン酸化膜４が形成された側）を研磨
により適当な厚さまで除去し、次いでラッピング・ポリ
ッシングを施して、半導体素子が形成される面を鏡面と
なす。そして、シリコン多結晶ウェハ１の裏面側に形成
されている熱酸化膜７をＨＦ等のエッチング液で除去し
て、図１に示すＳＯＩ張り合わせウェハを形成する。
【００１１】尚、シリコン多結晶ウェハ１及びシリコン
単結晶ウェハ２の張り合わせ面にシリコン酸化膜（５，
６）を形成するに当たっては、上記実施例のように、ウ
ェハ表面の熱酸化に代えて、例えば、化学気相成長法
（ＣＶＤ法）により酸化シリコンを成長させることもで
きる。
単結晶ウェハ２の張り合わせ面にシリコン酸化膜（５，
６）を形成するに当たっては、上記実施例のように、ウ
ェハ表面の熱酸化に代えて、例えば、化学気相成長法
（ＣＶＤ法）により酸化シリコンを成長させることもで
きる。
【００１２】以上説明したように上記実施例は、２枚の
シリコン・ウェハを絶縁膜を介して張り合わせてＳＯＩ
張り合わせウェハを形成するに当たって、一方のシリコ
ン・ウェハをシリコン多結晶ウェハとし、他方のシリコ
ン・ウェハをシリコン単結晶ウェハとしたので、その表
面及び／又は内部に半導体素子が形成される側のシリコ
ン・ウェハを、従前通り、シリコン単結晶ウェハとし、
半導体素子が形成されない（支持基板側）側を、製造原
価の安いシリコン・ウェハとすることができるという作
用によりトータルの製造コストを下げることができると
いう効果がある。
シリコン・ウェハを絶縁膜を介して張り合わせてＳＯＩ
張り合わせウェハを形成するに当たって、一方のシリコ
ン・ウェハをシリコン多結晶ウェハとし、他方のシリコ
ン・ウェハをシリコン単結晶ウェハとしたので、その表
面及び／又は内部に半導体素子が形成される側のシリコ
ン・ウェハを、従前通り、シリコン単結晶ウェハとし、
半導体素子が形成されない（支持基板側）側を、製造原
価の安いシリコン・ウェハとすることができるという作
用によりトータルの製造コストを下げることができると
いう効果がある。
【００１３】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は上記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。例えば、シ
リコン多結晶ウェハ１及びシリコン単結晶ウェハ２の張
り合わせ面に形成される絶縁膜としては、実施例に示し
たシリコン酸化膜（５，６）に代えて、例えばナイトラ
イド（Ｓｉ3Ｎ4）膜のような絶縁膜（シリコン・ウェハ
と略同一の熱膨張係数を有する絶縁膜）を形成するよう
にしてもよい。
例に基づき具体的に説明したが、本発明は上記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。例えば、シ
リコン多結晶ウェハ１及びシリコン単結晶ウェハ２の張
り合わせ面に形成される絶縁膜としては、実施例に示し
たシリコン酸化膜（５，６）に代えて、例えばナイトラ
イド（Ｓｉ3Ｎ4）膜のような絶縁膜（シリコン・ウェハ
と略同一の熱膨張係数を有する絶縁膜）を形成するよう
にしてもよい。
【００１４】また、本実施例では、支持基板として、製
造原価が低いシリコン多結晶ウェハを用いるようにした
が、これに代えて、ＬＳＩ製造過程において不良品とさ
れたシリコン単結晶ウェハ（例えば、単結晶シリコン製
造時に転位等が発生したウェハや、ＬＳＩ製造工程途中
或は製造工程終了後に不良品と判定されたウェハ等）を
用いて、ＳＯＩ張り合わせウェハの製造コストの低減を
図ってもよい。また、支持基板側に用いられる廉価なシ
リコン・ウェハとしては、シリコン単結晶の成長条件を
緩めてインゴットの製造時間を短縮したものも考えられ
る。
造原価が低いシリコン多結晶ウェハを用いるようにした
が、これに代えて、ＬＳＩ製造過程において不良品とさ
れたシリコン単結晶ウェハ（例えば、単結晶シリコン製
造時に転位等が発生したウェハや、ＬＳＩ製造工程途中
或は製造工程終了後に不良品と判定されたウェハ等）を
用いて、ＳＯＩ張り合わせウェハの製造コストの低減を
図ってもよい。また、支持基板側に用いられる廉価なシ
リコン・ウェハとしては、シリコン単結晶の成長条件を
緩めてインゴットの製造時間を短縮したものも考えられ
る。
【００１５】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば下記
のとおりである。すなわち、ＳＯＩ張り合わせウェハに
おいて、ＳＯＩウェハの品質を、実質的に従前のウェハ
と同等としたまま、ウェハ全体としての製造コストを低
減させることができる。
的なものによって得られる効果を簡単に説明すれば下記
のとおりである。すなわち、ＳＯＩ張り合わせウェハに
おいて、ＳＯＩウェハの品質を、実質的に従前のウェハ
と同等としたまま、ウェハ全体としての製造コストを低
減させることができる。
【図１】本発明に係わるＳＯＩ張り合わせウェハの一部
断面図である。
断面図である。
【図２】シリコン単結晶ウェハ及びシリコン多結晶ウェ
ハの表面に酸化シリコンを形成した状態を示す張り合わ
せまえの２枚のウェハの一部断面図である。
ハの表面に酸化シリコンを形成した状態を示す張り合わ
せまえの２枚のウェハの一部断面図である。
【図３】図２に示す２枚のウェハを張り合わせた状態を
示すウェハの断面図である。
示すウェハの断面図である。
１ シリコン多結晶ウェハ ２ シリコン単結晶ウェハ ５，６ シリコン酸化膜（絶縁膜）
Claims (3)
- 【請求項１】 ２枚のシリコン・ウェハを絶縁膜を介し
て張り合わせてなる半導体装置において、一方のシリコ
ン・ウェハはシリコン多結晶ウェハであり、他方のシリ
コン・ウェハをシリコン単結晶ウェハであることを特徴
とする半導体装置。 - 【請求項２】 前記絶縁膜はシリコン酸化膜から成り、
上記シリコン多結晶ウェハと、シリコン単結晶ウェハと
が熱処理を加えることによって接着されていることを特
徴とする請求項１に記載の半導体装置。 - 【請求項３】 シリコン多結晶ウェハ及びシリコン単結
晶ウェハの少なくとも一方のウェハの少なくとも一方の
面を酸化させ、この酸化された面を他方のウェハに接合
させ、これに熱処理を加えて前記シリコン多結晶ウェハ
とシリコン単結晶ウェハを接着させることを特徴とする
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31041591A JPH05152180A (ja) | 1991-11-26 | 1991-11-26 | 半導体装置及び製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31041591A JPH05152180A (ja) | 1991-11-26 | 1991-11-26 | 半導体装置及び製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05152180A true JPH05152180A (ja) | 1993-06-18 |
Family
ID=18004986
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31041591A Pending JPH05152180A (ja) | 1991-11-26 | 1991-11-26 | 半導体装置及び製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05152180A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07297377A (ja) * | 1994-04-21 | 1995-11-10 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JP2000036584A (ja) * | 1998-06-10 | 2000-02-02 | Lucent Technol Inc | 回路デバイスとその製造方法 |
| JP2020038917A (ja) * | 2018-09-05 | 2020-03-12 | 株式会社Sumco | Ｓｏｉウェーハ及びその製造方法 |
-
1991
- 1991-11-26 JP JP31041591A patent/JPH05152180A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07297377A (ja) * | 1994-04-21 | 1995-11-10 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JP2000036584A (ja) * | 1998-06-10 | 2000-02-02 | Lucent Technol Inc | 回路デバイスとその製造方法 |
| JP2020038917A (ja) * | 2018-09-05 | 2020-03-12 | 株式会社Sumco | Ｓｏｉウェーハ及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2008153545A (ja) | 歪Ｓｉ基板の製造方法 | |
| KR100740032B1 (ko) | 반도체 장치용 적층 기판의 제조 방법 및 반도체 장치 | |
| JP3176072B2 (ja) | 半導体基板の形成方法 | |
| JPH06275525A (ja) | Ｓｏｉ基板及びその製造方法 | |
| JP2699359B2 (ja) | 半導体基板の製造方法 | |
| JPH05152180A (ja) | 半導体装置及び製造方法 | |
| JPH08316443A (ja) | Ｓｏｉ基板及びその製造方法 | |
| JPH0964319A (ja) | Ｓｏｉ基板およびその製造方法 | |
| JPH08250421A (ja) | 半導体基板の製造方法および半導体基板 | |
| JP3213437B2 (ja) | 半導体装置 | |
| JPH08316442A (ja) | Ｓｏｉ基板及びその製造方法 | |
| JP2007250676A (ja) | 異種材料の積層基板の製造方法 | |
| JPH08236735A (ja) | Ｓｏｉ基板及びその製造方法 | |
| JPH056883A (ja) | 半導体基板の製造方法 | |
| JPH08255882A (ja) | Ｓｏｉ基板の製造方法およびｓｏｉ基板 | |
| JP2000091176A (ja) | 基板張り合わせ方法 | |
| JPS59121823A (ja) | 単結晶シリコン膜形成法 | |
| JP3352196B2 (ja) | 貼り合わせ基板の製造方法及び半導体基体の製造方法 | |
| JPS62174969A (ja) | 半導体装置の製造方法 | |
| JP2554336B2 (ja) | 誘電体分離基板の製造方法 | |
| JPH1197320A (ja) | Ｓｏｉ基板の製造方法 | |
| JPH04127437A (ja) | 半導体基板 | |
| JPH05326683A (ja) | Ｓｏｉ基板の製法 | |
| JPH05326897A (ja) | Ｓｏｉ基板の製法 | |
| JPH03265157A (ja) | 半導体基板の製造方法 |