JPS63797B2 - - Google Patents
Info
- Publication number
- JPS63797B2 JPS63797B2 JP51147298A JP14729876A JPS63797B2 JP S63797 B2 JPS63797 B2 JP S63797B2 JP 51147298 A JP51147298 A JP 51147298A JP 14729876 A JP14729876 A JP 14729876A JP S63797 B2 JPS63797 B2 JP S63797B2
- Authority
- JP
- Japan
- Prior art keywords
- switch group
- plasma display
- electrode
- group
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000011159 matrix material Substances 0.000 claims description 16
- 239000003990 capacitor Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Transforming Electric Information Into Light Information (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【発明の詳細な説明】
本発明はプラズマデイスプレイの駆動回路に関
するものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a drive circuit for a plasma display.
プラズマデイスプレイは第１図に示すようにガ
ス空間をはさんで互いに直交する走査電極１と情
報電極２の電極群からなるプラズマデイスプレイ
パネル３に走査駆動部４と情報駆動部５から各々
位相の異なる電圧パルスP1，P2を印加し、放電
発光するものである。放電の光パルスP3は電圧
パルスP1，P2の位相が変化する時、発生するも
のである。 As shown in FIG. 1, a plasma display is constructed by a plasma display panel 3 consisting of a scanning electrode 1 and an information electrode 2 which are orthogonal to each other with a gas space in between, and a scanning drive section 4 and an information drive section 5, each having a different phase. Voltage pulses P 1 and P 2 are applied to discharge and emit light. The light pulse P 3 of the discharge is generated when the phase of the voltage pulses P 1 and P 2 changes.
走査駆動部には第２図に示すダイオードマトリ
クス駆動回路が一般に用いられている。このダイ
オード・マトリクス駆動回路は、ダイオード・ダ
イオードで構成され、第１のスイツチ群６、第２
のスイツチ群７を各々順次選択するとプラズマデ
イスプレイパネル３の走査電極１に順次電圧パル
スが印加されるものである。しかしこのような駆
動回路は走査電極を選択駆動する時、隣接電極に
誘動電圧が発生し、またダイオードを介して半選
択電圧が発生する。これらの雑音（以下半選択電
圧と称す）はプラズマデイスプレイの駆動電圧マ
ージンに大きな影響を与え、放電開始電以上大き
いとミスフアイヤと呼ばれる現象が生じ、文字等
を表示した場合に文字の判別ができなくなつてし
まう。 A diode matrix drive circuit shown in FIG. 2 is generally used in the scan drive section. This diode matrix drive circuit is composed of diodes and diodes, and includes a first switch group 6, a second switch group 6, and a second switch group 6.
When the switch groups 7 are sequentially selected, voltage pulses are sequentially applied to the scanning electrodes 1 of the plasma display panel 3. However, when such a driving circuit selectively drives a scan electrode, an induced voltage is generated in an adjacent electrode, and a half selection voltage is generated through a diode. These noises (hereinafter referred to as half-select voltage) have a large effect on the drive voltage margin of the plasma display, and if it is larger than the discharge start voltage, a phenomenon called misfire occurs, making it impossible to distinguish the characters when they are displayed. I get used to it.
従来この半選択電圧を吸収するため、各走査電
極毎にコンデンサＣを設けていた。しかしコンデ
ンサを設ける事により選択時に走査電極に印加さ
れる電圧パルスの立ち上がり、立ち下がり時間が
遅れ、波形を急峻にするには、ダイオードマトリ
クス駆動回路の内部インピーダンス、すなわち抵
抗Ｒを小さくせねばならない。その結果駆動回路
の消費電力が増加し使用するトランジスタの消費
電力容量に大きいものを選んでやらなければなら
なくなつた。 Conventionally, in order to absorb this half-selection voltage, a capacitor C was provided for each scanning electrode. However, by providing a capacitor, the rise and fall times of the voltage pulse applied to the scanning electrode during selection are delayed, and in order to make the waveform steep, the internal impedance of the diode matrix drive circuit, that is, the resistance R must be reduced. As a result, the power consumption of the drive circuit has increased, and it has become necessary to select transistors with a large power consumption capacity.
またプラズマデイスプレイパネルとの接続方法
を簡単にするためダイオードマトリクス駆動回路
はプラズマデイスプレイパネルと一体化した構造
が望まれる。各走査電極毎にコンデンサを設ける
とコンデンサを搭載するプリント板の面積が増え
一体化した構造を実現する事が困難となる。 Furthermore, in order to simplify the connection method with the plasma display panel, it is desirable that the diode matrix drive circuit be integrated with the plasma display panel. Providing a capacitor for each scanning electrode increases the area of the printed board on which the capacitor is mounted, making it difficult to realize an integrated structure.
このように従来のダイオードマトリクス駆動回
路は駆動回路の消費電力が増え、またプラズマデ
イスプレイパネルと一体化した構造をとることが
困難となる欠点があつた。 As described above, the conventional diode matrix drive circuit has disadvantages in that the power consumption of the drive circuit increases and it is difficult to adopt a structure that is integrated with a plasma display panel.
本発明は前述の如き欠点を解決したプラズマデ
イスプレイの駆動回路を提供するもので、その目
的は、プラズマデイスプレイパネルと構造的に一
体化でき、また、消費電力を従来の駆動回路と比
較して小さくできるダイオードマトリクス駆動回
路を提供することにある。 The present invention provides a plasma display drive circuit that solves the above-mentioned drawbacks.The purpose of the present invention is to provide a plasma display drive circuit that can be structurally integrated with a plasma display panel, and that consumes less power than conventional drive circuits. The object of the present invention is to provide a diode matrix drive circuit that can be used.
その目的を達成するため、従来半選択電圧を抑
えるためにプラズマデイスプレイパネルの走査電
極毎にコンデンサを必要としていたダイオードマ
トリクス駆動回路を、本発明の駆動回路はマトリ
クスを選択する第１あるいは第２のスイツチ群と
対応して第３のスイツチ群を設け、この第３のス
イツチ群のスイツチのうち、この第３のスイツチ
群と対応する前記第１あるいは第２のスイツチ群
の選択されたスイツチに対応するスイツチをオフ
し、非選択のスイツチに対応するスイツチをオン
させることを特徴とするものである。 In order to achieve this purpose, the drive circuit of the present invention replaces the diode matrix drive circuit which conventionally required a capacitor for each scan electrode of a plasma display panel to suppress the half-selection voltage. A third switch group is provided corresponding to the switch group, and among the switches of the third switch group, the switch corresponds to a selected switch of the first or second switch group that corresponds to the third switch group. The feature is that the switch corresponding to the non-selected switch is turned off, and the switch corresponding to the non-selected switch is turned on.
次に本発明の実施例について図面を参照して説
明する。第３図は説明をわかりやすくするため２
×２のマトリクス構成の例を示したが、本発明は
この構成に限定されるものではない。本発明の実
施例は、PNPトランジスタＱ６０，Ｑ６１で構
成される第１のスイツチ群６とNPNトランジス
タＱ７０，Ｑ７１で構成される第２のスイツチ群
７とで構成されるダイオードマトリクス駆動回路
が基本回路である。この基本回路にPNPトラン
ジスタＱ９０，Ｑ９１で構成される第３のスイツ
チ群９が付加され、このPNPトランジスタＱ９
０，Ｑ９１はダイオードマトリクス８のダイオー
ドを介し各走査電極X1，X2，X3，X4へ接続され
る。 Next, embodiments of the present invention will be described with reference to the drawings. Figure 3 is used to make the explanation easier to understand.
Although an example of a ×2 matrix configuration is shown, the present invention is not limited to this configuration. The basic circuit of the embodiment of the present invention is a diode matrix drive circuit composed of a first switch group 6 composed of PNP transistors Q60 and Q61 and a second switch group 7 composed of NPN transistors Q70 and Q71. It is. A third switch group 9 consisting of PNP transistors Q90 and Q91 is added to this basic circuit, and this PNP transistor Q9
0 and Q91 are connected to each scanning electrode X 1 , X 2 , X 3 , and X 4 via the diode of the diode matrix 8 .
ここで第３のスイツチ群９のPNPトランジス
タＱ９０，Ｑ９１のコレクタ端子はダイオードマ
トリクス群８のダイオードのアノード端子に接続
される。ダイオードのカソード端子は夫々、電極
X1，X2，X3，X4へ接続される。またPNPトラ
ンジスタＱ９０，Ｑ９１のエミツタ端子は接地さ
れる。第２のスイツチ群７のNPNトランジスタ
Ｑ７０，Ｑ７１と第３のスイツチ群９のPNPト
ランジスタＱ９０，Ｑ９１は同時に動作すること
はなく、また第１のスイツチ群６のPNPトラン
ジスタＱ６０，Ｑ６１と第２のスイツチ群７の
NPNトランジスタＱ７０，Ｑ７１も同時に動作
することはない。 Here, the collector terminals of the PNP transistors Q90, Q91 of the third switch group 9 are connected to the anode terminals of the diodes of the diode matrix group 8. The cathode terminal of each diode is an electrode.
Connected to X 1 , X 2 , X 3 , and X 4 . Furthermore, the emitter terminals of PNP transistors Q90 and Q91 are grounded. The NPN transistors Q70, Q71 of the second switch group 7 and the PNP transistors Q90, Q91 of the third switch group 9 do not operate simultaneously, and the PNP transistors Q60, Q61 of the first switch group 6 and the second switch group 7
NPN transistors Q70 and Q71 also do not operate at the same time.
また第３のスイツチ群９のPNPトランジスタ
Ｑ９０，Ｑ９１は電極X1，X2，X3，X4に誘導さ
れる半選択電圧を小さくするために、設けられた
ものであつて、プラズマデイスプレイパネルを放
電発光させるためのものではない。 Furthermore, the PNP transistors Q90 and Q91 of the third switch group 9 are provided to reduce the half-selection voltage induced in the electrodes X 1 , X 2 , X 3 , and It is not intended for emitting discharge light.
次に第４図を参照して動作を説明する。第４図
で、ａ，ｂ，ｃ，ｄ，ｅ，ｆのタイミングチヤー
トは“Ｈ”の時トランジスタが導通することを示
し“Ｌ”は切断される事を示す。 Next, the operation will be explained with reference to FIG. In FIG. 4, timing charts a, b, c, d, e, and f indicate that the transistor is conductive when it is "H", and that it is disconnected when it is "L".
まずx1にＡのごとき出力波形を得るには第１の
スイツチ群６のトランジスタＱ６０をａのごとき
パルスでオン・オフさせ、第２のスイツチ群７の
トランジスタＱ７０にＣのごときパルスでオン・
オフさせる。この時隣接電極に位置するx2には電
極間の容量を介して半選択電圧が発生する。これ
を小さく抑えるために第３のスイツチ群９のトラ
ンジスタＱ９１をタイミングｆで導通させ、電極
x2をアースに対してインピーダンスを小さくす
る。したがつてインピーダンスを小さくすれば誘
導電圧も比例して小さくなる。この時、第３のス
イツチ群９のトランジスタＱ９０はｅのごときタ
イミングでオフしているので、第２のスイツチ群
７と第３のスイツチ群９が同時に導通してトラン
ジスタが破壊することはない。 First, in order to obtain an output waveform such as A at x1 , the transistor Q60 of the first switch group 6 is turned on and off with a pulse such as a, and the transistor Q70 of the second switch group 7 is turned on and off with a pulse such as C.
Turn it off. At this time, a half-selection voltage is generated at x2 located at the adjacent electrode via the capacitance between the electrodes. In order to suppress this, the transistor Q91 of the third switch group 9 is made conductive at timing f, and the electrode
Reduce the impedance of x 2 to ground. Therefore, if the impedance is reduced, the induced voltage will also be reduced proportionally. At this time, since the transistor Q90 of the third switch group 9 is turned off at the timing e, the second switch group 7 and the third switch group 9 will not become conductive at the same time and the transistors will not be destroyed.
次に電極x3にＢに示した出力波形を得るには第
１のスイツチ群６のトランジスタＱ６１をｂのご
ときパルスでオン・オフさせ、第２のスイツチ群
７のトランジスタＱ７０をｃのごときパルスでオ
ン・オフさせる。この時隣接電極のx4には電極x3
に印加されると同じタイミングでＤに示すような
半選択電圧が生じる。この半選択電圧を小さくす
るために第３のスイツチ群９のトランジスタＱ９
０はｅのごときタイミングでオフされておりトラ
ンジスタＱ９１はｆのごときタイミングでオンさ
れている。電極x2，x4を選択する時も同様に第１
のスイツチ群６と第２のスイツチ群７と第３のス
イツチ群９を適当にオン・オフすることによつて
隣接電極へ誘導される半選択電圧を小さくでき
る。 Next, in order to obtain the output waveform shown in B at the electrode Turn it on and off. At this time, adjacent electrode x 4 has electrode x 3
, a half-select voltage as shown in D is generated at the same timing. In order to reduce this half selection voltage, the transistor Q9 of the third switch group 9 is
0 is turned off at a timing such as e, and the transistor Q91 is turned on at a timing such as f. Similarly, when selecting electrodes x 2 and x 4 , the first
By appropriately turning on and off the switch group 6, the second switch group 7, and the third switch group 9, the half-selection voltage induced to the adjacent electrode can be reduced.
この時第３のスイツチ群９のトランジスタに接
続されている抵抗は可能な限り小さくすることが
望ましく、その値はプラズマデイスプレイのマー
ジンを決める上から重要である。 At this time, it is desirable to make the resistance connected to the transistors of the third switch group 9 as small as possible, and its value is important from the viewpoint of determining the margin of the plasma display.
また、ダイオードマトリクス群８はダイオード
だけで構成され、消費電力も比較的低いので集積
化には最適である。 Furthermore, the diode matrix group 8 is made up of only diodes and has relatively low power consumption, making it ideal for integration.
本発明は以上説明したように、走査電圧パルス
が印加されない電極および印加されない時間はす
べて第３のスイツチ群を構成するトランジスタを
オンさせることで隣接電極より誘導される誘導電
圧を低減することができる。 As explained above, in the present invention, the induced voltage induced from the adjacent electrode can be reduced by turning on the transistors constituting the third switch group for all the electrodes to which the scanning voltage pulse is not applied and the times when the scanning voltage pulse is not applied. .
第１図はプラズマデイスプレイの基本動作を説
明するための図、第２図はプラズマデイスプレイ
パネルを駆動する、従来のダイオードマトリクス
駆動回路の構成図、第３図は、本発明の一実施例
を示す回路図、第４図は、本発明の動作を説明す
るためのタイミングチヤート図である。
１……走査電極、２……情報電極、３……プラ
ズマデイスプレイパネル、４……走査駆動部、５
……情報駆動部、６……第１のスイツチ群、７…
…第２のスイツチ群、８……ダイオードマトリク
ス群、９……第３のスイツチ群。
Fig. 1 is a diagram for explaining the basic operation of a plasma display, Fig. 2 is a block diagram of a conventional diode matrix drive circuit that drives a plasma display panel, and Fig. 3 shows an embodiment of the present invention. The circuit diagram, FIG. 4, is a timing chart for explaining the operation of the present invention. DESCRIPTION OF SYMBOLS 1...Scanning electrode, 2...Information electrode, 3...Plasma display panel, 4...Scanning drive section, 5
...Information drive unit, 6...First switch group, 7...
...Second switch group, 8...Diode matrix group, 9...Third switch group.
Claims (1)
が接続されたダイオードマトリクス群； エミツタ接地されたPNPトランジスタで構成
される第１のスイツチ群；および エミツタが電源に接続されたNPNトランジス
タで構成される第２のスイツチ群； を有し、該第１および第２のスイツチ群を選択す
ることにより、前記プラズマデイスプレイパネル
の電極に走査電圧パルスを印加するリフレツシユ
型プラズマデイスプレイの駆動回路において、 前記第１あるいは第２のスイツチ群と対応し
て、PNPトランジスタで構成された第３のスイ
ツチ群を設け、該PNPトランジスタのコレクタ
端子は、前記プラズマデイスプレイパネルの電極
にカソード端子が接続された前記ダイオードマト
リクス群のダイオードのアノード端子に接続さ
れ、また、該PNPトランジスタのエミツタ端子
は接地され、 該第３のスイツチ群のPNPトランジスタは前
記走査電圧パルスを印加するときはオフし、印加
しないときおよび非選択電極に対してはオンする
ことを特徴とするプラズマデイスプレイの駆動回
路。[Claims] 1. A diode matrix group whose outputs are connected to the electrode group of a plasma display panel; A first switch group consisting of PNP transistors whose emitters are grounded; and NPN transistors whose emitters are connected to a power supply. A drive circuit for a refresh type plasma display that applies a scanning voltage pulse to an electrode of the plasma display panel by selecting the first and second switch groups, A third switch group composed of PNP transistors is provided corresponding to the first or second switch group, and the collector terminal of the PNP transistor is connected to the cathode terminal connected to the electrode of the plasma display panel. The third switch group is connected to the anode terminals of the diodes of the diode matrix group, and the emitter terminals of the PNP transistors are grounded, and the PNP transistors of the third switch group are turned off when the scanning voltage pulse is applied, and turned off when the scanning voltage pulse is not applied. A plasma display drive circuit characterized by being turned on for non-selected electrodes.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14729876A JPS5370724A (en) | 1976-12-07 | 1976-12-07 | Driving circuit for plasma display |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14729876A JPS5370724A (en) | 1976-12-07 | 1976-12-07 | Driving circuit for plasma display |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5370724A JPS5370724A (en) | 1978-06-23 |
| JPS63797B2 true JPS63797B2 (en) | 1988-01-08 |
Family
ID=15427027
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14729876A Granted JPS5370724A (en) | 1976-12-07 | 1976-12-07 | Driving circuit for plasma display |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5370724A (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0610391Y2 (en) * | 1986-02-17 | 1994-03-16 | 日本放送協会 | Discharge display panel drive pulse generation circuit |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4887730A (en) * | 1972-02-21 | 1973-11-17 | ||
| JPS4924626A (en) * | 1972-06-30 | 1974-03-05 |
-
1976
- 1976-12-07 JP JP14729876A patent/JPS5370724A/en active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4887730A (en) * | 1972-02-21 | 1973-11-17 | ||
| JPS4924626A (en) * | 1972-06-30 | 1974-03-05 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5370724A (en) | 1978-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2993475B2 (en) | Driving method of organic thin film EL display device | |
| US20220254311A1 (en) | Shift register unit, gate driving circuit, display panel and driving method thereof | |
| US11790832B2 (en) | Driving signals and driving circuits in display device and driving method thereof | |
| US4200868A (en) | Buffered high frequency plasma display system | |
| JPH08129358A (en) | Electroluminescence display device | |
| US4315259A (en) | System for operating a display panel having memory | |
| JP2001272945A (en) | Driving method for plasma display panel | |
| US5642017A (en) | Matrix-addressable flat panel field emission display having only one transistor for pixel control at each row and column intersection | |
| JP3269451B2 (en) | Display device drive circuit | |
| US7119769B2 (en) | Active matrix type organic EL panel drive circuit and organic EL display device | |
| US4225807A (en) | Readout scheme of a matrix type thin-film EL display panel | |
| JPS63797B2 (en) | ||
| JP2914234B2 (en) | EL display device | |
| JP3301379B2 (en) | EL display device | |
| JPS6311680B2 (en) | ||
| US4555641A (en) | Pulse signal control circuits with improved turn-off characteristic | |
| US20030057852A1 (en) | Method and circuit for controlling a plasma panel | |
| JPH0125985Y2 (en) | ||
| JP2000010517A (en) | Light emitting display and driving method thereof | |
| KR100346260B1 (en) | Energy recovery circuit for data drive in a Plasma Display Panel | |
| JPH0261036B2 (en) | ||
| JP2761125B2 (en) | Discharge type panel driving method | |
| JPS6331094Y2 (en) | ||
| JPS6256513B2 (en) | ||
| JPS5832387B2 (en) | gas discharge display device |