JPH08129358A - Electroluminescence display device - Google Patents
Electroluminescence display deviceInfo
- Publication number
- JPH08129358A JPH08129358A JP6267242A JP26724294A JPH08129358A JP H08129358 A JPH08129358 A JP H08129358A JP 6267242 A JP6267242 A JP 6267242A JP 26724294 A JP26724294 A JP 26724294A JP H08129358 A JPH08129358 A JP H08129358A
- Authority
- JP
- Japan
- Prior art keywords
- image data
- data signal
- drive
- tft
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005401 electroluminescence Methods 0.000 title claims description 9
- 239000010409 thin film Substances 0.000 claims description 4
- 230000002950 deficient Effects 0.000 abstract description 15
- 238000010586 diagram Methods 0.000 description 11
- 239000003990 capacitor Substances 0.000 description 8
- 230000005669 field effect Effects 0.000 description 7
- 230000003111 delayed effect Effects 0.000 description 4
- 101001109993 Artemia salina 60S acidic ribosomal protein P2 Proteins 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 101100047923 Mus musculus Txnl1 gene Proteins 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 238000007493 shaping process Methods 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、薄膜トランジスタ（以
下、ＴＦＴという）を用いてエレクトロルミネセンス
（以下、ＥＬという）素子を駆動するＥＬ表示装置に関
する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an EL display device which uses a thin film transistor (hereinafter referred to as TFT) to drive an electroluminescence (hereinafter referred to as EL) element.
【０００２】ＥＬ表示装置の表示画面は、例えば８００
×４８０（ドット）と、画素数が非常に多くなるためＥ
Ｌ素子を駆動するＴＦＴ駆動回路の不良が発生し、ＥＬ
表示装置の歩留まりが悪くなる。このため、ＥＬ表示装
置の歩留まりの向上が望まれてる。The display screen of the EL display device is, for example, 800
× 480 (dots), so the number of pixels is very large, so E
When a defect occurs in the TFT drive circuit that drives the L element,
The yield of the display device becomes poor. Therefore, it is desired to improve the yield of EL display devices.
【０００３】[0003]
【従来の技術】図４〜図６は従来例を示した図である。
以下、図面に基づいて従来例を説明する。2. Description of the Related Art FIGS. 4 to 6 are views showing a conventional example.
Hereinafter, a conventional example will be described with reference to the drawings.
【０００４】図４（ａ）は、パネルブロック図であり、
ディスプレイ（表示）パネル１０には、ディスプレイ画
面１１、Ｘ軸のシフトレジスタ１２、Ｙ軸のシフトレジ
スタ１３が設けてある。FIG. 4 (a) is a panel block diagram,
The display panel 10 is provided with a display screen 11, an X-axis shift register 12, and a Y-axis shift register 13.
【０００５】ディスプレイ画面１１には、ＥＬ電源が供
給されており、またＸ軸のシフトレジスタ１２には、シ
フトレジスタ電源の供給とＸ軸同期信号の入力が行われ
る。さらにＹ軸のシフトレジスタ１３には、シフトレジ
スタ電源の供給とＹ軸同期信号の入力が行われる。ま
た、Ｘ軸のシフトレジスタ１２の出力部に画像データ信
号の出力が設けてある。The display screen 11 is supplied with EL power, and the X-axis shift register 12 is supplied with shift register power and input with an X-axis synchronizing signal. Furthermore, the Y-axis shift register 13 is supplied with a shift register power supply and input with a Y-axis synchronizing signal. Further, an output of the X-axis shift register 12 is provided with an output of an image data signal.
【０００６】図４（ｂ）は、図４（ａ）のＡ部の拡大説
明図であり、ディスプレイ画面１１の１画素（点線の四
角で示す）は、トランジスタが２個、コンデンサが１
個、ＥＬ素子が１個より構成されている。FIG. 4B is an enlarged explanatory view of the A portion of FIG. 4A, and one pixel (shown by a dotted square) of the display screen 11 has two transistors and one capacitor.
And one EL element.
【０００７】この１画素の発光動作は、例えば、Ｙ軸の
シフトレジスタ１３で選択信号ｙ１の出力があり、また
Ｘ軸のシフトレジスタ１２で選択信号ｘ１の出力があっ
た場合、トランジスタＴｙ１１とトランジスタＴｘ１が
オンとなる。For example, when the Y-axis shift register 13 outputs the selection signal y1 and the X-axis shift register 12 outputs the selection signal x1, the light emission operation of one pixel is performed by the transistor Ty11 and the transistor Ty11. Tx1 is turned on.
【０００８】このため、画像データ信号−ＶＬは、ドラ
イブトランジスタＭ１１のゲートに入力される。これに
より、このゲート電圧に応じた電流がＥＬ電源からドラ
イブトランジスタＭ１１のドレイン、ソース間に流れ、
ＥＬ素子ＥＬ１１が発光する。Therefore, the image data signal -VL is input to the gate of the drive transistor M11. As a result, a current according to the gate voltage flows from the EL power source to the drain and source of the drive transistor M11,
The EL element EL11 emits light.
【０００９】次のタイミングでは、Ｘ軸のシフトレジス
タ１２は、選択信号ｘ１の出力をオフとし、選択信号ｘ
２を出力することになるが、ドライブトランジスタＭ１
１のゲート電圧は、コンデンサＣ１１で保持されるた
め、次にこの画素が選択されるまでＥＬ素子ＥＬ１１の
前記発光は、持続することになる。At the next timing, the X-axis shift register 12 turns off the output of the selection signal x1, and the selection signal x
2 will be output, but the drive transistor M1
Since the gate voltage of 1 is held by the capacitor C11, the light emission of the EL element EL11 continues until the next pixel is selected.
【００１０】図５は、従来例のＸ軸シフトレジスタの説
明図である。図５において、ナンド回路２１と２２は波
形整形回路であり、逆位相のクロック−ＣＬと低レベル
（「Ｌ」）のスタートパルス（Ｘ軸同期信号）−ＳＰが
入力される。また、クロックドインバータ２６〜３２と
インバータ３３〜３７はシフトレジスタである。さら
に、インバータ３８〜４３とナンド回路２３〜２５は、
選択信号ｘ１〜ｘ３を出力する論理回路である。FIG. 5 is an explanatory diagram of a conventional X-axis shift register. In FIG. 5, NAND circuits 21 and 22 are waveform shaping circuits to which a clock -CL having an opposite phase and a start pulse (X-axis synchronizing signal) -SP having a low level ("L") are input. Further, the clocked inverters 26 to 32 and the inverters 33 to 37 are shift registers. Further, the inverters 38 to 43 and the NAND circuits 23 to 25 are
It is a logic circuit that outputs selection signals x1 to x3.
【００１１】クロックＣＬと逆位相クロック−ＣＬは、
一方が高レベル（「Ｈ」）の時他方が低レベル
（「Ｌ」）になる。クロックドインバータは、クロック
ＣＬ入力が「Ｌ」で逆位相クロック−ＣＬ入力が「Ｈ」
のときアクティブ状態となり、インバータとして動作
し、また逆に、クロックＣＬ入力が「Ｈ」で逆位相クロ
ック−ＣＬ入力が「Ｌ」のときハイインピーダンス状態
となるものである。The clock CL and the anti-phase clock -CL are
When one is high level (“H”), the other is low level (“L”). In the clocked inverter, the clock CL input is “L” and the anti-phase clock-CL input is “H”.
When the clock CL input is "H" and the anti-phase clock -CL input is "L", it becomes a high impedance state.
【００１２】例えば、クロックドインバータ２６とクロ
ックドインバータ２９とは、クロックＣＬ入力と逆位相
クロック入力−ＣＬとが逆に接続されている。このた
め、クロックドインバータ２６がアクティブ状態の時、
クロックドインバータ２９はハイインピーダンス状態と
なる。For example, in the clocked inverter 26 and the clocked inverter 29, the clock CL input and the anti-phase clock input -CL are connected in reverse. Therefore, when the clocked inverter 26 is in the active state,
The clocked inverter 29 is in a high impedance state.
【００１３】図６は、従来例の波形説明図であり、以
下、図５のＸ軸のシフトレジスタの動作を図６の波形に
基づいて説明する。 （１）波形整形回路の出力であるＡ点の電位は、スター
トパルス−ＳＰ（「Ｌ」）がない時「Ｈ」である。この
時、「Ｌ」のスタートパルス−ＳＰが入力されると、Ａ
点は「Ｌ」となる（図６、Ａ参照）。FIG. 6 is a waveform explanatory view of a conventional example. Hereinafter, the operation of the X-axis shift register of FIG. 5 will be described based on the waveform of FIG. (1) The potential at the point A, which is the output of the waveform shaping circuit, is "H" when there is no start pulse -SP ("L"). At this time, when the start pulse -SP of "L" is input, A
The point becomes “L” (see FIG. 6, A).
【００１４】（２）Ｂ点は、Ａ点が「Ｌ」になる時、ク
ロックドインバータ２６はアクティブ状態となるので、
「Ｈ」となり、次にクロックドインバータ２６がハイイ
ンピーダンス状態となる時、クロックドインバータ２９
がアクティブ状態となるので、前記Ｂ点の「Ｈ」がクロ
ックドインバータ２９のアクティブ期間だけ保持される
（図６、Ｂ参照）。(2) At point B, the clocked inverter 26 becomes active when point A becomes "L".
When the clocked inverter 26 becomes "H" and the clocked inverter 26 becomes a high impedance state next time,
Is in the active state, the “H” at the point B is held only during the active period of the clocked inverter 29 (see FIG. 6, B).
【００１５】（３）Ｃ点は、インバータ３３によりＢ点
と逆位相の波形となる（図６、Ｃ参照）。 （４）Ｄ点は、クロックドインバータ２９と同時にアク
ティブ状態となるクロックドインバータ２７と、インバ
ータ３４とクロックドインバータ３０による保持回路に
よりＢ点より半クロックサイクル遅れた波形となる。(3) Point C has a waveform opposite in phase to point B by the inverter 33 (see FIG. 6, C). (4) The point D has a waveform delayed from the point B by half a clock cycle due to the clocked inverter 27 which becomes active simultaneously with the clocked inverter 29, and the holding circuit including the inverter 34 and the clocked inverter 30.
【００１６】（５）Ｅ点は、インバータ３４によりＤ点
と逆位相の波形となり、Ｃ点の波形より半クロックサイ
クル遅れた波形となる（図６、Ｅ参照）。 （６）Ｆ点は、クロックドインバータ３０と同時にアク
ティブ状態となるクロックドインバータ２８と、インバ
ータ３５とクロックドインバータ３１による保持回路に
よりＤ点より半クロックサイクル遅れた波形となる。(5) Point E has a waveform opposite in phase to point D due to the inverter 34, and has a waveform delayed by a half clock cycle from the waveform at point C (see FIG. 6, E). (6) The point F has a waveform delayed by half a clock cycle from the point D due to the clocked inverter 28 that becomes active simultaneously with the clocked inverter 30, and the holding circuit including the inverter 35 and the clocked inverter 31.
【００１７】（７）Ｇ点は、インバータ３５によりＦ点
と逆位相の波形となり、Ｅ点の波形より半クロックサイ
クル遅れた波形となる（図６、Ｇ参照）。 （８）Ｈ点は、インバータ３８によりＣ点の反転信号と
なる（図６、Ｈ参照）。Ｉ点は、インバータ３９により
Ｅ点の反転信号となる（図６、Ｉ参照）。また、Ｊ点
は、インバータ４０によりＧ点の反転信号となる（図
６、Ｊ参照）。(7) The point G has a waveform opposite in phase to the point F by the inverter 35, and has a waveform delayed by a half clock cycle from the waveform at the point E (see G in FIG. 6). (8) The H point becomes an inverted signal of the C point by the inverter 38 (see H in FIG. 6). The point I becomes an inverted signal of the point E by the inverter 39 (see I in FIG. 6). Further, the J point becomes an inverted signal of the G point by the inverter 40 (see J in FIG. 6).
【００１８】（９）Ｋ点は、ナンド回路２３の出力であ
り、ナンド回路２３の２つの入力にはＨ点とＥ点の信号
が入力される。Ｌ点は、ナンド回路２４の出力であり、
ナンド回路２４の２つの入力にはＩ点とＧ点の信号が入
力される。また、Ｍ点は、ナンド回路２５の出力であ
り、ナンド回路２５の２つの入力にはＪ点とインバータ
（図示せず）からの信号が入力される。(9) Point K is the output of the NAND circuit 23, and the signals at the points H and E are input to the two inputs of the NAND circuit 23. The L point is the output of the NAND circuit 24,
The signals at points I and G are input to the two inputs of the NAND circuit 24. The point M is the output of the NAND circuit 25, and the signals from the point J and the inverter (not shown) are input to the two inputs of the NAND circuit 25.
【００１９】（１０）選択信号ｘ１は、インバータ４１
によりＫ点の反転信号となり（図６、ｘ１参照）、この
選択信号ｘ１は、Ｎチャネルの電界効果トランジスタＴ
ｘ１のゲートに入力される。このため、選択信号ｘ１が
「Ｈ」となるとトランジスタＴｘ１がオンとなり、その
ドレイン、ソース間が導通する。(10) The selection signal x1 is the inverter 41
Becomes an inversion signal at point K (see x1 in FIG. 6), and this selection signal x1 is an N-channel field effect transistor T.
It is input to the gate of x1. Therefore, when the selection signal x1 becomes "H", the transistor Tx1 is turned on, and the drain and the source of the transistor Tx1 become conductive.
【００２０】（１１）選択信号ｘ２は、インバータ４２
によりＬ点の反転信号となり（図６、ｘ２参照）、この
選択信号ｘ２は、Ｎチャネルの電界効果トランジスタＴ
ｘ２のゲートに入力される。このため、選択信号ｘ２が
「Ｈ」となるとトランジスタＴｘ２がオンとなる。(11) The selection signal x2 is the inverter 42
Becomes an inverted signal at point L (see x2 in FIG. 6), and this selection signal x2 is an N-channel field effect transistor T.
It is input to the gate of x2. Therefore, when the selection signal x2 becomes "H", the transistor Tx2 is turned on.
【００２１】（１２）選択信号ｘ３は、インバータ４３
によりＭ点の反転信号となり（図６、ｘ３参照）、この
選択信号ｘ３は、Ｎチャネルの電界効果トランジスタＴ
ｘ３のゲートに入力される。このため、選択信号ｘ３が
「Ｈ」となるとトランジスタＴｘ３がオンとなる。(12) The selection signal x3 is the inverter 43
Becomes an inverted signal at point M (see x3 in FIG. 6), and this selection signal x3 is an N-channel field effect transistor T.
It is input to the gate of x3. Therefore, when the selection signal x3 becomes "H", the transistor Tx3 is turned on.
【００２２】このようにして、選択信号ｘ１、ｘ２、ｘ
３、・・・と順に、半クロックサイクルシフトとした信
号が得られる。In this way, the selection signals x1, x2, x
A signal with a half clock cycle shift is obtained in the order of 3, ...
【００２３】[0023]
【発明が解決しようとする課題】上記従来のものにおい
ては、ＥＬ表示画面の画素数が多くなると、それに応じ
て不良のＴＦＴが発生する確率が増加し、歩留まりが悪
くなる課題があった。The above-mentioned conventional device has a problem that as the number of pixels of the EL display screen increases, the probability of defective TFTs correspondingly increases and the yield decreases.
【００２４】本発明は、このような従来の課題を解決す
るため、予備のＴＦＴ駆動回路を設け、不良のＴＦＴ駆
動回路を予備のものと切換えることにより歩留まりを改
善することを目的とする。In order to solve such a conventional problem, an object of the present invention is to improve the yield by providing a spare TFT drive circuit and switching a defective TFT drive circuit to a spare one.
【００２５】[0025]
【課題を解決するための手段】本発明は、上記の課題を
解決するため次のように構成した。図１は本発明の１実
施例の説明図であり、図１（ａ）はパネルブロック図、
図１（ｂ）は、図１（ａ）のＡ部の拡大図を示す。The present invention has the following constitution in order to solve the above problems. FIG. 1 is an explanatory view of one embodiment of the present invention, FIG. 1 (a) is a panel block diagram,
FIG. 1B shows an enlarged view of part A of FIG.
【００２６】図１（ａ）において、ＥＬ表示パネル１０
には、ディスプレイ画面１１、Ｘ軸のシフトレジスタ１
２、Ｙ軸のシフトレジスタ１３が設けてある。ディスプ
レイ画面１１にはＥＬ電源が供給されており、Ｘ軸のシ
フトレジスタ１２にはシフトレジスタ電源の供給とＸ軸
同期信号の入力が行われる。また、Ｙ軸のシフトレジス
タ１３にはシフトレジスタ電源の供給とＹ軸同期信号の
入力が行われる。さらに、Ｘ軸のシフトレジスタ１２の
出力部には変調画像データ信号の出力が設けられる。In FIG. 1A, the EL display panel 10
Includes a display screen 11 and an X-axis shift register 1
2. A Y-axis shift register 13 is provided. EL power is supplied to the display screen 11, and shift register power is supplied to the X-axis shift register 12 and an X-axis synchronization signal is input. Further, the Y-axis shift register 13 is supplied with a shift register power supply and input with a Y-axis synchronizing signal. Further, the output of the X-axis shift register 12 is provided with the output of the modulated image data signal.
【００２７】図１（ｂ）において、ディスプレイ画面１
１の１画素（点線の四角で示す）には、ＥＬ素子ＥＬ１
１、ＥＬ１２を駆動するそれぞれ２個のドライブＴＦＴ
Ｍ１１ｒとＭ１１ｌ及びドライブＴＦＴＭ１２ｒとＭ１
２ｌが設けてある。In FIG. 1B, the display screen 1
In one pixel 1 (indicated by a dotted square), the EL element EL1
Two drive TFTs each driving 1 and EL12
M11r and M11l and drive TFTs M12r and M1
2 liters are provided.
【００２８】ドライブＴＦＴＭ１１ｒは、選択信号ｙ１
と選択信号ｘ１ｒにより選択スイッチであるトランジス
タＴｙ１１ｒとトランジスタＴｘ１ｒがオンとなった時
の変調画像データ信号−ＶＬ１により駆動される。ドラ
イブＴＦＴＭ１１ｌは、選択信号ｙ１と選択信号Ｘ１ｌ
により選択スイッチであるトランジスタＴｙ１１ｌとト
ランジスタＴｘ１ｌがオンとなった時の変調画像データ
信号−ＶＬ１により駆動される。The drive TFT M11r has a selection signal y1.
Driven by the selection signal x1r and the modulation image data signal -VL1 when the transistors Ty11r and Tx1r, which are selection switches, are turned on. The drive TFT M11l has a selection signal y1 and a selection signal X1l.
Are driven by the modulated image data signal -VL1 when the transistors Ty11l and Tx11 which are selection switches are turned on.
【００２９】また、ドライブＴＦＴＭ１２ｒは、選択信
号ｙ２と選択信号ｘ１ｒにより選択スイッチであるトラ
ンジスタＴｙ１２ｒとトランジスタＴｘ１ｒがオンとな
った時の変調画像データ信号−ＶＬ１により駆動され
る。ドライブＴＦＴＭ１２ｌは、選択信号ｙ２と選択信
号Ｘ１ｌにより選択スイッチであるトランジスタＴｙ１
２ｌとトランジスタＴｘ１ｌがオンとなった時の変調画
像データ信号−ＶＬ１により駆動される。The drive TFT M12r is driven by the modulation image data signal -VL1 when the transistors Ty12r and Tx1r, which are selection switches, are turned on by the selection signal y2 and the selection signal x1r. The drive TFT M12l uses the selection signal y2 and the selection signal X1l to select a transistor Ty1 that is a selection switch.
It is driven by the modulated image data signal -VL1 when 2l and the transistor Tx1l are turned on.
【００３０】コンデンサＣ１１r 、Ｃ１１ｌ、Ｃ１２r
、Ｃ１２ｌは、各ドライブＴＦＴの駆動電圧を保持す
るものである。Capacitors C11r, C11l, C12r
, C12l hold the drive voltage of each drive TFT.
【００３１】[0031]
【作用】上記構成に基づく本発明の作用を説明する。１
つのＥＬ素子を駆動する２組の駆動回路を設け、通常
は、どちらか一方を使用し、一方が不良の場合、他方の
駆動回路を使用する。The operation of the present invention based on the above configuration will be described. 1
Two sets of drive circuits for driving one EL element are provided, and either one is usually used, and when one is defective, the other drive circuit is used.
【００３２】図１（ｂ）において、例えばＥＬ素子ＥＬ
１１を駆動するドライブＴＦＴ１１ｒが不良の場合の説
明をする。選択信号ｙ１と選択信号ｘ１ｒでトランジス
タＴｙ１１ｒとトランジスタＴｘ１ｒがオンとなった
時、ドライブＴＦＴＭ１１ｒのゲートには画像データ信
号がオフレベル（この場合は「Ｈ」）の変調画像データ
信号−ＶＬ１を与える。In FIG. 1B, for example, an EL element EL
A case where the drive TFT 11r that drives 11 is defective will be described. When the transistor Ty11r and the transistor Tx1r are turned on by the selection signal y1 and the selection signal x1r, the modulated image data signal -VL1 of the off level ("H" in this case) of the image data signal is given to the gate of the drive TFT M11r.
【００３３】次に、選択信号ｙ１とｘ１ｌでトランジス
タＴｙ１１ｌとトランジスタＴｘ１ｌがオンとなった時
に、ドライブＴＦＴＭ１１ｌのゲートに画像データ信号
である変調画像データ信号−ＶＬ１を与える。そして、
この変調画像データ信号−ＶＬ１は、コンデンサＣ１１
ｌにより保持する。Next, when the transistors Ty11l and Tx1l are turned on by the selection signals y1 and x1l, the modulated image data signal -VL1 which is an image data signal is given to the gate of the drive TFT M11l. And
The modulated image data signal -VL1 is supplied to the capacitor C11.
Hold by l.
【００３４】このように、従来例のＸ軸選択信号を前半
と後半に分けた２倍のＸ軸選択信号ｘ１ｒ、ｘ１ｌを用
い、通常は、１画素あたり前半の選択信号でＥＬ素子を
駆動する変調画像データ信号−ＶＬ１を発生するものと
する。もし、不良のドライブＴＦＴＭ１１ｒが選択され
た時には、画像データ信号を与えないでドライブＴＦＴ
Ｍ１１ｌが選択された時に与えるようにする。これによ
り、ＥＬ素子ＥＬ１１は、正常であるドライブＴＦＴＭ
１１ｌにより駆動されることになる。As described above, the X-axis selection signal of the conventional example is divided into the first half and the second half, and the doubled X-axis selection signals x1r and x1l are used. Normally, the EL element is driven by the first half selection signal per pixel. A modulated image data signal -VL1 is generated. If the defective drive TFT M11r is selected, the drive TFT is not supplied with the image data signal.
M11l will be given when selected. As a result, the EL element EL11 becomes the normal drive TFTM.
It will be driven by 11 l.
【００３５】以上のように、１画素に対し、ＴＦＴ駆動
回路の予備となる冗長回路を設け、ＴＦＴ駆動回路に不
良が発生した場合、予備に切換えることができるため、
歩留まりの向上を図ることができる。As described above, a redundant circuit which is a spare of the TFT drive circuit is provided for one pixel, and when a defect occurs in the TFT drive circuit, the spare circuit can be switched to the spare.
The yield can be improved.
【００３６】[0036]
【実施例】以下、本発明の実施例を図面に基づいて説明
する。図１〜図３は、本発明の実施例を示した図であ
り、図４〜図６と同じものは、同じ符号で示してある。Embodiments of the present invention will be described below with reference to the drawings. 1 to 3 are views showing an embodiment of the present invention, and the same elements as those in FIGS. 4 to 6 are denoted by the same reference numerals.
【００３７】図１は本発明の１実施例の説明図であり、
図１（ａ）はパネルブロック図、図１（ｂ）は図１
（ａ）のＡ部の拡大図を示す。図１（ａ）において、Ｅ
Ｌ表示パネル１０には、ディスプレイ画面１１、Ｘ軸の
シフトレジスタ１２、Ｙ軸のシフトレジスタ１３が設け
てある。ディスプレイ画面１１にはＥＬ電源が供給され
ており、Ｘ軸のシフトレジスタ１２にはシフトレジスタ
電源の供給とＸ軸同期信号の入力が行われる。また、Ｙ
軸のシフトレジスタ１３にはシフトレジスタ電源の供給
とＹ軸同期信号の入力が行われる。さらに、Ｘ軸のシフ
トレジスタ１２の出力部には画像データ信号の出力が設
けられる。FIG. 1 is an explanatory view of one embodiment of the present invention.
1A is a panel block diagram, and FIG. 1B is FIG.
The enlarged view of the A section of (a) is shown. In FIG. 1 (a), E
The L display panel 10 is provided with a display screen 11, an X-axis shift register 12, and a Y-axis shift register 13. EL power is supplied to the display screen 11, and shift register power is supplied to the X-axis shift register 12 and an X-axis synchronization signal is input. Also, Y
The axis shift register 13 is supplied with shift register power and inputs a Y-axis synchronizing signal. Further, the output unit of the X-axis shift register 12 is provided with the output of the image data signal.
【００３８】図１（ｂ）において、ディスプレイ画面１
１の１画素（点線の四角で示す）には、有機ＥＬ膜で形
成されたＥＬ素子ＥＬ１１、ＥＬ１２を駆動するそれぞ
れ２個のドライブＴＦＴＭ１１ｒとＭ１１ｌ及びドライ
ブＴＦＴＭ１２ｒとＭ１２ｌが設けてある。In FIG. 1B, the display screen 1
In one pixel 1 (indicated by a dotted square), two drive TFTs M11r and M11l and two drive TFTs M12r and M12l for driving EL elements EL11 and EL12 formed of an organic EL film are provided.
【００３９】ドライブＴＦＴＭ１１ｒは、選択信号ｙ１
と選択信号ｘ１ｒにより選択スイッチであるトランジス
タＴｙ１１ｒとトランジスタＴｘ１ｒがオンとなった時
の変調画像データ信号−ＶＬ１により駆動される。ドラ
イブＴＦＴＭ１１ｌは、選択信号ｙ１と選択信号ｘ１ｌ
により選択スイッチであるトランジスタＴｙ１１ｌとト
ランジスタＴｘ１ｌがオンとなった時の変調画像データ
信号−ＶＬ１により駆動される。The drive TFT M11r has a selection signal y1.
Driven by the selection signal x1r and the modulation image data signal -VL1 when the transistors Ty11r and Tx1r, which are selection switches, are turned on. The drive TFT M11l has a selection signal y1 and a selection signal x1l.
Are driven by the modulated image data signal -VL1 when the transistors Ty11l and Tx11 which are selection switches are turned on.
【００４０】また、ドライブＴＦＴＭ１２ｒは、選択信
号ｙ２と選択信号ｘ１ｒにより選択スイッチであるトラ
ンジスタＴｙ１２ｒとトランジスタＴｘ１ｒがオンとな
った時の変調画像データ信号−ＶＬ１により駆動され
る。ドライブＴＦＴＭ１２ｌは、選択信号ｙ２と選択信
号ｘ１ｌにより選択スイッチであるトランジスタＴｙ１
２ｌとトランジスタＴｘ１ｌがオンとなった時の変調画
像データ信号−ＶＬ１により駆動される。The drive TFT M12r is driven by the modulation image data signal -VL1 when the transistors Ty12r and Tx1r, which are selection switches, are turned on by the selection signal y2 and the selection signal x1r. The drive TFT M12l uses the selection signal y2 and the selection signal x1l to select a transistor Ty1 which is a selection switch.
It is driven by the modulated image data signal -VL1 when 2l and the transistor Tx1l are turned on.
【００４１】コンデンサＣ１１r 、Ｃ１１ｌ、Ｃ１２r
、Ｃ１２ｌは、各ドライブＴＦＴの駆動電圧を保持す
るものである。Ｙ軸のシフトレジスタ１３から出力され
る選択信号ｙ１、ｙ２は、図４（ｂ）の従来例のものと
同じであるが、Ｘ軸のシフトレジスタ１３から出力され
る選択信号ｘ１ｒ、ｘ１ｌは、前記従来例の２倍のパル
スとなる。そして、画像データ信号は選択信号ｘ１ｒ、
又はｘ１ｌに同期した変調画像データ信号−ＶＬ１を与
えることになる。Capacitors C11r, C11l, C12r
, C12l hold the drive voltage of each drive TFT. The selection signals y1 and y2 output from the Y-axis shift register 13 are the same as those in the conventional example of FIG. 4B, but the selection signals x1r and x1l output from the X-axis shift register 13 are The number of pulses is twice that of the conventional example. The image data signal is the selection signal x1r,
Alternatively, the modulated image data signal -VL1 synchronized with x1l is applied.
【００４２】図２は、１画素の駆動回路と変調画像デー
タ信号の説明図である。図２（ａ）は、図１（ｂ）の１
画素のＥＬ素子駆動回路の説明である。図２（ａ）にお
いて、ＥＬ電源１に接続された２個のＰチャネルのドラ
イブＴＦＴＭｎｍｒ、Ｍｎｍｌと、このドライブＴＦＴ
Ｍｎｍｒ又はＭｎｍｌにより駆動されるＥＬ素子ＥＬｎ
ｍが設けてある。FIG. 2 is an explanatory diagram of a drive circuit for one pixel and a modulated image data signal. FIG. 2 (a) corresponds to 1 of FIG. 1 (b).
It is an explanation of an EL element drive circuit of a pixel. In FIG. 2A, two P-channel drive TFTs Mnmr and Mnml connected to the EL power source 1 and the drive TFTs
EL element ELn driven by Mnmr or Mnml
m is provided.
【００４３】また、このドライブＴＦＴＭｎｍｒのゲー
トには、選択スイッチであるＮチャネルの電界効果トラ
ンジスタＴｙｎｍｒとＮチャネルの電界効果トランジス
タＴｘｎｒの直列回路が接続され、ドライブＴＦＴＭｎ
ｍｌのゲートには、選択スイッチであるＮチャネルの電
界効果トランジスタＴｙｎｍｌとＮチャネルの電界効果
トランジスタＴｘｎｌの直列回路が接続されている。The gate of the drive TFT Mnmr is connected to a series circuit of an N-channel field effect transistor Tynmr and an N-channel field effect transistor Txnr which are selection switches, and the drive TFT Mnr is connected.
A series circuit of an N-channel field effect transistor Tynml, which is a selection switch, and an N-channel field effect transistor Txnl is connected to the gate of ml.
【００４４】図２（ａ）のＥＬ素子駆動回路の動作は、
今、Ｙ軸のシフトレジスタ１３の選択信号ｙｍが「Ｈ」
の時、まずＸ軸のシフトレジスタ１２の選択信号ｘｎｒ
が「Ｈ」になると、選択スイッチであるトランジスタＴ
ｙｎｍｒとトランジスタＴｘｎｒがオンとなる。このた
め、この時の変調画像データ信号−ＶＬ１がドライブＴ
ＦＴＭｎｍｒのゲートに与えられ、このゲート電圧に応
じた電流が、ＥＬ電源１からＥＬ素子ＥＬｎｍに供給さ
れる。そしてこのゲート電圧は、選択スイッチがオフと
なる時、コンデンサＣｎｍｒに保持される。これによ
り、ＥＬ素子は、電流に応じた発光をするものである。The operation of the EL element drive circuit of FIG. 2A is as follows.
Now, the selection signal ym of the Y-axis shift register 13 is “H”.
, The selection signal xnr of the X-axis shift register 12
When it becomes "H", the transistor T which is the selection switch
ynmr and the transistor Txnr are turned on. Therefore, the modulated image data signal -VL1 at this time is the drive T
A current corresponding to the gate voltage of the FTMnmr is supplied from the EL power source 1 to the EL element ELnm. Then, this gate voltage is held in the capacitor Cnmr when the selection switch is turned off. As a result, the EL element emits light according to the current.
【００４５】次に、選択信号ｙｍが「Ｈ」の時、選択信
号ｘｎｌが「Ｈ」となると、選択スイッチであるトラン
ジスタＴｙｎｍｌとトランジスタＴｘｎｌがオンとな
る。このため、この時の変調画像データ信号−ＶＬ１が
ドライブＴＦＴＭｎｍｌのゲートに与えられるが、前記
選択信号ｘｎｒで画像データ信号をコンデンサＣｎｍｒ
が保持中であるので、この時は画像データ信号はオフレ
ベル（この場合は「Ｈ」）の変調画像データ信号−ＶＬ
を与えることになる。Next, when the selection signal ym is "H" and the selection signal xnl is "H", the transistors Tynml and Txnl which are selection switches are turned on. Therefore, the modulated image data signal -VL1 at this time is given to the gate of the drive TFT Mnml, but the image data signal is converted into the capacitor Cnmr by the selection signal xnr.
Is being held, the image data signal at this time is the off-level (in this case, "H") modulated image data signal -VL.
Will be given.
【００４６】図２（ｂ）は変調画像データ信号の発生回
路ブロック図である。図２（ｂ）において、フェイズセ
レクタ回路２は、従来のシフトパルスｘ１〜ｘ３に同期
した画像データ信号−ＶＬの出力タイミング（１画素を
選択するタイミング）を前半と後半に分け、ＲＯＭ３か
らの不良ＴＦＴの情報がない場合、例えば前半のみに画
像データを出力し（後半をマスクする）、ＲＯＭ３から
不良ＴＦＴの情報がある場合、後半のみに画像データを
出力する（前半をマスクする）ようにした変調画像デー
タ信号−ＶＬを出力するものである。FIG. 2B is a block diagram of a circuit for generating a modulated image data signal. In FIG. 2B, the phase selector circuit 2 divides the output timing (timing for selecting one pixel) of the image data signal -VL synchronized with the conventional shift pulses x1 to x3 into the first half and the second half, and the defect from the ROM 3 is detected. When there is no TFT information, for example, image data is output only in the first half (masking the latter half), and when there is defective TFT information from the ROM 3, image data is output only in the second half (masking the first half). The modulated image data signal -VL is output.
【００４７】ＲＯＭ３は、製品検査で、どのＴＦＴが不
良であるかを記憶するリードオンリメモリであり、不良
ＴＦＴの画素が選択されるタイミングで不良出力を行う
ものである。The ROM 3 is a read-only memory that stores which TFT is defective during product inspection, and performs defective output at the timing when the pixel of the defective TFT is selected.
【００４８】図３は、実施例におけるタイミングチャー
トである。図３（ａ）は比較のため従来例のタイミング
チャートを示し、図３（ｂ）は本発明の実施例における
タイミングチャートを示す。FIG. 3 is a timing chart in the embodiment. FIG. 3A shows a timing chart of a conventional example for comparison, and FIG. 3B shows a timing chart in the embodiment of the present invention.
【００４９】図３（ａ）において、Ｘ軸の選択信号ｘ
ｎ、ｘｎ＋１、ｘｎ＋２、ｘｎ＋３、ｘｎ＋４、ｘｎ＋
５、・・・のシフトパルスに応じて画像データ信号−Ｖ
Ｌが変化する。In FIG. 3A, the X-axis selection signal x
n, xn + 1, xn + 2, xn + 3, xn + 4, xn +
Image data signal -V in response to shift pulses of 5, ...
L changes.
【００５０】図３（ｂ）において、Ｘ軸の選択信号は、
１画素当たり前半と後半の２個の選択信号ｘｎｒとｘｎ
ｌ、ｘｎ＋１ｒとｘｎ＋１ｌ、ｘｎ＋２ｒとｘｎ＋２
ｌ、・・・のシフトパルスが出力される。In FIG. 3B, the X axis selection signal is
Two selection signals xnr and xn for the first half and the second half for one pixel
l, xn + 1r and xn + 1l, xn + 2r and xn + 2
Shift pulses of 1, ... Are output.
【００５１】図３（ｂ）のように、例えば選択信号ｘｎ
＋２ｒの選択時間に不良ＴＦＴがある時の説明をする。
不良ＴＦＴがない画素の場合、前半の選択信号ｘｎｒと
ｘｎ＋１ｒが出力された時に、画像データ信号を出力
し、不良ＴＦＴがある画素の場合、後半の選択信号ｘｎ
＋２ｌが出力された時に画像データ信号が出力するよう
に、変調画像データ信号−ＶＬ１をフェイズセレクタ回
路３で出力する。As shown in FIG. 3B, for example, the selection signal xn
An explanation will be given when there is a defective TFT in the selection time of + 2r.
In the case of a pixel having no defective TFT, an image data signal is output when the selection signals xnr and xn + 1r in the first half are output, and in the case of a pixel having a defective TFT, the selection signal xn in the second half is output.
The phase selector circuit 3 outputs the modulated image data signal -VL1 so that the image data signal is output when + 2l is output.
【００５２】なお、上記実施例では、１画素中にドライ
ブＴＦＴの駆動回路を２個設けるようにしたが３個以上
設けることもできる。さらに、ドライブＴＦＴ又は選択
スイッチであるトランジスタは、異なるチャネルのもの
を使用することができる。In the above embodiment, two drive circuits for the drive TFT are provided in one pixel, but three or more drive circuits may be provided. In addition, the transistors that are drive TFTs or select switches can be of different channels.
【００５３】[0053]
【発明の効果】以上説明したように本発明によれば次の
ような効果がある。 （１）請求項１記載の発明によれば、予備となる冗長回
路を設けたため、歩留まりを改善することができる。As described above, the present invention has the following effects. (1) According to the invention described in claim 1, since the redundant circuit as a spare is provided, the yield can be improved.
【００５４】（２）請求項２記載の発明によれば、１画
素中の複数のドライブＴＦＴのいずれか１つに画像デー
タ信号を与えて、駆動回路を選択するため、予備の駆動
回路への切換えを容易に行うことができる。(2) According to the second aspect of the present invention, the image data signal is given to any one of the plurality of drive TFTs in one pixel to select the drive circuit. Switching can be easily performed.
【図１】本発明の１実施例説明図である。FIG. 1 is an explanatory diagram of an embodiment of the present invention.
【図２】実施例における１画素の駆動回路と変調画像デ
ータ信号の説明図である。FIG. 2 is an explanatory diagram of a drive circuit for one pixel and a modulated image data signal in the example.
【図３】実施例におけるタイミングチャートである。FIG. 3 is a timing chart in the example.
【図４】従来例の説明図である。FIG. 4 is an explanatory diagram of a conventional example.
【図５】従来例のＸ軸シフトレジスタの説明図である。FIG. 5 is an explanatory diagram of a conventional X-axis shift register.
【図６】従来例の波形説明図である。FIG. 6 is a waveform explanatory diagram of a conventional example.
１０ ディスプレイパネル １１ ディスプレイ画面 １２ Ｘ軸のシフトレジスタ １３ Ｙ軸のシフトレジスタ Ｃ１１ｒ、Ｃ１１ｌ、Ｃ１２ｒ、Ｃ１２ｌ コンデンサ ＥＬ１１、ＥＬ１２ ＥＬ素子 Ｍ１１ｒ、Ｍ１１ｌ、Ｍ１２ｒ、Ｍ１２ｌ ドライブＴ
ＦＴ Ｔｙ１１ｒ、Ｔｙ１１ｌ、Ｔｙ１２ｒ、Ｔｙ１２ｌ、Ｔ
ｘ１ｒ、Ｔｘ１ｌ トランジスタ（選択スイッチ） ｘ１ｒ、ｘ１ｌ 選択信号（Ｘ軸） ｙ１、ｙ２ 選択信号（Ｙ軸） −ＶＬ１ 変調画像データ信号10 Display Panel 11 Display Screen 12 X-Axis Shift Register 13 Y-Axis Shift Register C11r, C11l, C12r, C12l Capacitor EL11, EL12 EL Element M11r, M11l, M12r, M12l Drive T
FT Ty11r, Ty11l, Ty12r, Ty12l, T
x1r, Tx1l transistor (selection switch) x1r, x1l selection signal (X axis) y1, y2 selection signal (Y axis) -VL1 modulation image data signal
Claims (2)
設け、 該駆動回路に予備となる冗長回路を設けることを特徴と
したエレクトロルミネセンス表示装置。1. An electroluminescence display device comprising: a plurality of electroluminescence elements; and a drive circuit for driving the electroluminescence elements, wherein the drive circuit is provided with a redundant circuit as a spare.
と、 該エレクトロルミネセンス素子を駆動する複数の薄膜ト
ランジスタ駆動回路と、 該複数の薄膜トランジスタ駆動回路を選択する選択スイ
ッチとを設け、 複数の薄膜トランジスタ駆動回路のいずれか１つに、エ
レクトロルミネセンス素子を駆動する画像データ信号を
与えるため変調画像データ信号を入力することを特徴と
したエレクトロルミネセンス表示装置。2. An electroluminescence element for each pixel, a plurality of thin film transistor drive circuits for driving the electroluminescence element, and a selection switch for selecting the plurality of thin film transistor drive circuits are provided, and a plurality of thin film transistor drive circuits are provided. An electroluminescence display device characterized in that a modulated image data signal is inputted to any one of them to provide an image data signal for driving the electroluminescence element.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6267242A JPH08129358A (en) | 1994-10-31 | 1994-10-31 | Electroluminescence display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6267242A JPH08129358A (en) | 1994-10-31 | 1994-10-31 | Electroluminescence display device |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003353270A Division JP3988944B2 (en) | 2003-10-14 | 2003-10-14 | Electroluminescence display device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08129358A true JPH08129358A (en) | 1996-05-21 |
Family
ID=17442119
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6267242A Pending JPH08129358A (en) | 1994-10-31 | 1994-10-31 | Electroluminescence display device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08129358A (en) |
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998036407A1 (en) * | 1997-02-17 | 1998-08-20 | Seiko Epson Corporation | Display device |
| WO1998036406A1 (en) * | 1997-02-17 | 1998-08-20 | Seiko Epson Corporation | Current-driven emissive display device and method for manufacturing the same |
| JP2001242827A (en) * | 1999-12-24 | 2001-09-07 | Semiconductor Energy Lab Co Ltd | Electronic device |
| JP2002189447A (en) * | 2001-10-01 | 2002-07-05 | Canon Inc | Electroluminescence element and device and their manufacturing method |
| US6717218B2 (en) | 2002-03-05 | 2004-04-06 | Sanyo Electric Co., Ltd. | Wiring structure formed in contact hole, manufacturing method therefor, and a display apparatus having the same |
| US6762564B2 (en) | 2002-03-05 | 2004-07-13 | Sanyo Electric Co., Ltd. | Display apparatus |
| JP2004341368A (en) * | 2003-05-16 | 2004-12-02 | Semiconductor Energy Lab Co Ltd | Display device |
| JP2004341314A (en) * | 2003-05-16 | 2004-12-02 | Semiconductor Energy Lab Co Ltd | Display device and its driving method |
| US6852965B2 (en) | 1997-09-01 | 2005-02-08 | Seiko Epson Corporation | Image sensor apparatus having additional display device function |
| US7009749B2 (en) | 2002-03-11 | 2006-03-07 | Sanyo Electric Co., Ltd. | Optical element and manufacturing method therefor |
| US7078733B2 (en) | 2002-03-07 | 2006-07-18 | Sanyo Electric Co., Ltd. | Aluminum alloyed layered structure for an optical device |
| US7126593B2 (en) | 2002-01-29 | 2006-10-24 | Sanyo Electric Co., Ltd. | Drive circuit including a plurality of transistors characteristics of which are made to differ from one another, and a display apparatus including the drive circuit |
| US7150669B2 (en) | 2002-03-05 | 2006-12-19 | Sanyo Electric Co., Ltd. | Electroluminescent panel and a manufacturing method therefor |
| US7215304B2 (en) | 2002-02-18 | 2007-05-08 | Sanyo Electric Co., Ltd. | Display apparatus in which characteristics of a plurality of transistors are made to differ from one another |
| US7928945B2 (en) | 2003-05-16 | 2011-04-19 | Semiconductor Energy Laboratory Co., Ltd. | Display device and driving method thereof |
| CN102097448A (en) * | 2009-12-14 | 2011-06-15 | 乐金显示有限公司 | Organic electroluminescent display device and method for fabricating the same |
| EP2950299B1 (en) * | 2014-05-30 | 2018-08-01 | LG Display Co., Ltd. | Organic light emitting display device and pixel repairing method |
| US20200051501A1 (en) * | 2018-08-13 | 2020-02-13 | Seiko Epson Corporation | Electro-optical device and electronic apparatus |
| JP2020027270A (en) * | 2018-08-13 | 2020-02-20 | セイコーエプソン株式会社 | Electro-optical device and electronic apparatus |
-
1994
- 1994-10-31 JP JP6267242A patent/JPH08129358A/en active Pending
Cited By (38)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7880696B2 (en) | 1997-02-17 | 2011-02-01 | Seiko Epson Corporation | Display apparatus |
| US7710364B2 (en) | 1997-02-17 | 2010-05-04 | Seiko Epson Corporation | Display apparatus |
| US7221339B2 (en) | 1997-02-17 | 2007-05-22 | Seiko Epson Corporation | Display apparatus |
| WO1998036407A1 (en) * | 1997-02-17 | 1998-08-20 | Seiko Epson Corporation | Display device |
| US6462722B1 (en) | 1997-02-17 | 2002-10-08 | Seiko Epson Corporation | Current-driven light-emitting display apparatus and method of producing the same |
| US6522315B2 (en) | 1997-02-17 | 2003-02-18 | Seiko Epson Corporation | Display apparatus |
| JP2009187019A (en) * | 1997-02-17 | 2009-08-20 | Seiko Epson Corp | Display device |
| CN100440569C (en) * | 1997-02-17 | 2008-12-03 | 精工爱普生株式会社 | Current-driven light-emitting display apparatus and method of producing the same |
| US7180483B2 (en) | 1997-02-17 | 2007-02-20 | Seiko Epson Corporation | Current-driven light-emitting display apparatus and method of producing the same |
| WO1998036406A1 (en) * | 1997-02-17 | 1998-08-20 | Seiko Epson Corporation | Current-driven emissive display device and method for manufacturing the same |
| US7253793B2 (en) | 1997-02-17 | 2007-08-07 | Seiko Epson Corporation | Electro-luminiscent apparatus |
| US6839045B2 (en) | 1997-02-17 | 2005-01-04 | Seiko Epson Corporation | Display apparatus |
| KR100533449B1 (en) * | 1997-02-17 | 2006-02-28 | 세이코 엡슨 가부시키가이샤 | LED display device |
| CN100341042C (en) * | 1997-02-17 | 2007-10-03 | 精工爱普生株式会社 | Display device |
| CN1333382C (en) * | 1997-02-17 | 2007-08-22 | 精工爱普生株式会社 | Curvent-driven luminous display and mfg. method therefor |
| US6852965B2 (en) | 1997-09-01 | 2005-02-08 | Seiko Epson Corporation | Image sensor apparatus having additional display device function |
| JP2001242827A (en) * | 1999-12-24 | 2001-09-07 | Semiconductor Energy Lab Co Ltd | Electronic device |
| JP2002189447A (en) * | 2001-10-01 | 2002-07-05 | Canon Inc | Electroluminescence element and device and their manufacturing method |
| US7126593B2 (en) | 2002-01-29 | 2006-10-24 | Sanyo Electric Co., Ltd. | Drive circuit including a plurality of transistors characteristics of which are made to differ from one another, and a display apparatus including the drive circuit |
| US7215304B2 (en) | 2002-02-18 | 2007-05-08 | Sanyo Electric Co., Ltd. | Display apparatus in which characteristics of a plurality of transistors are made to differ from one another |
| US7150669B2 (en) | 2002-03-05 | 2006-12-19 | Sanyo Electric Co., Ltd. | Electroluminescent panel and a manufacturing method therefor |
| US6762564B2 (en) | 2002-03-05 | 2004-07-13 | Sanyo Electric Co., Ltd. | Display apparatus |
| US6717218B2 (en) | 2002-03-05 | 2004-04-06 | Sanyo Electric Co., Ltd. | Wiring structure formed in contact hole, manufacturing method therefor, and a display apparatus having the same |
| US7078733B2 (en) | 2002-03-07 | 2006-07-18 | Sanyo Electric Co., Ltd. | Aluminum alloyed layered structure for an optical device |
| US7009749B2 (en) | 2002-03-11 | 2006-03-07 | Sanyo Electric Co., Ltd. | Optical element and manufacturing method therefor |
| JP2004341314A (en) * | 2003-05-16 | 2004-12-02 | Semiconductor Energy Lab Co Ltd | Display device and its driving method |
| JP2004341368A (en) * | 2003-05-16 | 2004-12-02 | Semiconductor Energy Lab Co Ltd | Display device |
| JP4623939B2 (en) * | 2003-05-16 | 2011-02-02 | 株式会社半導体エネルギー研究所 | Display device |
| US7928945B2 (en) | 2003-05-16 | 2011-04-19 | Semiconductor Energy Laboratory Co., Ltd. | Display device and driving method thereof |
| US8643591B2 (en) | 2003-05-16 | 2014-02-04 | Semiconductor Energy Laboratory Co., Ltd. | Display device and driving method thereof |
| CN102097448A (en) * | 2009-12-14 | 2011-06-15 | 乐金显示有限公司 | Organic electroluminescent display device and method for fabricating the same |
| US8404509B2 (en) | 2009-12-14 | 2013-03-26 | Lg Display Co., Ltd. | Organic electroluminescent display device and method for fabricating the same |
| EP2950299B1 (en) * | 2014-05-30 | 2018-08-01 | LG Display Co., Ltd. | Organic light emitting display device and pixel repairing method |
| US20200051501A1 (en) * | 2018-08-13 | 2020-02-13 | Seiko Epson Corporation | Electro-optical device and electronic apparatus |
| JP2020027270A (en) * | 2018-08-13 | 2020-02-20 | セイコーエプソン株式会社 | Electro-optical device and electronic apparatus |
| CN110827761A (en) * | 2018-08-13 | 2020-02-21 | 精工爱普生株式会社 | Electro-optical device and electronic apparatus |
| TWI713009B (en) * | 2018-08-13 | 2020-12-11 | 日商精工愛普生股份有限公司 | Electrical optical device and electronic equipment |
| US10909922B2 (en) | 2018-08-13 | 2021-02-02 | Seiko Epson Corporation | Electro-optical device and electronic apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08129358A (en) | Electroluminescence display device | |
| JP3467334B2 (en) | Electroluminescence display device | |
| US7298357B2 (en) | Active matrix type flat-panel display device | |
| JP4713246B2 (en) | Liquid crystal display element | |
| KR100759686B1 (en) | shift register circuit | |
| US8681142B2 (en) | Scan driver and flat panel display apparatus including the same | |
| US7319453B2 (en) | Image display apparatus having plurality of pixels arranged in rows and columns | |
| TW201619940A (en) | Scan driver and display using the same | |
| JPH11202285A (en) | Liquid crystal display device | |
| JP2009015286A (en) | Image display device and drive circuit | |
| JP2007178784A (en) | Driving device | |
| US11798482B2 (en) | Gate driver and organic light emitting display device including the same | |
| US11205389B2 (en) | Scan driver and display device having same | |
| CN111710285A (en) | Scanning circuit of display panel, driving method of display panel and display device | |
| US7499517B2 (en) | Shift register and shift register set using the same | |
| US7430268B2 (en) | Dynamic shift register with built-in disable circuit | |
| WO2020194492A1 (en) | Display device | |
| JP3988944B2 (en) | Electroluminescence display device | |
| KR100524122B1 (en) | low power organic light emitting device display driving apparatus | |
| JP2022000833A (en) | Shift register, and display device | |
| JPH07140439A (en) | Display device | |
| JP2004046251A (en) | Electroluminescence display device | |
| JP2004272127A (en) | Latch circuit and image display apparatus | |
| JP2005122196A (en) | Active matrix display device and its drive circuit | |
| JP2005055922A (en) | Electroluminescence display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030819 |