JPS6365271B2

JPS6365271B2 -

Info

Publication number: JPS6365271B2
Application number: JP9883082A
Authority: JP
Priority date: 1982-06-09
Filing date: 1982-06-09
Publication date: 1988-12-15
Also published as: JPS58215868A

Description

【発明の詳細な説明】 (1) 発明の属する分野の説明本発明は、フアクシミリ２次元冗長度抑圧符
号・復号器に適用するラインメモリ回路の改良に
関するものである。

(2) 従来の技術の説明従来、フアクシミリ２次元冗長度抑圧符号・復
号器、例えば国際電信電話諮問委員会（CCITT）
に於て電話網用フアクシミリに対して、標準化さ
れているモデイフアイドリード（Modified
Read、略してMR）符号化方式の符号・復号器
のラインメモリ回路は、少なくとも符号化を行つ
ている現走査線の１走査線分の画信号を蓄積可能
な容量を有するメモリ＃１と、１走査線前に符号
化された参照走査線の１走査線分の画信号を蓄積
可能な容量を有するメモリ＃２とを具備し、さら
に画信号を連続的に入力する為に１走査線分の画
信号を蓄積可能な容量を有するメモリ＃３とを具
備し、これらを順次メモリ＃１→メモリ＃２、メ
モリ＃２→メモリ＃３、メモリ＃３→メモリ＃１
と切替えて使用する構成となつていた。このため
に、例えば１走査線の1728画素とすると合計5184
画素のメモリを必要とした。この構成のラインメ
モリを用いて符号又は復号器をLSI化する場合、
メモリに論理回路換算でおよそ3Kgateを必要と
し、符号又は復号化の処理を行う論理回路に必要
な約12Kgateの約25％に達し、１チツプのLSI上
にメモリと論理回路とを同時に具備させるのは困
難であつた。そのため仮に符号又は復号の論理回
路をLSI化したとしても、メモリを別チツプの
LSIで構成することとなり符号器又は復号器全体
としては複数のチツプを必要とする欠点があつ
た。また、符号又は復号の論理回路LSIの端子と
して、メモリとの接続を可能とするアドレス及び
データバスを1728画素の場合およそ18端子必要と
し、LSIの端子構成が複雑となる欠点があつた。

(3) 発明の目的本発明はこれらの欠点を解決するため、１走査
線分の画信号を蓄積可能な容量を有するメモリａ
と、１画素又は数画素からなるブロツクの１又は
複数ブロツク分を蓄積可能な容量を有するメモリ
ｂだけを用いてラインメモリ回路を構成するよう
にしたもので、１走査線1728画素の場合、論理回
路換算で約1Kgateと、論理回路の約８％程度を
費やすだけでラインメモリ回路を実現できるよう
にすることを目的としている。

以下図面について詳細に説明する。

(4) 発明の構成および作用の説明第１図はMR符号器に用いた本発明の実施例で
あつて、１は１走査線分の画信号を蓄積可能な容
量を有するメモリａ、２は４画素を１ブロツクと
した１ブロツク分の画信号を蓄積可能なメモリ
ｂ、３はメモリａおよびメモリｂのブロツクを示
すアドレスポインタ、４ａはMR符号器、５ａは
入力画信号を４画素ずつ直並列変換して入力する
シフトレジスタ、６は画信号クロツク４クロツク
毎の割込を表示するカウンタ、７は画信号入力の
可・不可を示すラツチ、８はメモリｂ用アドレス
レジスタ、９はメモリａ用書込アドレスレジス
タ、１０はメモリａ用読出アドレスレジスタ、１
１は変化点アドレスa₀レジスタ、１２は変化点ア
ドレスa₁レジスタ、１３は変化点アドレスa₂レジ
スタ、１４は変化点アドレスb₁レジスタ、１５は
変化点アドレスb₂レジスタ、１６はメモリ(a)１と
メモリ(b)２とメモリのアドレスポインタ３とMR
符号器４ａとシフトレジスタ５ａとを結ぶデータ
バス、１７はメモリのアドレスポインタ３への書
込制御線、１８はメモリａやメモリｂへのアドレ
スバス、１９はメモリａやメモリｂへの書込制御
線、２０はメモリａやメモリｂへの読出制御線、
２１は割込制御線、２２は出力線、２３ａは入力
画信号、２４は画信号クロツク、２５ａは画信号
入力可表示線である。

第２図は第１図の実施例における画信号のメモ
リへの書込み・読出しのための説明図であつて、
１走査線の画素数が28画素、７ブロツクの場合を
示している。３０は参照走査線、３１は現走査
線、３２ａはメモリ(b)２に蓄積されるブロツクで
ある。

第１図の実施例の動作を第２図に従つて説明す
る。

画信号１走査線の符号化が行われる前には、す
でに参照走査線全画素３０が、メモリ(a)１に蓄積
されている。ページの開始時には、メモリ(a)１に
は全白が蓄積されている。また、MR符号器４ａ
は、メモリａ用書込アドレスレジスタ９、メモリ
ａ用読出アドレスレジスタ１０を第１ブロツクに
セツトする。

各ステツプとも、画信号の入力は画信号クロツ
ク２４をカウンタ６で1/4分周して、割込制御線
２１によりMR符号器４ａに割込をかけることに
より行う。MR符号器４ａは、入力画信号２３ａ
より入力されブロツク毎に直並列変換されてシフ
トレジスタ５ａに蓄積された１ブロツク分の画信
号をメモリａ用書込アドレスレジスタ９の示すメ
モリ(a)１のブロツクに書込む。またMR符号器４
ａは、メモリａ用書込アドレスレジスタ９、メモ
リａ用読出アドレスレジスタ(a)１０ａの示すブロ
ツクを比較して、メモリａ用書込アドレスレジス
タ９の示すブロツクが、メモリａ用読出アドレス
レジスタ(a)１０ａの示すブロツクを越えないよう
に検査する。メモリａ用書込アドレスレジスタ９
の示すブロツクがメモリａ用読出アドレスレジス
タ(a)１０ａの示すブロツクを越える直前に、MR
符号器４ａは、出力線２２を介してラツチ７によ
り、画信号入力可表示線２５ａを不可とする。１
度不可表示を行つたラツチ７は、メモリａ用読出
アドレスレジスタ１０ａのブロツクａを増加する
際に可表示にもどされる。画信号入力可表示線２
５ａが不可を示している間は、画信号クロツク２
４が停止され画信号は入力されない。

（ステツプ１） MR符号器４ａは１走査線の符号化を開始する
と、参照走査線３０の変化点アドレスb₁、b₂の検
出をまず行う。それにはメモリａ用読出アドレス
レジスタ(a)１０ａの内容を、メモリのアドレスポ
インタ３への書込制御線１７を用いて、メモリの
アドレスポインタ３へ出力する。Raはブロツク
１を示しておりアドレスバス１８によりメモリ(a)
１へ出力される。

次にMR符号器４ａは、メモリａの読出制御線
２０を用いて、メモリ(a)１のブロツク１より、デ
ータバス１６を介してMR符号器４ａへ１ブロツ
ク分の画素を入力する。

MR符号器４ａは、ブロツク１中の変化点を検
査する。

第２図の場合は、参照走査線３０のブロツク１
には変化点は無い。MR符号器４ａはメモリａ用
読出アドレスレジスタ(a)１０ａの内容を１増加
し、ブロツク２を示す。MR符号器４ａはブロツ
ク１の場合と同様に、ブロツク２を入力してブロ
ツク２中の変化点を検査する。このようにしてブ
ロツク内の変化点が検出されるまでくり返す。第
２図の場合、ブロツク３内の画素11、12に変化点
が検出され、変化点アドレスb₁レジスタ１４、変
化点アドレスb₂レジスタ１５に画素11、12のアド
レスが蓄積される。変化点検出が終つたときMR
符号器４ａはb₂を検出したブロツク、つまり最後
に検出したブロツク３をメモリ(b)２ａに書込む。

MR符号器４ａは、次に現ラインの変化点アド
レスa₁、a₂の検出を行う。参照走査線３０のブロ
ツク３までの読出しがすでに終了しているので、
メモリ(a)１のブロツク１〜ブロツク３までの領域
には前述した割込みによる画信号入力により現走
査線３１のブロツク１〜３までが入力される。

MR符号器４ａは、メモリａ用読出アドレスレ
ジスタ(b)１０ｂを用いて、参照ラインに行つたと
同様にブロツク毎に変化点を検出していく。第２
図の場合、ブロツク１の画素３およびブロツク３
の画素10に変化点が検出され、変化点アドレスa₁
レジスタ１２、変化点アドレスa₂レジスタ１３に
画素３、10のアドレスが蓄積される。変化点アド
レスa₀は画素０である。変化点アドレス
a₀a₁a₂b₁b₂が求まつたのでMR符号化が可能であ
る。この場合｜a₁b₁｜＞3a₁＜b₂なので水平モー
ド｜a₀a₁｜、｜a₁a₂｜で符号化する。

（ステツプ２） MR符号器４ａは、１つのモードの符号化が終
了すると、ふたたび、参照走査線３０の変化点ア
ドレスb₁、b₂の検出を行う。これは前に符号化さ
れたモードに従い行われる。水平モードの符号化
の場合は、a₂＜b₁となるまで、b₁、b₂を１組とし
て検出する。第２図の場合、すでにa₂＜b₁である
ので、参照走査線３０の変化点検出は行われな
い。

MR符号器４ａは、次に現走査線３１の変化点
検出を行う。

第２図の場合、メモリａ用読出アドレスレジス
タ(b)１０ｂに従いブロツク３が読出されるが、a₀
以外の変化点は検出されない。しかしメモリａ用
読出アドレスレジスタ(a)１０ａにより参照走査線
のブロツク３までしか読出されていないので、メ
モリａ用読出アドレスレジスタ(b)１０ｂに従つた
現走査線の読出しはブロツク３までとする。この
場合、b₂＜a₁であることが変化点アドレスa₁を検
出しなくても判別出来、パスモードで符号化でき
る。

（ステツプ３） MR符号器４ａはパスモードでの符号化の後は
b₁、b₂を１組として参照走査線のブロツク４、５
を検査し、変化画素15、17を検出し、変化点アド
レスb₁、b₂を各レジスタに蓄積する。次にブロツ
ク５を上限として、現ラインの変化点検出を行
い、変化画素14、17を検出し、変化点アドレス
a₁、a₂を各レジスタに蓄積する。この場合｜a₁b₁
｜≦３であるので垂直モードとして符号化する。

（ステツプ４） MR符号器４ａは垂直モードで符号化した後、
参照走査線の変化点検出は、前ステツプのb₂をb₁
として、b₂のみの検出を行う。第２図の場合、ブ
ロツク６までを検査して、変化点アドレスb₁、b₂
が各レジスタに蓄積される。

また現走査線の変化点検出も垂直モードで符号
化した後は、前ステツプのa₂をa₁としてa₂のみの
検出を行う。この場合、｜a₁b₁｜＝０であり垂直
モードで符号化される。

（ステツプ５）（ステツプ４）と同様に変化点b₁b₂、a₁a₂を検
出できて、｜a₁b₁｜≦３であり垂直モードで符号
化する。

（ステツプ６）（ステツプ４）と同様に変化点b₁b₂、a₁a₂を検
出できる。ただしこの場合、第29画素を仮想変化
点とする。この場合｜a₀a₁｜｜a₁a₂｜が水平モー
ドで符号化される。現走査線の最終画素が符号化
されたので、１走査線の符号化が終了する。

このとき、メモリ(a)１には第２図の現走査線３
１のブロツク１〜７が蓄積されており次の走査線
の符号化の際の参照走査線として用いることがで
きる。

このように動作するので、１走査線分の画信号
を蓄積可能な容量を有するメモリ(a)１と、４画素
からなる１ブロツクを蓄積可能な容量を存するメ
モリ(b)２だけを用いて、MR符号器のラインメモ
リ回路を構成することができる。

本実施例では１ブロツクは４画素としたが、こ
れは任意の画素数とすることができる。またメモ
リ(b)２は１ブロツクとしたが１ブロツク以上あれ
ば本実施例と同様な動作が可能であることは明ら
かである。

第３図は、MR符号器に用いた本発明の実施例
であつて、構成は第１図のMR符号器のラインメ
モリ回路とほぼ同じである。４ｂがMR復号器、
２３ｂが出力画信号である。

第４図は、第３図の実施例における画信号のメ
モリへの書込み・読出しの説明図であつて、第２
図で符号化された走査線の復号化を示している。

第３図の実施例の動作を第４図に従つて説明す
る。

画信号１走査線の符号化が行われる前には、す
でに参照走査線全画素３０が、メモリ(a)１に蓄積
されている。ページの開始時には、メモリ(a)１に
は全白が蓄積されている。また、MR復号器４ｂ
は、メモリａ用書込アドレスレジスタ９、メモリ
ａ用読出アドレスレジスタ１０を第１ブロツクに
セツトする。

各ステツプとも画信号の出力は、画信号クロツ
ク２４を、カウンタ６で1/4分周して、割込制御
線２１により、MR復号器４ｂに割込をかけるこ
とにより行う。MR復号器４ｂは、ブロツク毎に
画信号を出力し、シフトレジスタ５ｂに出力す
る。シフトレジスタ５ｂに蓄積された画信号は、
画信号クロツク２４に同期して出力される。第１
図のMR符号器の場合と異なり、１走査線の画信
号の出力は、メモリ(a)１の書込・読出アドレスに
関係なく出力できる。しかし、MR復号器４ｂ
が、復号した画信号を、メモリ(a)１に書き込む場
合には、メモリａ用書込アドレスレジスタ９、メ
モリａ用読出アドレスレジスタ(a)１０ａの示すブ
ロツクを比較して、メモリａ用書込アドレスレジ
スタ９の示すブロツクが、メモリａ用読出アドレ
スレジスタ(a)１０ａの示すブロツクを越えないよ
うにすることにより、メモリ(a)１への書込の可・
不可を判別する。

（ステツプ１） MR復号器４ｂは、１走査線の復号化を開始す
ると、参照走査線３０の変化点アドレスb₁、b₂の
検出をまず行う。それにはメモリａ用読出アドレ
スレジスタ(a)１０ａの内容を、メモリのアドレス
ポインタ３への書込制御線１７を用いて、メモリ
のアドレスポインタ３へ出力する。Raはブロツ
ク１を示しており、アドレスバス１８により、メ
モリ(a)１へ出力される。

次にMR復号器４ｂは、メモリａの読出制御線
２０を用いて、メモリ(a)１のブロツク１より、デ
ータバス１６を介してMR復号器４ｂへ１ブロツ
ク分の画素を入力する。

MR復号器４ｂは、ブロツク１中の変化点を検
査する。

第４図の場合は、参照走査線３０のブロツク１
には変化点は無い。MR復号器４ｂは、メモリａ
用読出アドレスレジスタ(a)１０ａの内容を１増加
し、ブロツク２を示す。MR復号器４ｂはブロツ
ク１の場合と同様に、ブロツク２を入力してブロ
ツク２中の変化点を検査する。このようにして、
ブロツク内の変化点が検出されるまでくり返す。
第４図の場合、ブロツク３内の画素11、12に変化
点が検出され、変化点アドレスb₁レジスタ１４、
変化点アドレスb₂レジスタ１５に、画素11、12の
アドレスが蓄積される。

MR復号器４ｂは、次に現走査線の変化点アド
レスa₁、a₂の作成を行う。参照走査線のブロツク
３までが前述の割込により出力された後に現走査
線を書み込む。これは前述のとおり、メモリａ用
書込アドレスレジスタ９とメモリａ用読出アドレ
スレジスタ１０ａとを比較することにより行われ
る。

MR復号器４ｂは、復号化モードＨ（2.7）によ
り、変化点a₀を基準としてa₁、a₂により確定した
a₂までの画素データを出力する。この場合、最後
のブロツク３は一時、メモリ(b)２に蓄積され、１
ブロツク完成後、メモリ(a)１に蓄積される。以後
最後のブロツクの扱いは常に同じである。

（ステツプ２） MR復号器４ｂは、１つのモードの復号化が終
了すると、ふたたび、参照走査線３０の変化点ア
ドレスb₁、b₂の検出を行う。これは前に復号化さ
れたモードに従い行われる、水平モードの復号化
の場合は、a₂＜b₁となるまでb₁、b₂を１組として
検出する。第４図の場合、すでにa₂＜b₁であるの
で、参照走査線３０の変化点検出は行われない。

MR復号器４ｂは、次に現走査線の変化点アド
レスa₁、a₂の作成を行う。この場合、次はパスモ
ードＰであり、a₁、a₂は作成されず、出力もされ
ない。

（ステツプ３） MR復号器４ｂはパスモードでの符号化の後
は、b₁、b₂を１組として参照走査線のブロツク
４、５を検査し、変化画素15、17を検出し、変化
点アドレスb₁、b₂を各レジスタに蓄積する。次の
復号は、垂直モードＶ（−１）であり、b₁を基に
１画素左のa₁が作成され、メモリ(a)１に蓄積され
る。

（ステツプ４） MR復号器４ｂは垂直モードで復号化した後、
参照走査線の変化点の検出は、前ステツプのb₂を
b₁としてb₂のみの検出を行う。

このステツプの復号は垂直モードＶ（０）であ
り、b₁を基に直下の画素にa₁が作成され、メモリ
(a)１に蓄積される。

（ステツプ５）（ステツプ４）と同様にＶ（−２）が復号化さ
れる。

（ステツプ６）（ステツプ１）と同様にＨ（1.9）が復号化され
る。これにより１走査線の復号化が終了する。こ
のとき、メモリ(a)１には第４図の現走査線３１の
ブロツク１〜７が蓄積されており、前述の割込に
よる出力が行われると同時に、次の走査線の復号
化の際の参照走査線として用いることができる。

このように動作するので、１走査線分の画信号
を蓄積可能な容量を有するメモリ(a)１と、４画素
からなる１ブロツクを蓄積可能な容量を有するメ
モリ(b)２だけを用いて、MR復号器のラインメモ
リ回路を構成することができる。

本実施例でも第１図の実施例と同様に、１ブロ
ツクの画素数、および、メモリｂのブロツク数は
任意とできる。

また両実施例においては、走査線の開始・終了
をセンサや記録部とやりとりして、走査線をすす
める論理回路についてはふれていないが、これは
従来のものと同様のもので実現できるので省略し
てある。

また、第１図の符号器の実施例では、メモリｂ
はメモリａよりの画信号読取時に、第３図の復号
器の実施例では、メモリｂはメモリａへの画信号
書込時に使用しているが、逆の動作、つまり符号
器で画信号書込時にメモリｂを使用し、復号器で
画信号読取時にメモリｂを使用することも可能で
あることはいうまでもない。

(5) 効果の説明以上説明したように本発明によれば、１走査線
分の画信号を蓄積可能な容量を有するメモリａ
と、１画素又は数画素からなるブロツクの１又は
複数ブロツク分の蓄積可能な容量を有するメモリ
ｂだけを用いて、フアクシミリ２次元冗長度抑圧
符号器および復号器のラインメモリを構成でき、
少ないメモリ容量でラインメモリ回路を構成で
き、特に、１チツプのLSI上にラインメモリ回路
を含めた２次元冗長度抑圧符号器・復号器を構成
する場合、有効である。

【図面の簡単な説明】

第１図はMR符号器に用いた本発明の実施例、
第２図は第１図の実施例における画信号のメモリ
への書込み・読出しの説明図、第３図はMR復号
器に用いた本発明の実施例、第４図は第３図の実
施例における画信号のメモリへの書込み・読出し
の説明図を示す。図中、１はメモリａ、２はメモリｂ、３はメモ
リのアドレスポインタ、４ａはMR符号器、４ｂ
はMR復号器、５はシフトレジスタ、６はカウン
タ、７はラツチ、８はメモリｂ用アドレスレジス
タ、９はメモリａ用書込アドレスレジスタ、１０
ａはメモリａ用読出アドレスレジスタ、１０ｂは
メモリａ用読出アドレスレジスタ、１１は変化点
アドレスa₀レジスタ、１２は変化点アドレスa₁レ
ジスタ、１３は変化点アドレスa₂レジスタ、１４
は変化点アドレスb₁レジスタ、１５は変化点アド
レスb₂レジスタ。

Claims

【特許請求の範囲】１１走査線分の画信号を蓄積可能な容量を有す
るメモリａと、前記メモリａに画信号を１画素又
は数画素からなるブロツク単位で書込む手段と、
前記メモリａより画信号を１画素又は数画素から
なるブロツク単位で読出す手段と、前記メモリａ
に書込まれた１走査線の画信号のうち前記読出す
手段により読出されていない画信号を蓄積した前
記メモリａの領域に前記書込む手段により画信号
を書込まないように前記メモリａへの書込の可・
不可を表示する手段と、最近に前記メモリａより
読出した１画素又は数画素からなるブロツクの１
又は複数ブロツク分を蓄積可能な容量を有するメ
モリｂと、前記メモリｂに画信号を１画素又は数
画素からなるブロツク単位で書込む手段と、前記
メモリｂより画信号を１画素又は数画素からなる
ブロツク単位で読出す手段と、前記メモリａから
の内容にもとづいて現走査線上の画素と現走査線
よりも以前の走査線である参照走査線上の画素と
を利用して符号化あるいは復号化を行う符号変換
器とを具備してなることを特徴とするフアクシミ
リ２次元冗長度抑圧符号・復号器用ラインメモリ
回路。２１走査線分の画信号を蓄積可能な容量を有す
るメモリａと、前記メモリａに画信号を１画素又
は数画素からなるブロツク単位で書込む手段と、
前記メモリａより画信号を１画素又は数画素から
なるブロツク単位で読出す手段と、前記メモリａ
に書込まれた１走査線の画信号のうち前記読出す
手段により読出されていない画信号を蓄積した前
記メモリａの領域に前記書込む手段により画信号
を書込まないように前記メモリａへの書込の可・
不可を表示する手段と、次に前記メモリａへ書込
む１画素又は数画素からなるブロツクの１又は複
数ブロツク分を蓄積可能な容量を有するメモリｂ
と、前記メモリｂに画信号を１画素又は数画素か
らなるブロツク単位で書込む手段と、前記メモリ
ｂより画信号を１画素又は数画素からなるブロツ
ク単位で読出す手段と、前記メモリａからの内容
にもとづいて現走査線上の画素と現走査線よりも
以前の走査線である参照走査線上の画素とを利用
して符号化あるいは復号化を行う符号変換器とを
具備してなることを特徴とするフアクシミリ２次
元冗長度抑圧符号・復号器用ラインメモリ回路。