JPS6360412B2 - - Google Patents

Info

Publication number
JPS6360412B2
JPS6360412B2 JP56173989A JP17398981A JPS6360412B2 JP S6360412 B2 JPS6360412 B2 JP S6360412B2 JP 56173989 A JP56173989 A JP 56173989A JP 17398981 A JP17398981 A JP 17398981A JP S6360412 B2 JPS6360412 B2 JP S6360412B2
Authority
JP
Japan
Prior art keywords
disk
control
disk control
logical volume
control device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP56173989A
Other languages
English (en)
Other versions
JPS5876959A (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP56173989A priority Critical patent/JPS5876959A/ja
Priority to US06/437,159 priority patent/US4494215A/en
Priority to EP82305774A priority patent/EP0078683B1/en
Priority to DE8282305774T priority patent/DE3275138D1/de
Publication of JPS5876959A publication Critical patent/JPS5876959A/ja
Publication of JPS6360412B2 publication Critical patent/JPS6360412B2/ja
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2053—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant
    • G06F11/2089—Redundant storage control functionality
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2053—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant
    • G06F11/2094—Redundant storage or storage space
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Description

【発明の詳細な説明】 (1) 発明の技術分野 本発明は、デイスク制御方式、特に１つの物理
ボリユームに対して複数の論理ボリユームを格納
するデイスク装置に対して、複数のデイスク制御
装置が夫々アサイン・ビツトを立てて占有した上
で突離し制御を行なうよう構成され、かつ他のデ
イスク制御装置が上記アサイン・ビツトを強制的
にリセツトすることを可能としたデイスク制御シ
ステムにおいて、上記アサイン・ビツトが強制的
にリセツトされたとき、この旨を上記突離し制御
中のデイスク制御装置に対して通知するようにし
たデイスク制御方式に関するものである。
(2) 技術の背景 従来から第１図に示す如きデイスク制御システ
ムが知られている。図中１―０ないし１―７は
夫々デイスク装置であつて本発明にいう１つの物
理ボリユームに対応するもの、１０１，１１１，
……，１７１は夫々１次論理ボリユーム、１０
２，１１２，……，１７２は夫々２次論理ボリユ
ーム、２―０，２―１は夫々デイスク制御アダプ
タ、３AAないし３BBは夫々ストリング・スイ
ツチ機構であつて各デイスク制御装置DPCAAな
いしDPCBBに対応してもうけられるもの、４―
００はアダプタ２―０が各デイスク装置１―０な
いし１―７の１次論理ボリユーム１０１ないし１
７１をアクセスするバス、４―０１はアダプタ２
―０が各デイスク装置１―０ないし１―７の２次
論理ボリユーム１０２ないし１７２をアクセスす
るバス、４―１１はアダプタ２―１が各デイスク
装置１―０ないし１―７の１次論理ボリユーム１
０１ないし１７１をアクセスするバス、４―１０
はアダプタ２―１が各デイスク装置１―０ないし
１―７の２次論理ボリユーム１０２ないし１７２
をアクセスするバスを表わしている。
各論理ボリユーム１０１ないし１７１、および
１０２ないし１７２には夫々独立した機番が与え
られており、各デイスク制御装置DPCAAないし
DPCBBは夫々独立に論理ボリユームのいずれか
１つを捕捉して制御できるように構成されてい
る。しかし、例えば１つのデイスク制御装置
DPCAAが論理ボリユーム１０１に対してシーク
制御を行なう場合には、デイスク制御装置
DPCAAは当該論理ボリユーム１０１を占有する
アサイン・ビツトを立てて突離し制御によつて制
御を行なう。該アサイン・ビツトが立つている論
理ボリユーム１０１に対して他のデイスク制御装
置例えばDPCBAが制御を行なおうとすると、デ
イスク制御アダプタ２―１は当該デイスク制御装
置DPCBAに対してビジーを返すようにされる。
勿論、上記アサイン・ビツトを立ててシーク制御
を行なつているデイスク制御装置DPCAAに対し
ては、論理ボリユーム１０１が所定状態になつた
際にその旨が通知され、次の制御に入つてゆく。
上記の如く各論理ボリユームが複数のデイスク
制御装置DPCAAないしDPCBBによつて共通に
制御される場合、例えば上記論理ボリユーム１０
１に対する突離し制御中に障害が発生すると、デ
イスク制御装置１―０に対する他のデイスク制御
装置からの制御がすべて禁止状態になつてしまう
ことから、次の如き配慮がとられている。即ち、
例えばデイスク制御装置DPCBAが論理ボリユー
ム１０１を制御しようとしたとき幾度もビジーが
返つてくると、デイスク制御装置DPCBAは論理
ボリユーム１０１においてアサイン・ビツトが立
てられた状態のままで障害となつていると判断
し、デイスク制御装置DPCBAは他のデイスク制
御装置例えばDPCAAが立てた上記アサイン・ビ
ツトを強制的にリセツトすることができるように
されている。即ち論理ボリユーム１０１に対して
アンコンデイシヨナル・リザーブ・コマンドを発
行して上記アサイン・ビツトをリセツトし、デイ
スク装置１―０を解放するようにされる。
(3) 従来技術の問題点 このこと自体は好ましいものであるが、上記の
如くアンコンデイシヨナル・リザーブ・コマンド
を発行できるようにすると、次の如き新らたな問
題を生じることが判つた。即ち、上記の設定例の
もとで、デイスク制御装置DPCBAが所定期間を
置いては論理ボリユーム１０１を制御しようとし
たとき、たまたま運が悪くその都度ビジーが返さ
れると、デイスク制御装置DPCBAは上記の如く
障害が発生しているものと判断して上記アンコン
デイシヨナル・リザーブ・コマンドを発行するこ
とが生じる。該コマンドが発行されたとき、真に
障害が生じていた場合には問題とならないが、障
害状態でなく、１つのデイスク制御装置例えば
DPCAAが突離し制御中であつた場合、当該デイ
スク制御装置DPCAAはアサイン・ビツトを立て
て占有して論理ボリユーム１０１側からの通知を
待つている状態であるにも拘らず、当該通知（突
離し制御完了の割込み）がない状態となつてしま
う。即ち当該割込みが刈取られてしまう。このた
めに、デバイス・エンド・ベンデイングとなり、
当該デイスク装置がシステム・ボリユームである
場合などでは、システム・ダウンとなることが生
じる。
(4) 発明の目的 本発明は上記の点を解決することを目的として
おり、上述の如くアンコンデイシヨナル・リザー
ブ・コマンドが発行されたとき、突離し制御中で
あれば、突離し制御を行なつているデイスク制御
装置に対して、割込み要求によつてこの旨を通知
できるようにすることを目的としている。
(5) 発明の構成 そのため、本発明のデイスク制御方式は、夫々
独立した機番が割当てられた少なくとも１次論理
ボリユームと２次論理ボリユームを有するデイス
ク装置をそなえ、複数個の独立に動作するデイス
ク制御装置がデイスク制御アダプタを介して上記
デイスク装置上の上記個々の論理ボリユームを制
御するよう構成されてなり、上記１つのデイスク
制御装置が上記デイスク装置上の１つの論理ボリ
ユームを一時的に占有するアサイン・ビツトを立
ててシーク制御を含む突離し制御を行なうと共
に、他のデイスク制御装置が当該デイスク装置に
障害が存在するものと判定した際に当該他のデイ
スク制御装置が上記１つのデイスク制御装置が立
てたアサイン・ビツトをリセツト可能とする制御
を行なうよう構成されたデイスク制御システムに
おいて、上記デイスク制御アダプタ内に、上記各
デイスク装置の各論理ボリユームに対応してもう
けられる突離し制御中記憶部、上記アサイン・ビ
ツトをリセツトするコマンドが上記デイスク制御
装置のいずれか１つからいずれのデイスク装置に
対して発せられたかを判定するデコーダ、該デコ
ーダからの出力によりセツトされるよう構成され
て各デイスク装置対応にもうけられる強制リセツ
ト状態記憶部、上記突離し制御中記憶部がセツト
されている状態のもとで当該デイスク装置に対応
する上記強制リセツト状態記憶部がセツトされた
ときに上記突離し制御中のデイスク制御装置に対
して割込み要求を発生する割込み発生回路部、お
よび割込み要求を受付けたデイスク制御装置から
の選択信号に応じて上記強制リセツト状態記憶部
がセツトされていることを通知する通知信号発生
部をもうけ、１つの論理ボリユームに対して行な
つた突離し制御中に上記他のデイスク制御装置か
ら上記コマンドが発せられたことを上記割込み発
生回路部と通知信号発生部とによつて当該突離し
制御中のデイスク制御装置に通知するようにした
ことを特徴としている。
(6) 発明の実施例 第２図は第１図図示のデイスク制御アダプタ２
―０および／または２―１における一実施例構成
を示す。図中の符号５―０１はデイスク装置１―
０における１次論理ボリユーム１０１に対して突
離し制御中であることを保持するボリユーム１０
１用突離し制御中フリツプ・フロツプ、５―０２
はデイスク装置１―０における２次論理ボリユー
ム１０２に対して突離し制御中であることを保持
するボリユーム１０２用突離し制御中フリツプ・
フロツプ、６―０はデイスク装置１―０に対応し
てもうけられているデイスク装置１―０用強制リ
セツト状態フリツプ・フロツプ、７はイクイプメ
ント・チエツク送信用フリツプ・フロツプ、８
AA，８AB，８BA，８BBは夫々デコーダであ
つて各デイスク制御装置DPCAAないしDPCBB
対応にもうけられているもの、９―１，９―２は
夫々本発明にいう割込み発生回路部、１０は本発
明にいう通知信号発生部、１１ないし１８は夫々
アンド回路、１９ないし２３は夫々ナンド回路、
２４ないし２７は夫々オア回路、２８ないし３３
は夫々ノア回路を表わしている。
今デイスク制御装置DPCAAが論理ボリユーム
１０１に対してシーク制御を行なつた状態である
とすると、デイスク装置１―０を選択する「＃０
選択」信号が論理「１」とされ、１次論理ボリユ
ーム１０１を選択する「１次ドライブ選択」信号
が論理「１」とされ、かつ「シーク・スタート」
信号が論理「１」とされる。この結果、図示左上
方のオア回路２４、アンド回路１１、ナンド回路
１９をへて、ボリユーム１０１用突離し制御中フ
リツプ・フロツプ（PATOP）５―０１がセツト
される。この状態のもとで当該突離し制御が完了
すると、図示左方向の「アテンシヨン・リセツ
ト」信号が論理「１」とされ、アンド回路２０を
へてフリツプ・フロツプ５―０１がリセツトされ
る。この状態は正常な状態であり、第２図図示の
範囲においては特別に何んらの動作も生じない。
しかし、上記フリツプ・フロツプ（PAT0P）
５―０１がセツトされている状態のもとで、例え
ばデイスク制御装置DPCBAが論理ボリユーム１
０２を経由して上述のアンコンデイシヨナル・リ
ザーブ・コマンドを発行したとする。この場合、
信号URBASが論理「１」とされ、かつアドレス
BAによつてデイスク装置１―０が指示される。
この結果、デコーダ８BAにおいて信号D0BAが
論理「１」となり、上記フリツプ・フロツプ
（PAT0P）５―０１がセツト状態にあることか
ら、次のような動作が生じる。即ち、オア回路２
７，２６、アンド回路１８、ノア回路３２を介し
て、デイスク装置１―０用強制リセツト状態フリ
ツプ・フロツプ６―０がセツトされる。したがつ
て、割込み発生回路９―１におけるアンド回路１
３がオンされて、デイスク装置１―０における１
次論理ボリユーム１０１に対して突離し制御を行
なつている所のデイスク制御装置（この場合
DPCAA）に対して割込み要求が発せられる。
デイスク制御装置DPCAAは、健全な状態にあ
ればこの要求に応じて、デイスク装置１―０を選
択し（「＃０選択」信号が論理「１」）、かつ１次
論理ボリユーム１０１を選択し（「１次ドライブ
選択」信号が論理「１」）、当該論理ボリユーム１
０１の状態をセンスする。この結果、図示右上方
のアンド回路１５がオンされ、ノア回路３３を介
してイクイプメント・チエツク送信用フリツプ・
フロツプ７がセツトされ、イクイプメント・チエ
ツク信号PSEQCが発せられる。
なお、第２図図示の一実施例としては、当該イ
クイプメント・チエツク信号PSEQCは、既存の
ライト・データ・チエツク信号とオア論理をとつ
て、デイスク制御装置DPCAAに通知される。デ
イスク制御装置DPCAAは、ライト・コマンドを
発していない状態のもとで当該イクイプメント・
チエツク信号が発せられたことから、上述のアン
コンデイシヨナル・リザーブ・コマンドが発せら
れたものと判断する。そして、図示の「コントロ
ール・リセツト」信号が論理「１」とされ、フリ
ツプ・フロツプ（EQC0）６―０やフリツプ・フ
ロツプ７がリセツトされる。
なお第２図は、デイスク装置１―０に対応する
部分を中心に描いたものであり、フリツプ・フロ
ツプ５―０１，５―０２に対応するフリツプ・フ
ロツプ５―１１，５―１２，……，５―７１，５
―７２やフリツプ・フロツプ６―０に対応するフ
リツプ・フロツプ６―１……，６―７などが省略
されていると考えてよい。
(7) 発明の効果 以上説明した如く、本発明によれば、障害状態
でないのに他のデイスク制御装置がアンコンデイ
シヨナル・リザーブ・コマンドを発行した場合に
おいて、その旨が通知されるので、デバイス・エ
ンド・ペンデイングとなることがなくなる。
【図面の簡単な説明】
第１図は本発明が適用される一実施例システム
を示して本発明の前提問題を説明したもの、第２
図は第１図図示のデイスク制御アダプタにおける
一実施例構成を示す。 図中、１―０ないし１―７は夫々デイスク装
置、１０１，１１１，……，１７１は夫々１次論
理ボリユーム、１０２，１１２，……，１７２は
夫々２次論理ボリユーム、２はデイスク制御アダ
プタ、DPCAAないしDPCBBは夫々デイスク制
御装置、４はバス、５は突離し制御中フリツプ・
フロツプ、６は強制リセツト状態フリツプ・フロ
ツプ、７はイクイプメント・チエツク送信用フリ
ツプ・フロツプ、８はデコーダ、９は割込み発生
回路部、１０は通知信号発生部を表わす。また
URAAP，URAAS，……などに示すURはアン
コンデイシヨナル・リザーブ・コマンドに対応す
る信号を表わす。

Claims (1)

    【特許請求の範囲】
  1. １ 夫々独立した機番が割当てられた少なくとも
    １次論理ボリユームと２次論理ボリユームとを有
    するデイスク装置をそなえ、複数個の独立に動作
    するデイスク制御装置がデイスク制御アダプタを
    介して上記デイスク装置上の上記個々の論理ボリ
    ユームを制御するよう構成されてなり、上記１つ
    のデイスク制御装置が上記デイスク装置上の１つ
    の論理ボリユームを一時的に占有するアサイン・
    ビツトを立ててシーク制御を含む突離し制御を行
    なうと共に、他のデイスク制御装置が当該デイス
    ク装置に障害が存在するものと判定した際に当該
    他のデイスク制御装置が上記１つのデイスク制御
    装置が立てたアサイン・ビツトをリセツト可能と
    する制御を行なうよう構成されたデイスク制御シ
    ステムにおいて、上記デイスク制御アダプタ内
    に、上記各デイスク装置の各論理ボリユームに対
    応してもうけられる突離し制御中記憶部、上記ア
    サイン・ビツトをリセツトするコマンドが上記デ
    イスク制御装置のいずれか１つからいずれのデイ
    スク装置に対して発せられたかを判定するデコー
    ダ、該デコーダからの出力によりセツトされるよ
    う構成されて各デイスク装置対応にもうけられる
    強制リセツト状態記憶部、上記突離し制御中記憶
    部がセツトされている状態のもとで当該デイスク
    装置に対応する上記強制リセツト状態記憶部がセ
    ツトされたときに上記突離し制御中のデイスク制
    御装置に対して割込み要求を発生する割込み発生
    回路部、および割込み要求を受付けたデイスク制
    御装置からの選択信号に応じて上記強制リセツト
    状態記憶部がセツトされていることを通知する通
    知信号発生部をもうけ、１つの論理ボリユームに
    対して行なつた突離し制御中に上記他のデイスク
    制御装置から上記コマンドが発せられたことを上
    記割込み発生回路部と通知信号発生部とによつて
    当該突離し制御中のデイスク制御装置に通知する
    ようにしたことを特徴とするデイスク制御方式。
JP56173989A 1981-10-30 1981-10-30 デイスク制御方式 Granted JPS5876959A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP56173989A JPS5876959A (ja) 1981-10-30 1981-10-30 デイスク制御方式
US06/437,159 US4494215A (en) 1981-10-30 1982-10-27 Disk system
EP82305774A EP0078683B1 (en) 1981-10-30 1982-10-29 Data memory systems
DE8282305774T DE3275138D1 (en) 1981-10-30 1982-10-29 Data memory systems

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56173989A JPS5876959A (ja) 1981-10-30 1981-10-30 デイスク制御方式

Publications (2)

Publication Number Publication Date
JPS5876959A JPS5876959A (ja) 1983-05-10
JPS6360412B2 true JPS6360412B2 (ja) 1988-11-24

Family

ID=15970707

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56173989A Granted JPS5876959A (ja) 1981-10-30 1981-10-30 デイスク制御方式

Country Status (4)

Country Link
US (1) US4494215A (ja)
EP (1) EP0078683B1 (ja)
JP (1) JPS5876959A (ja)
DE (1) DE3275138D1 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2120819A (en) * 1982-05-21 1983-12-07 Pitney Bowes Inc Disk drive size selector circuit
US4600990A (en) * 1983-05-16 1986-07-15 Data General Corporation Apparatus for suspending a reserve operation in a disk drive
JPS60179861A (ja) * 1984-02-27 1985-09-13 Fujitsu Ltd 入出力システムのメモリ診断方式
US4803653A (en) * 1986-08-06 1989-02-07 Hitachi, Ltd. Memory control system
USRE34282E (en) * 1985-08-15 1993-06-15 Hitachi, Ltd. Memory control system
JPS6278623A (ja) * 1985-10-02 1987-04-10 Toshiba Corp 磁気デイスク装置
JP2550311B2 (ja) * 1985-11-20 1996-11-06 株式会社日立製作所 磁気デイスクの多重制御方式
FR2590700B1 (fr) * 1985-11-28 1988-02-05 Copernique Dispositif d'adaptation d'une unite de memoire auxiliaire a au moins un controleur de cette unite et ensemble informatique comportant un tel dispositif
JPH0831241B2 (ja) * 1986-11-10 1996-03-27 日本電気株式会社 周辺制御プロセツサ
US5051887A (en) * 1987-08-25 1991-09-24 International Business Machines Corporation Maintaining duplex-paired storage devices during gap processing using of a dual copy function
US5737632A (en) * 1989-12-19 1998-04-07 Hitachi, Ltd. Magnetic disc control apparatus with parallel data transfer between disc control unit and encoder/decoder circuit
JP2752247B2 (ja) * 1990-11-29 1998-05-18 富士通株式会社 情報記憶装置
GB2297636B (en) * 1995-02-02 1999-12-01 Spring Consultants Limited Storing data
US6295587B1 (en) * 1999-09-03 2001-09-25 Emc Corporation Method and apparatus for multiple disk drive access in a multi-processor/multi-disk drive system
JP3747407B2 (ja) * 2001-11-13 2006-02-22 インターナショナル・ビジネス・マシーンズ・コーポレーション ディスクエンクロージャおよびディスクストレージ
JP4715286B2 (ja) * 2004-05-11 2011-07-06 株式会社日立製作所 計算機システムおよび計算機システムの制御方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3623022A (en) * 1969-12-29 1971-11-23 Ibm Multiplexing system for interleaving operations of a processing unit
JPS52153714A (en) * 1976-06-16 1977-12-21 Matsushita Electric Ind Co Ltd Filing device
US4207609A (en) * 1978-05-08 1980-06-10 International Business Machines Corporation Method and means for path independent device reservation and reconnection in a multi-CPU and shared device access system

Also Published As

Publication number Publication date
US4494215A (en) 1985-01-15
JPS5876959A (ja) 1983-05-10
EP0078683A2 (en) 1983-05-11
DE3275138D1 (en) 1987-02-19
EP0078683A3 (en) 1984-05-09
EP0078683B1 (en) 1987-01-14

Similar Documents

Publication Publication Date Title
JPS6360412B2 (ja)
US5630169A (en) Apparatus for a host central processor with associated controller to capture a selected one of a number of memory units via path control commands
EP0055553A2 (en) Information processor with initial programme loading
JP2980632B2 (ja) データ処理システム内のメモリモジュールの交換方法と該方法を実施するためのデータ処理システム
JPS6011394B2 (ja) デ−タ処理システム
US5005172A (en) Diagnostic system in a data processing system
US4381543A (en) Controller port switch arrangement for sharing stored data among different systems
JPS61112221A (ja) 書込可能リ−ドオンリメモリにおける多重書込可能初期化ワ−ド
JP6024752B2 (ja) 情報処理装置およびその制御方法
JPH0673099B2 (ja) ファイル装置の占有制御方式
JPH0117181B2 (ja)
JPS60129846A (ja) 検査装置
JP3177990B2 (ja) 二重化メモリの診断装置
JPH0635747A (ja) デバッグ支援装置
JPH0714398A (ja) 半導体記憶装置
JPH0370262B2 (ja)
JPH0443306B2 (ja)
JPH0116193Y2 (ja)
JPH04245099A (ja) 半導体記憶装置
JPH06103250A (ja) マルチプロセッサシステムの初期設定方式
JPS5985547A (ja) マルチタスクプロセツサにおける排他的資源の管理方式
JPS6136861A (ja) 記憶装置
JP2000148657A (ja) Ｄｍａコントローラ
JPS6063659A (ja) 障害自動回復方式
JPS584365B2 (ja) リセツト制御システム