JPS60179861A - 入出力システムのメモリ診断方式 - Google Patents
入出力システムのメモリ診断方式Info
- Publication number
- JPS60179861A JPS60179861A JP59035681A JP3568184A JPS60179861A JP S60179861 A JPS60179861 A JP S60179861A JP 59035681 A JP59035681 A JP 59035681A JP 3568184 A JP3568184 A JP 3568184A JP S60179861 A JPS60179861 A JP S60179861A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- input
- path
- output
- magnetic disk
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、プロセッサ等のアクセス源に対し入出力制御
装置を含む複数のパスに入出力装置が接続された入出カ
システムにおいて、入出力装置が空いているパスを利用
して入出力制御装置と接続する動的パス選択を行うため
のバス制御情報を保持するメモリの診断方式に関する。
装置を含む複数のパスに入出力装置が接続された入出カ
システムにおいて、入出力装置が空いているパスを利用
して入出力制御装置と接続する動的パス選択を行うため
のバス制御情報を保持するメモリの診断方式に関する。
プロセッサが所望の処理を行うために、入出力装置が接
続される。入出力装置の内特に磁気ディスク装置の如く
メカ動作の必要なものは、プロセッサのチャネルに入出
力装置を制御する入出力制御装置を設け、入出力制御装
置を介し入出力装置を制御する様にあている。
続される。入出力装置の内特に磁気ディスク装置の如く
メカ動作の必要なものは、プロセッサのチャネルに入出
力装置を制御する入出力制御装置を設け、入出力制御装
置を介し入出力装置を制御する様にあている。
この様な入出力制御装置と入出力装置とが接続され、入
出カシステムを構成しているが、入出力装置が複数台接
続されている場合には、１つの入出力装置が入出力制御
装置と結合している間は、入出力制御装置は他の入出力
装置へのアクセスを行なうことができない。従って入出
力制御装置の制御を要しない入出力装置のメカ動作の間
も人出力制御装置が占有されてしまい、他の入出力装置
へのアクセスを行なうことができないため、特にＤ Ａ
Ｓ Ｄ （Ｄｉｒｅｃｔ Ａｃｃｅｓｓ Ｓｔｏｒａ
ｇｅ Ｄｅｖｉｃｅ）の場合には、プロセッサを待たせ
る時間が長くなる。
出カシステムを構成しているが、入出力装置が複数台接
続されている場合には、１つの入出力装置が入出力制御
装置と結合している間は、入出力制御装置は他の入出力
装置へのアクセスを行なうことができない。従って入出
力制御装置の制御を要しない入出力装置のメカ動作の間
も人出力制御装置が占有されてしまい、他の入出力装置
へのアクセスを行なうことができないため、特にＤ Ａ
Ｓ Ｄ （Ｄｉｒｅｃｔ Ａｃｃｅｓｓ Ｓｔｏｒａ
ｇｅ Ｄｅｖｉｃｅ）の場合には、プロセッサを待たせ
る時間が長くなる。
このため、入出力装置のつき放し制御機能および動的パ
ス選択機能を持つ入出カシステムが開発されている。
ス選択機能を持つ入出カシステムが開発されている。
係る動的パス選択機能を持つ入出カシステムにおいては
、各入出力装置は、アクセス源であるプロセッサに対し
入出力制御装置を含む複数のパスの各々に接続され、い
ずれかのパスを選択して、そのパスの入出力制御装置と
結合できる様に構成されている。そして１つの入出力制
御装置が入出力装置を結合して起動した後、入出力装置
を切離してメカ動作を行なわしめるとともにその入出力
制御装置が他の入出力装置の起動を可能とする。
、各入出力装置は、アクセス源であるプロセッサに対し
入出力制御装置を含む複数のパスの各々に接続され、い
ずれかのパスを選択して、そのパスの入出力制御装置と
結合できる様に構成されている。そして１つの入出力制
御装置が入出力装置を結合して起動した後、入出力装置
を切離してメカ動作を行なわしめるとともにその入出力
制御装置が他の入出力装置の起動を可能とする。
更に、入出力装置がメカ動作の終了後は空いているパス
を利用してそのパスの入出力制御装置と再結合してデー
タのやりとりを行なう様にしている。
を利用してそのパスの入出力制御装置と再結合してデー
タのやりとりを行なう様にしている。
この様に起動後学いているパスの入出力制御装置と再結
合されるため、起動したパスの入出力制御装置と別のパ
スの入出力制御装置と再結合することもあり、このため
切離し時にパス制御情報をメモリに格納しておく必要が
ある。
合されるため、起動したパスの入出力制御装置と別のパ
スの入出力制御装置と再結合することもあり、このため
切離し時にパス制御情報をメモリに格納しておく必要が
ある。
このメモリには、再結合時の制御に必要なパス制御情報
が保持されており、この内容に誤りがあると再結合制御
が円滑に進まず、従って係る動的パス選択機能を行なう
ことができなくなる。
が保持されており、この内容に誤りがあると再結合制御
が円滑に進まず、従って係る動的パス選択機能を行なう
ことができなくなる。
従来、係るメモリの異常はチェックされておらず、実際
の再結合時において動作エラーとして間接的に検出され
るだけであった。
の再結合時において動作エラーとして間接的に検出され
るだけであった。
このため、再結合制御されないとエラーが判明しないた
め、時前に検知できず、無用な再結合制御を繰返すとい
う問題があった。
め、時前に検知できず、無用な再結合制御を繰返すとい
う問題があった。
本発明の目的は、係る動的パス選択機能のために設けら
れたメモリの障害による異常を早期に検出し、早急な対
策を施しうる入出カシステムのメモリ診断方式を提供す
るにある。
れたメモリの障害による異常を早期に検出し、早急な対
策を施しうる入出カシステムのメモリ診断方式を提供す
るにある。
上述の目的の達成のため、本発明は、共通のアクセス源
に接続され各々入出力制御装置を含む複数のパスと、該
複数のパスの各々に接続される入出力装置と、パス制御
情報を保持するメモリとを有し、−のパスに該入出力装
置を結合して起動した後、該パスの占有解除を行うとと
もにパス制御情報を該メモリに書込み、且つ、該入出力
装置が準備完了した後該メモリのパス制御情報を基に空
いているパスと再結合してデータの転送を行なう動的パ
ス選択機能を有する入出カシステムにおいて、該メモリ
の診断回路を設け、該メモリへのアクセスのない空時間
に該診断回路が該メモリの正常性チェックを行うことを
特徴としている。
に接続され各々入出力制御装置を含む複数のパスと、該
複数のパスの各々に接続される入出力装置と、パス制御
情報を保持するメモリとを有し、−のパスに該入出力装
置を結合して起動した後、該パスの占有解除を行うとと
もにパス制御情報を該メモリに書込み、且つ、該入出力
装置が準備完了した後該メモリのパス制御情報を基に空
いているパスと再結合してデータの転送を行なう動的パ
ス選択機能を有する入出カシステムにおいて、該メモリ
の診断回路を設け、該メモリへのアクセスのない空時間
に該診断回路が該メモリの正常性チェックを行うことを
特徴としている。
以下、本発明を実施例により詳細に説明する。
第１図は本発明に係る動的パス選択機能を有する入出カ
システムのブロツク図であり、ＤＡＳＤサブシステムを
示している。
システムのブロツク図であり、ＤＡＳＤサブシステムを
示している。
図中、■はプロセッサ（アクセス源）であり、入出カシ
ステムをアクセスしてデータ処理を行なうものであり、
２つのチャネル部１ａ、１ｂを有しているもの、ＤＫＣ
は磁気ディスク（入出力）制御装置であり、各々プロセ
ッサ１のチャネル部１ａ、１ｂに接続されるもの、２．
４は制御部（以下ディレクタと称す）であり、磁気ディ
スク制御装置の制御部を構成し、プロセッサ１のチャネ
ル部１ａ、ｌｂからアクセス要求を受け、所望の処理を
行なってデータのやりとりを行なうもの。
ステムをアクセスしてデータ処理を行なうものであり、
２つのチャネル部１ａ、１ｂを有しているもの、ＤＫＣ
は磁気ディスク（入出力）制御装置であり、各々プロセ
ッサ１のチャネル部１ａ、１ｂに接続されるもの、２．
４は制御部（以下ディレクタと称す）であり、磁気ディ
スク制御装置の制御部を構成し、プロセッサ１のチャネ
ル部１ａ、ｌｂからアクセス要求を受け、所望の処理を
行なってデータのやりとりを行なうもの。
３．５はアダプタであり、各々アダプタ制御部３０．５
０及びメモリ３１．５１とで構成され、アダプタ制御部
３０．５０はディレクタ２．４からの指令を判別し、メ
モリ３１）５１又は後述する磁気ディスクへ選択送出す
るとともにシリアル−パラレル変換を行うもの、メモリ
３１．５１はパス制御情報を格納するものである。
０及びメモリ３１．５１とで構成され、アダプタ制御部
３０．５０はディレクタ２．４からの指令を判別し、メ
モリ３１）５１又は後述する磁気ディスクへ選択送出す
るとともにシリアル−パラレル変換を行うもの、メモリ
３１．５１はパス制御情報を格納するものである。
６０．６１・・−６ｎは磁気ディスク（装置）であり、
各々後述するケーブルを介しアダプタ３．５に接続され
るもの、７．８は第１、第２のケーブルであり、各磁気
ディスク６０．６１−６ ｎを２つの磁気ディスク制御
装置ＤＫＣの各々に接続させるもの、９ａ、９ｂは制御
線であり、各磁気ディスク６０，６１−・−６ｎが各磁
気ディスク制御装置ＤＫＣに制御信号（割込み信号）を
通知するだめのものである。
各々後述するケーブルを介しアダプタ３．５に接続され
るもの、７．８は第１、第２のケーブルであり、各磁気
ディスク６０．６１−６ ｎを２つの磁気ディスク制御
装置ＤＫＣの各々に接続させるもの、９ａ、９ｂは制御
線であり、各磁気ディスク６０，６１−・−６ｎが各磁
気ディスク制御装置ＤＫＣに制御信号（割込み信号）を
通知するだめのものである。
この様に、動的パス選択機能を有する入出カシステムで
は、プロセッサ等のアクセス源に対し、各磁気ディスク
（入出力装置）６０〜６ｎは各々磁気ディスク制御装置
（入出力制御装置）ＤＫＣを含む２つのパスで接続され
、いずれかのパスを利用してアクセスされる様に構成さ
れており、各パスの磁気ディスク制御装置ＤＫＣがアク
セス源であるプロセッサ１の指令により磁気ディスクを
制御する様にしている。
は、プロセッサ等のアクセス源に対し、各磁気ディスク
（入出力装置）６０〜６ｎは各々磁気ディスク制御装置
（入出力制御装置）ＤＫＣを含む２つのパスで接続され
、いずれかのパスを利用してアクセスされる様に構成さ
れており、各パスの磁気ディスク制御装置ＤＫＣがアク
セス源であるプロセッサ１の指令により磁気ディスクを
制御する様にしている。
次に、第１図実施例構成の動的パス選択動作を第２回動
作説明図及び第３図タイムチャートにより説明する。
作説明図及び第３図タイムチャートにより説明する。
■プロセッサｌが磁気ディスクをアクセスする時には、
プロセッサ１はチャネル部１ａ（又はＩｂ）よりディレ
クタ２（又は４）にアクセス要求（リード／ライト、指
令アドレス）を発する。
プロセッサ１はチャネル部１ａ（又はＩｂ）よりディレ
クタ２（又は４）にアクセス要求（リード／ライト、指
令アドレス）を発する。
磁気ディスク６０をアクセスするには、ディレクタ２は
アダプタ３を介しメモリ３１．５１の内容を読出し、磁
気ディスク６０が使用中でないかを判別し、使用中でな
ければ、ディレクタ２はアダプタ３を介し磁気ディスク
６０に起動命令を与え、ケーブル７を介し磁気ディスク
６０と結合する（第２図（Ａ））。
アダプタ３を介しメモリ３１．５１の内容を読出し、磁
気ディスク６０が使用中でないかを判別し、使用中でな
ければ、ディレクタ２はアダプタ３を介し磁気ディスク
６０に起動命令を与え、ケーブル７を介し磁気ディスク
６０と結合する（第２図（Ａ））。
これによって、ディレクタ２は磁気ディスク６０にリー
ド／ライト命令及びトランク、シリンダアドレスを転送
する。
ド／ライト命令及びトランク、シリンダアドレスを転送
する。
■この転送の終了によって磁気ディスク６０から応答信
号を得ると、ディレクタ２はメモリ３１及び５１にアダ
プタ３を介しパスグループ情報（使用したパスのグルー
プ名）及びデバイス固有情報（アクセスの状態、デバイ
スアドレス、トラック、シリンダアドレス等）を書込み
、磁気ディスク６０への制御を止め、パス−の占有を解
除し、突き離す（第２図（Ｃ））。磁気ディスク６０は
上述の与えられた命令、アドレスに基き、ヘッドのシー
ク動作を開始する。
号を得ると、ディレクタ２はメモリ３１及び５１にアダ
プタ３を介しパスグループ情報（使用したパスのグルー
プ名）及びデバイス固有情報（アクセスの状態、デバイ
スアドレス、トラック、シリンダアドレス等）を書込み
、磁気ディスク６０への制御を止め、パス−の占有を解
除し、突き離す（第２図（Ｃ））。磁気ディスク６０は
上述の与えられた命令、アドレスに基き、ヘッドのシー
ク動作を開始する。
０次に、磁気ディスク６０のシーク動作が完了すると、
準備完了信号が制御線９ａ、９ｂを介しアダプタ３．５
に与えられる。この時、ディレクタ２、アダプタ３、ケ
ーブル７の第１のパスが他の磁気ディスクと結合中であ
り、ディレクタ４、アダプタ５、ケーブル８の第２のパ
スが空であるとすると、この完了信号はディレクタ４に
受付けられる。この時、ディレクタ４はメモリ５１のパ
スグループ情報を読出し、ステップ■で結合した第１の
パスが自己の第２のパスと同一グループ、即ち、同一の
プロセッサ１に対するものかを確認し、この完了信号を
受付け、ディレクタ４はアダプタ５を介しケーブル８に
より磁気ディスク６０と再結合する（第２図（Ｄ））。
準備完了信号が制御線９ａ、９ｂを介しアダプタ３．５
に与えられる。この時、ディレクタ２、アダプタ３、ケ
ーブル７の第１のパスが他の磁気ディスクと結合中であ
り、ディレクタ４、アダプタ５、ケーブル８の第２のパ
スが空であるとすると、この完了信号はディレクタ４に
受付けられる。この時、ディレクタ４はメモリ５１のパ
スグループ情報を読出し、ステップ■で結合した第１の
パスが自己の第２のパスと同一グループ、即ち、同一の
プロセッサ１に対するものかを確認し、この完了信号を
受付け、ディレクタ４はアダプタ５を介しケーブル８に
より磁気ディスク６０と再結合する（第２図（Ｄ））。
これによってディレクタ４と磁気ディスク６０間でデー
タの転送が行なわれ、磁気ディスク６０からのデータの
読取り、又はデータの書込が実行される。
タの転送が行なわれ、磁気ディスク６０からのデータの
読取り、又はデータの書込が実行される。
■データの転送が終了すると、ディレクタ４はアダプタ
５を介しメモリ３１．５１の当該磁気ディスク６０に対
応する内容を消去する。
５を介しメモリ３１．５１の当該磁気ディスク６０に対
応する内容を消去する。
■一方、ステップ■、■中に、磁気ディスク６０へのア
クセスが、例えばチャネル部１ｂを介し生じた時は、デ
ィレクタ４がアダプタ５を介しメモリ３１．５１の内容
を読出し、磁気ディスク６０が使用中であることを確認
して、アクセスの不許可をチャネル部１ｂへ返し、競合
起動を防止する。逆に第２図（Ｂ）の如く磁気ディスク
６１へのアクセスがチャネル部１を介し生じた時は、デ
ィレクタ４がアダプタ５を介し、メモリ３１．５１の内
容から使用中でないことを確認し、磁気ディスク６１と
Ｊダプタ５、ケーブル８を介しディレクタ４が結合し、
同時動作が行なわれる。
クセスが、例えばチャネル部１ｂを介し生じた時は、デ
ィレクタ４がアダプタ５を介しメモリ３１．５１の内容
を読出し、磁気ディスク６０が使用中であることを確認
して、アクセスの不許可をチャネル部１ｂへ返し、競合
起動を防止する。逆に第２図（Ｂ）の如く磁気ディスク
６１へのアクセスがチャネル部１を介し生じた時は、デ
ィレクタ４がアダプタ５を介し、メモリ３１．５１の内
容から使用中でないことを確認し、磁気ディスク６１と
Ｊダプタ５、ケーブル８を介しディレクタ４が結合し、
同時動作が行なわれる。
この様に、メモリ３１．５１は競合防止のための排他制
御と再結合時の結合制御のために用いられるパス制御情
報を格納している。
御と再結合時の結合制御のために用いられるパス制御情
報を格納している。
これをタイムチャートで示すと、第３図の如くなり、メ
モリ３１．５１は起動、つき離し、完了、冬了時以外に
はアクセスされることがない。
モリ３１．５１は起動、つき離し、完了、冬了時以外に
はアクセスされることがない。
そこで、本発明ではこの様な空き時間を利用してメモリ
の診断を行ない、メモリの正常性を保証する様にしてい
る。
の診断を行ない、メモリの正常性を保証する様にしてい
る。
第４図は本発明の一実施例ブロック図であり、第１図の
アダプタ３ （又は５）の詳細を示している。
アダプタ３ （又は５）の詳細を示している。
図中、第１図と同一のものは同一の記号で示してあり、
３１ａはアドレスレジスタであり、メモＩＪ３１のアド
レスをセットするためのもの、３１ｂはデータレジスタ
であり、メモリ３１から読出されたデータをセットする
ためのもの、３２は制御回路であり、アダプタ制御部３
０からの指令により、メモリ３１をアクセスし、メモリ
３１からデータを読出し、又はデータを書込み、アダプ
タ制御部３０に通知するもの、３３はタイブレーカであ
り、メモリ３１．５１を時分割で読出し制御するもの、
３４は診断回路であり、アダプタ制御部３０の診断命令
に応じメモリ３１及び５１に読出し命令を与えメモリ３
１．５１の内容を読出し診断を行なうもの、３５は比較
回路であり、データバスを介してアダプタ５のメモリ５
１より送られてくる読出しデータとメモリ３１の読出し
データとを比較して、比較結果を診断回路３４に通知す
るものである。
３１ａはアドレスレジスタであり、メモＩＪ３１のアド
レスをセットするためのもの、３１ｂはデータレジスタ
であり、メモリ３１から読出されたデータをセットする
ためのもの、３２は制御回路であり、アダプタ制御部３
０からの指令により、メモリ３１をアクセスし、メモリ
３１からデータを読出し、又はデータを書込み、アダプ
タ制御部３０に通知するもの、３３はタイブレーカであ
り、メモリ３１．５１を時分割で読出し制御するもの、
３４は診断回路であり、アダプタ制御部３０の診断命令
に応じメモリ３１及び５１に読出し命令を与えメモリ３
１．５１の内容を読出し診断を行なうもの、３５は比較
回路であり、データバスを介してアダプタ５のメモリ５
１より送られてくる読出しデータとメモリ３１の読出し
データとを比較して、比較結果を診断回路３４に通知す
るものである。
次に、第４図実施例構成の動作について説明する。
＋８）アダプタ制御部３０は空き時間、即ちパス結合後
のデータ転送期間Ａ、 Ｃ（及びシーク時に他の入出力
装置に結合しない時はその期間Ｂ）に診断命令を診断回
路３４に与える。
のデータ転送期間Ａ、 Ｃ（及びシーク時に他の入出力
装置に結合しない時はその期間Ｂ）に診断命令を診断回
路３４に与える。
（ｂ１診断回路３４は、タイブレーカ３３によってアダ
プタ５がメモリ３１．５１を使用中でないことを検出し
、アドレスバスを介しメモリ３１．５１にチェックすべ
きメモリアドレスを与え、アドレスレジスタ３１ａ及び
メモリ５１のアドレスレジスタ（図示せず）にセットす
る。これとともにメモリ３１．５１にリード命令を与え
、メモリ３１の対応アドレスの内容をデータレジスタ３
１ｂに読出し、同様にメモリ５１の内容をデータレジス
タ（図示せず）にセントせしめる。
プタ５がメモリ３１．５１を使用中でないことを検出し
、アドレスバスを介しメモリ３１．５１にチェックすべ
きメモリアドレスを与え、アドレスレジスタ３１ａ及び
メモリ５１のアドレスレジスタ（図示せず）にセットす
る。これとともにメモリ３１．５１にリード命令を与え
、メモリ３１の対応アドレスの内容をデータレジスタ３
１ｂに読出し、同様にメモリ５１の内容をデータレジス
タ（図示せず）にセントせしめる。
（Ｃ）比較回路３５はデータレジスタ３１ｂの内容とデ
ータバスを介して送られてくるメモリ５１の内容を比較
し、比較結果を診断回路３４に通知する。
ータバスを介して送られてくるメモリ５１の内容を比較
し、比較結果を診断回路３４に通知する。
（ｄｌ一方、データレジスタ３１ｂの内容は診断回路３
４に与えられ、パリティチェックが行なわれる。
４に与えられ、パリティチェックが行なわれる。
（ｅ）この様にして診断回路３４はメモリ３１．５１の
両方の所定のアドレスの内容を読出し、両メモリ３１．
５１の内容の照合及び読出しデータのパリティ−チェッ
クを行い、メモリ３１．５１の正常性を診断し、エラー
が検出された時にはこれをアダプタ制御部３０に通知す
る。
両方の所定のアドレスの内容を読出し、両メモリ３１．
５１の内容の照合及び読出しデータのパリティ−チェッ
クを行い、メモリ３１．５１の正常性を診断し、エラー
が検出された時にはこれをアダプタ制御部３０に通知す
る。
ｍアダプタ制御部３０は、このエラー通知をディレクタ
２へ報告し、適切なりカバリ−処理を行なわしめる。
２へ報告し、適切なりカバリ−処理を行なわしめる。
同様にアダプタ５も同一の構成を有し、アダプタ３のメ
モリ不使用時に同様の診断動作を行なう。
モリ不使用時に同様の診断動作を行なう。
一方、通常のメモリ３１．５１への書込み／続出しは制
御回路３２が行ない、制御回路３２はアダプタ制御部３
０を介してディレクタ２より与えられる書込み指令に基
づき、メモリ３１．５１にライト命令を与え、且つアド
レスバスを介しアドレスをアドレスレジスタ３１ａ （
及びメモリ５１のアドレスレジスタ）に与え、バス制御
情報を図示しないデータバスによりて両メモリ３１．３
５へ与え、メモリ３１．３５にパス制御情報を書込む。
御回路３２が行ない、制御回路３２はアダプタ制御部３
０を介してディレクタ２より与えられる書込み指令に基
づき、メモリ３１．５１にライト命令を与え、且つアド
レスバスを介しアドレスをアドレスレジスタ３１ａ （
及びメモリ５１のアドレスレジスタ）に与え、バス制御
情報を図示しないデータバスによりて両メモリ３１．３
５へ与え、メモリ３１．３５にパス制御情報を書込む。
またディレクタ２より読出し命令が与えられた時は、制
御回路３２はメモリ３１．５１にリード命令を、アドレ
スバスを介しアドレスを与え、各データレジスタ３１ｂ
からメモリからの読出しデータを受け、制御回路３２が
アダプタ制御部３０を介しディレクタ２へ転送する。
御回路３２はメモリ３１．５１にリード命令を、アドレ
スバスを介しアドレスを与え、各データレジスタ３１ｂ
からメモリからの読出しデータを受け、制御回路３２が
アダプタ制御部３０を介しディレクタ２へ転送する。
上述の説明では、バス制御情報を格納するメモリを両ア
ダプタ３．５に設けているが、ディレクタ２．４に設け
てもよく、また、両磁気ディスク制御装置がアクセスで
きる様にすれば１つのメモリで構成してもよい。
ダプタ３．５に設けているが、ディレクタ２．４に設け
てもよく、また、両磁気ディスク制御装置がアクセスで
きる様にすれば１つのメモリで構成してもよい。
以上本発明を一実施例により説明したが、本発明は本発
明の主旨に従い種々の変形が可能であり、本発明からこ
れらを排除するものではない。
明の主旨に従い種々の変形が可能であり、本発明からこ
れらを排除するものではない。
〔発明の効果〕
以上説明した様に、本発明によれば、共通のアクセス源
に接続され各々入出力制御装置を含む複数のバスと、該
複数のパスの各々に接続される入出力装置と、パス制御
情報を保持するメモリとを有し、−のパスに該入出力装
置を結合して起動した後、該バスの占有解除を行うとと
もにパス制御情報を該メモリに書込み、且つ、該入出力
装置が準備完了した後該メモリのパス制御情報を基に空
いているバスと再結合してデータの転送を行なう動的パ
ス選択機能を有する入出カシステムにおいて、該メモリ
の診断回路を設け、該メモリへのアクセスのない空時間
に該診断回路が該メモリの正常性チェックを行うことを
特徴としているので、係る動的バス選択のため排他制御
及び再結合制御を行なうに必要なパス制御情報を保持す
るメモリの診断を行なうことができるという効果を奏し
、信頼性の高いシステムの構成が可能となる。また、空
き時間を利用しているので、通常の動的パス選択動作に
影響を与えないでメモリの診断が行ないうるという効果
も奏し、実用上極めて有用である。
に接続され各々入出力制御装置を含む複数のバスと、該
複数のパスの各々に接続される入出力装置と、パス制御
情報を保持するメモリとを有し、−のパスに該入出力装
置を結合して起動した後、該バスの占有解除を行うとと
もにパス制御情報を該メモリに書込み、且つ、該入出力
装置が準備完了した後該メモリのパス制御情報を基に空
いているバスと再結合してデータの転送を行なう動的パ
ス選択機能を有する入出カシステムにおいて、該メモリ
の診断回路を設け、該メモリへのアクセスのない空時間
に該診断回路が該メモリの正常性チェックを行うことを
特徴としているので、係る動的バス選択のため排他制御
及び再結合制御を行なうに必要なパス制御情報を保持す
るメモリの診断を行なうことができるという効果を奏し
、信頼性の高いシステムの構成が可能となる。また、空
き時間を利用しているので、通常の動的パス選択動作に
影響を与えないでメモリの診断が行ないうるという効果
も奏し、実用上極めて有用である。
第１図は本発明に係る動的パス選択機能を有する入出カ
システムブロック図、第２図は第１図構成による動的バ
ス選択動作説明図、第３図はそのタイムチャート図、第
４図は本発明の一実施例要部ブロック図である− 図中、ＤＫＣ・−・磁気ディスク制御装置（入出力制御
装置）、６０〜６ｎ−・−磁気ディスク（入出力装置）
、７．８−ケーブル、３１．５１−メモリ、３４−・・
診断回路。＾。 特許出願人 富士通株式会社 代理人弁理士 山 谷 晧 榮
システムブロック図、第２図は第１図構成による動的バ
ス選択動作説明図、第３図はそのタイムチャート図、第
４図は本発明の一実施例要部ブロック図である− 図中、ＤＫＣ・−・磁気ディスク制御装置（入出力制御
装置）、６０〜６ｎ−・−磁気ディスク（入出力装置）
、７．８−ケーブル、３１．５１−メモリ、３４−・・
診断回路。＾。 特許出願人 富士通株式会社 代理人弁理士 山 谷 晧 榮
Claims (1)
- 共通のアクセス源に接続され各々入出力制御装置を含む
複数のパスと、該複数のパスの各々に接続される入出力
装置と、パス制御情報を保持するメモリとを有し、−の
パスに該入出力装置を結合して起動した後、該パスの占
有解除を行うとともにバス制御情報を該メモリに書込み
、且つ、該入出力装置が準備完了した後該メモリのバス
制御情報を基に空いているパスと再結合してデータの転
送を行なう動的パス選択機能を有する入出カシステムに
おいて、該メモリの診断回路を設け、該メモリへのアク
セスのない空時間に該診断回路が該メモリの正常性チェ
ックを行うことを特徴とする入出カシステムのメモリ診
断方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59035681A JPS60179861A (ja) | 1984-02-27 | 1984-02-27 | 入出力システムのメモリ診断方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59035681A JPS60179861A (ja) | 1984-02-27 | 1984-02-27 | 入出力システムのメモリ診断方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60179861A true JPS60179861A (ja) | 1985-09-13 |
| JPH0412494B2 JPH0412494B2 (ja) | 1992-03-04 |
Family
ID=12448625
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59035681A Granted JPS60179861A (ja) | 1984-02-27 | 1984-02-27 | 入出力システムのメモリ診断方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60179861A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5026417A (ja) * | 1973-02-28 | 1975-03-19 | ||
| JPS5876959A (ja) * | 1981-10-30 | 1983-05-10 | Fujitsu Ltd | デイスク制御方式 |
| JPS58182775A (ja) * | 1982-04-20 | 1983-10-25 | Toshiba Corp | 磁気デイスク装置の自己診断方式 |
-
1984
- 1984-02-27 JP JP59035681A patent/JPS60179861A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5026417A (ja) * | 1973-02-28 | 1975-03-19 | ||
| JPS5876959A (ja) * | 1981-10-30 | 1983-05-10 | Fujitsu Ltd | デイスク制御方式 |
| JPS58182775A (ja) * | 1982-04-20 | 1983-10-25 | Toshiba Corp | 磁気デイスク装置の自己診断方式 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0412494B2 (ja) | 1992-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6052795A (en) | Recovery method and system for continued I/O processing upon a controller failure | |
| JP2548480B2 (ja) | アレイディスク装置のディスク装置診断方法 | |
| US6874046B1 (en) | Method and apparatus for enhancing access to redundant data storage facilities | |
| US20040172489A1 (en) | Storage system and disconnecting method of a faulty storage device | |
| EP0403207A2 (en) | Diagnostic subsystem | |
| JP4132322B2 (ja) | 記憶制御装置およびその制御方法 | |
| JPS5833575B2 (ja) | デ−タの自動回復方法 | |
| US7117320B2 (en) | Maintaining data access during failure of a controller | |
| JP2000181887A5 (ja) | ||
| JPH0325814B2 (ja) | ||
| US6801983B2 (en) | Disk control device and storage device using it | |
| JPS60179861A (ja) | 入出力システムのメモリ診断方式 | |
| JP4708669B2 (ja) | パス冗長化装置及び方法 | |
| JPS60179863A (ja) | 入出力システムの再試行制御方法 | |
| JP3783560B2 (ja) | 情報処理システム | |
| JP2001356881A (ja) | 多重化記憶制御装置 | |
| JPH11306644A (ja) | ディスクアレイ装置 | |
| JP3348947B2 (ja) | システム診断方法 | |
| JPH079636B2 (ja) | バス診断装置 | |
| JP3012402B2 (ja) | 情報処理システム | |
| JP3177990B2 (ja) | 二重化メモリの診断装置 | |
| JP3484707B2 (ja) | 非同期データ転送制御装置 | |
| JPH0574110B2 (ja) | ||
| JPH09218753A (ja) | ディスク制御装置およびそのシステム | |
| JPS6258354A (ja) | 主記憶のテスト方法 |