JPS6353660A - 仮想記憶空間制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、仮想記憶空間をサポートする情報処理装置に
おける仮想記憶空間制御方式に関する。

〔従来の技術〕

一般に、複数のプロセスが並列に実行される情報処理装
置では、プロセス単位に独立した記憶空間がサポートさ
れてお９９個々のプロセスは自分に割り当てられた記憶
空間のみをアクセスできる。

一方、システム全体を管理する必要のあるプロセスは、
管理対象となるすべてのプロセスの記憶空間へアクセス
する必要がある。

プロセスに割シ当てられた記憶空間は、セグメントとい
う単位に分割され、セグメントごとに管理されている。

従来、このセグメントを異ったプロセスで共通にするこ
とで、他プロセスの記憶空間へのアクセスを可能として
いた。次に、第２図を参照して、従来の仮想記憶空間制
御方式について説明する。

プロセスＡの命令ＩＡは、ベースレジスタ群３Ａの中の
ベースレジスタ３１を指し、そのアドレスを用いて命令
を実行する。ペースレジスタ３１は。

プロセスＩＡの持つ記憶空間情報２Ａの指すセグメント
テーブル４１より、アクセスすヘキセグメントに対する
情報を格納するセグメント記述子４１２を指している。

このセグメント記述子４１２の情報によりセグメント５
２へのアクセスが可能となる。

一方、フロセスＢの命令１Ｂは、ペースレジスタ群３Ｂ
の中のベースレジスタ３２を指し、そのアドレスを用い
て命令を実行する。ベースレジスタ３２は、プロセスＩ
Ｂの持つ記憶空間情報２Ｂの指すセグメントテーブル４
２より、アクセスすべきセグメントに対する情報を格納
するセグメント記述子４２１を指している。このセグメ
ント記述子４２１の情報によりセグメント５２へのアク
セスが可能となる。

このヨウに、プロセスＡのセグメント記述子４１２の情
報ヲゾロセスＢのセグメント記述子４２１の情報と共通
にすることにより、セグメント記述子４１２及び４２１
を用いてアクセスする場合、プロセスＡ、プロセスＢと
もにセグメント５２ヘアクセスできる。

ａｔ’依日 〔発明が解決しようとする問題点〕 しかしながら、上述した従来の仮想記憶空間制御方式で
は、プロセスで共通なセグメントを多くすればするほど
、論理的にプロセスがアクセス可能な記憶空間が減少し
てしまうという欠点がある。

〔問題点を解決するだめの手段〕

本発明による仮想記憶空間制御方式は、仮想記憶空間を
ザポートする情報処理装置において、複数の仮想記憶空
間情報を保持する手段と、ペースレジスタ番号の付与さ
れたペースレジスタ群を複数のグループに分ける境界レ
ジスタ群と、命令によって指示されたペースレジスタ番
号と境界レジスタ群の値とを比較する比較器と、この比
較器の出力により、複数の仮想記憶空間情報から１つを
選択する手段とを有する。

〔実施例〕

以下２本発明の実施例について図面を参照して詳細に説
明する。

第１図を参照すると２本発明の一実施例による仮想記憶
空間制御方式がゾロツク図により示されており、第２図
と同一の機能を有するものには同一の参照符号を付しで
ある。

本実施例では、プロセスＡの記憶空間情報２Ａは２種類
の記憶空間情報２１及び２２を保持しており、その中の
記憶空間情報２２はプロセスＢの記憶空間情報２Ｂと同
一の情報を保持している。境界レジスタ６には、ペース
レジスタ番号の付与されたペースレジスタ群３Ａを複数
のグループに分けるだめの値が設定される。これら記憶
空間情報２１．２２及び境界レジスタ６などの値は、情
報処理装置の命令により書き換えが可能である。但し、
この種の命令は、特権命令として実行時に強力にチェッ
クされる。比較器７はゾロセスＡの命令ＩＡによって指
示されたベースレジスタ３１のペースレジスタ番号と境
界レジスタ６の値とを比較器に、第１図を参照して、プ
ロセスＡがプロセスＢのセグメント５４ヘアクセスする
場合の動作を説明する。

ゾロセスＡの命令ｌＡがペースレジスタ群３Ａの中のベ
ースレジスタ３１を用いて記憶空間へアクセススル場合
、ベースレジスタ３１のペースレジスタ番号と境界レジ
スタ６の値とが比較器７により比較され、プロセスＡの
記憶空間情報２１又は２２がセレクタ８によって選択さ
れる。この場合。

記憶空間情報２２が選択され、その情報によりセグメン
トテーブル４６が示される。さらに、ベースレジスタ３
１の値により、セグメントテーブル４６のセグメント記
述子４６１が指される。この値により、ｆロセスＢの記
憶空間であるセグメント５４ヘアクセスできる。

なお、上記実施例では、記憶空間情報２２がプロセスＢ
の記憶空間情報２Ｂと同じ情報を保持しているが、記憶
空間情報２２をプロセスＢ以外の記憶空間情報とするこ
とで、プロセスＢ以外のゾロセスの記憶空間へアクセス
することもできる。又。

」二足実施例では、プロセスＡの記憶空間情報が２種類
であるので、境界レジスタ６及び比較器７がそれぞれ１
個しかない。一般に、Ｎ（Ｎ≧２）種類の記憶空間情報
がある場合、境界レジスタ及び比較器はそれぞれ（Ｎ−
１）個必要である。

〔発明の効果〕

以上説明したように１本発明は、オペレーティングシス
テムのように、その処理がプロセス内の仮想記憶空間の
みに閉じず、他プロセスの仮想記憶空間へアクセスする
必要が生じるような場合に効果を発揮する。本発明によ
る仮想記憶空間制御方式を用いることにより、オペレー
ティングシステムのようなシステムプログラムは２本来
のプロセスに与えられた仮想記憶空間の一部を他プロセ
ス空間へのアクセスのために利用できなくなるというこ
とはなくなる。また、従来の方式との共存も可能である
。

【図面の簡単な説明】

第１図は本発明の一実施例による仮想記憶制御方式を示
すブロック図、第２図は従来の仮想記憶制御方式を示す
ブロック図である。 ＩＡ・・・プロセスＡの命令＋　ＩＢ・・・プロセスＢ
の命令、２Ａ・・・プロセスＡの記憶空間情報、２Ｂ・
・・プロセスＢの記憶空間情報、２１．２２・・・記憶
空間情報、　３Ａ、　３Ｂ・・・ベースレジスタ群、３
１・・・ペース・・・セグメント、６・・・境界レジス
タ、７・・・比較器。 ８・・・セレクタ。

Claims (1)

【特許請求の範囲】
1. １、仮想記憶空間をサポートする情報処理装置において
   、複数の仮想記憶空間情報を保持する手段と、ベースレ
   ジスタ番号の付与されたベースレジスタ群を複数のグル
   ープに分ける境界レジスタ群と、命令によって指示され
   たベースレジスタ番号と前記境界レジスタ群の値とを比
   較する比較器と、該比較器の出力により、前記複数の仮
   想記憶空間情報から１つを選択する手段とを有すること
   を特徴とする仮想記憶空間制御方式。