JPH02178748A - 仮想記憶計算システムの仮想記憶制御方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ページ不在処理およびスワツピング処理等を
行う仮想記憶計算システムの仮想記憶制御方法に関する
。

〔従来の技術〕

従来の仮想記憶計算シズテムにおいて、ページ不在によ
るページング処理の効率を向上させる方法としては、特
開昭６０−２２１８５４号公報に記載されたものが知ら
れている。

この発明では、ページ不在割り込み処理時に、予め設定
された関係により類別されたページの集まりの管理簿に
もとづいて、当該割り込みの原因となったページを含む
複数のページ、つまり論理的に意味のあるひとかなまり
のブロックのうち、現在、主記憶装置に存在していない
全てのページを、２次記憶装置から主記憶装置にページ
・インすることで、ベージング（ページ・イン）の回数
を削減して、オーバヘッドを向上させるようにしていた
。

〔発明が解決しようとする課題〕

ところで、上記従来のページ不在割り込み制御方式では
、ページ不在割り込みの原因となったページ（Ｐｉ）と
、そのページ（Ｐｉ）と予め設定された関係にある全て
のページ（Ｐｊｎ）とは、確かに論理的な関係があるが
、それらのページは仮想メモリ上で連続しているだけで
、２次記憶装置上の物理的なひとつのシーケンスの要素
でないことも有り得る。つまり、上述した複数の全ての
ページ（ＰＪ　ｎ）が、仮想メモリ上で連続していても
、２次記憶装置上で不連続になっている場合がある。

このため、例えば、ベージ不在処理プロセスが実行され
ることにより読み込まれるページＰＩ〜Ｐ５のうち、ペ
ージＰ１〜Ｐ４が２次記憶装置（例えば、磁気ディスク
記憶装置）の同一のディスク板上に連続してアロケート
され、またページＰ５のみ他のディスク板上にアロケー
トされている場合、ページ不在処理プロセスの実行によ
って、ページＰ１〜Ｐ５をアクセスする際には、まずペ
ージＰ１〜Ｐ４をアクセスして、次に磁気ディスク記憶
装置内のアクセスアームを移動してページＰ５をアクセ
スしなければならず、ベージング処理におけるページの
アクセスに時間がかかり、ベージング処理の効率が必ず
しも向上するとは限らなかった。

また仮想メモリ空間の増大に伴って、論理的なつながり
の情報を持っているデータベース（管理簿）の情報量も
多くなるため、その管理簿内を探索するのに時間がかか
り、オーバヘッドが大きくなるので、プログラムの実行
効率が低下してしまうという欠点があった。

本発明は、上記欠点を解消し、ベージング処理の効率を
向上させるとともに、オーバヘッドを減少させることの
できる仮想記憶計算システムの仮想記憶制御方法を提供
することを目的とする。

〔課題を解決するための手段〕

本発明では、ページ不在を起こしたページを含み、現在
主記憶手段に存在していないページのみを含んでいて、
かつ２次記憶手段上で連続している仮想メモリ上に割り
付けされたページの最大のインターバルを、スワップ・
インの対象とするようにしたものである。

〔作用〕

本発明は、予め設定された論理的ブロックの中でページ
不在が発生した際には、当該ベージ不在を起こしたペー
ジを含み、現在主記憶手段に存在していないページのみ
を含んでいて、かつ２次記憶手段上で連続している仮想
メモリ上に割り付けされたページのインターバルのみを
、２次記憶手段から主記憶手段にスワップ・インする。

〔実施例〕

以下、本発明に係る仮想記憶計算システムの仮想記憶制
御方法の実施例を添付図面を参照して説明する。

第１図は、本発明に係る仮想記憶制御方法を適用した仮
想記憶計算システムの一実施例を示す概略構成図である
。同図において、仮想記憶計算システムは、仮想メモリ
１と、２次記憶装置２と、実メモリ３と、仮想メモリ・
データベース４と、中央処理装置５とを有している。

仮想メモリ１には、論理的に意味のあるひとかたまりの
ブロック（以下、論理的ブロックという）単位のプログ
ラムが、割り付けされている。

２次記憶装置２は、仮想メモリ１に割り付けされている
論理的ブロック単位のプログラム等を格納するものであ
る。

上記仮想メモリ１上に割り付けされたプログラムの割り
付は状態と、そのプログラムが２次記憶装置２上に格納
された際のプログラムの割り付は状態の関係を第２図に
示している。第２図において、仮想メモリ１上には、例
えば論理的ブロックＬが物理的ブロックに対応して割り
付けされている。前記論理的ブロックしは、物理的ブロ
ックＡ、Ｂ、ＣおよびＤから構成され、これらの物理的
ブロックは、仮想メモリ１上に連続してアロケートされ
ている。

なお、実施例では、上記各物理的ブロックと論理的に意
味のあるひとかたよりのページから構成されるスワップ
ユニットとは一致するように設定されているため、上記
物理的ブロックＡ、Ｂ、ＣおよびＤを、以下説明上、ス
ワップユニットＡ、Ｂ、ＣおよびＤという、これらのス
ワップユニットのうちスワップユニットＡ、ＢおよびＣ
には、第２図に示すように、それぞれページ１〜２、ペ
ージ３〜８、およびページ９〜１０が含まれている。

第１図に示すように、仮想メモリ・データベース（以下
、ＶＭデータベースという）４は、上記第２図に示した
ような仮想メモリと物理的メモリとを対応付は出来るよ
うに構成されており、例えば、第３図に示すように、論
理的ブロヅク属性情報４Ａとスワップユニット属性情報
４Ｂとから構成されている。

論理的ブロック属性情報４Ａには、仮想メモリ上に割り
付けされた論理的ブロックを示す情報（第３図に示すり
、Ｘ、Ｙ）に対応して、該当する論理的ブロックが物理
的メモリ上のどこに記憶されているかを示す情報が登録
される。また、スワラ１ユニツト属性情１１４Ｂには、
それぞれスワップユニットを示す情報（例えば第３図に
示すＡ、Ｂ、Ｃ，Ｄ等）およびスワップユニットを構成
するページ情報（例えば第２図に示すページ１〜１０）
に対応して、該当するスワップユニットおよびページが
物理的メモリ上のどこに記憶されているかを示す情報が
登録される。

上述したようなＶＭデータベース４を参照するようにし
てページ不在処理を実行させるページ不在処理プロセス
は、例えば第４図に示すページ不在処理プロセスＡのよ
うに、ページ不在処理の処理（ａ）、（ｂ）、（ｃ）か
ら構成されている。

すなわち、 処理（ａ＞には、ＶＭデータベース処理を実行させるよ
うに設定されている。つまり、■ページ不在を起こした
該当するページに基づいてＶＭデータベースを参照し、
スワップ・インターバルの情報を得る。■スワップ・イ
ンターバルの情報に基づいてスワップ・インターバルを
決定する０等の前処理を実行させるように設定されてい
る。

処理（ｂ）には、Ｉ１０動作（入力／出力動作）を実行
させるように設定されている。

処理（ｃ）には、リアルメモリの獲得およびマツピング
等の後処理を実行させるように設定されている。

中央処理装置（以下、ＣＰＵ）５は、オペレーティング
・システムのプログラムや、上記ページ不在処理プロセ
ス等を実行する。

次に上記仮想記憶計算システムのページ不在処理動作を
説明する。

今、第２図で示した論理的プログラム中のスワップユニ
ットＢにおけるページ５に含まれているコードデータを
実メモリ３から７エツチしようとしたが、当該ページ５
が実メモリ３に存在せずページ不在であるため、上述し
たページ不在処理プロセスが実行される。

すなわち、ページ不在が発生した際には、ＣＰＵ５は、
第３図に示したＶＭデータベース４を参照し、論理的ブ
ロックＬを示す情報、スワップユニットＢを示す情報、
ページ５を示す情報が入っているエントリーを探し出す
とともに、該当するエントリーを探し出した後、ページ
不在を起こしたページＰ５を含み、現在実メモリ３に存
在していないページのみを含んでいて、かつ２次記憶装
置２上で連続している仮想メモリ上に割り付けされたペ
ージの最大のインターバルを決定する。

すなわち、第２図に示すように、スワップユニットＢの
ページ３〜８のみを選定する。これらの選定されたペー
ジ３〜８は、２次記憶装置２がら実メモリ３へのスワッ
プインの対象となる。

次に、ＣＰＵ５は、実メモリ３を割り付けするとともに
、２次記憶装置２からスワップインの対象であるページ
３〜８を読み出して、前記実メモリ３に割り付けされた
記憶領域にスワップ・インする。このようにページ不在
となっていたページがページ・インされると、スゲジュ
ーラが起動されて、ページ不在処理プロセスは、待機状
態に入る。

以上はシステムで１つのプロセスが動作している場合に
おけるページ不在処理について説明したが、次にシステ
ムで複数のプロセスが動作している場合におけるページ
不在処理について説明する。

第４図は、ページ不在処理プロセスのオーバレイの状態
を示した状態図である。ページ不在処理プロセスＡおよ
びＢは、上記ページ不在処理プロセスＡで説明したよう
に、ページ不在処理の処理（ａ）、（ｂ）、（ｃ）から
構成されている。

第４図に示すように、ページ不在を起こしたプロセスＸ
（図示せず）に対し、ページ不在処理プロセスＡが実行
され、２次記憶装置２から実メモリ３へのスワップイン
等のＩ１０出力動作（第４図に示す処理（ｂ））が行わ
れている間に、プロセスＹ（図示せず）がページ不在を
起こした場合には、ページ不在処理プロセスＢを実行す
ることにより、ページ不在処理の上記処理（ａ）、つま
りページ不在処理の前処理を行うことができる。

このようにページ不在処理プロセスを複数設けることに
よって、ページ不在処理プロセスの実行に痒うオーバヘ
ッドを軽減することができる。

また、スワップ・アウト・プロセスもスワップ・データ
ベーステーブルを参照するのであれば、即ちＩ１０１０
０為の前処理が多く必要なもの、ρ１えば、仮想メモリ
空間の大きさに比例して、仮想メモリと物理的メモリ（
２次記憶装置）との対応関係を示すデータ等のスワップ
・アウト処理に関し扱わなければならないデータが増大
するものならば、複数のスワップ・アウト・プロセスを
設け、論理的ブロック単位でスワツピング処理を行うよ
うにしても良い。

上記実施例によれば、仮想メモリ・データベースを参照
し、その参照結果に応じて、該当するページをスワップ
・インするので、ページ不在処理の効率を向上させるこ
とが可能となる。

また、上記実施例によれば、複数個のページ不在処理プ
ロセス、および複数個のスワップ・アウト・プロセスを
設けることにより、オーバヘットを減少させることがで
きる。

〔発明の効果〕

以上説明したように本発明によれば、ページ不在を起こ
したページを含み、現在主記憶手段に存在していないペ
ージのみを含んでいて、かつ２次記憶手段上で連続して
いる仮想メモリ上に割り付けされたページの最大のイン
ターバルのみを、２次記憶手段から主記憶手段にスワッ
プ・インするようにしたので、ページ不在処理およびス
ワツピング処理の効率を向上させることが可能となる。

【図面の簡単な説明】

第１図は本発明に係る仮想記憶制御方法を適用した仮想
記憶計算システムの一実緒例を示す概略構成図、第２図
は仮想メモリおよび２次記憶装置に割り付けされたプロ
グラムの割り付は状態を示す構成図、第３図は仮想メモ
リと仮想メモリ・データベースとの関係を示す図、第４
図はページ不在処理プロセスのオーバレイの状態を示す
状態図である。 １・・・仮想メモリ、２・・・２次記憶装置、３・・・
実メモリ、４・・・仮想メモリ・データベース、５・・
・中央処理装置。

Claims (1)

1. 【特許請求の範囲】 所定のページ単位毎に分割されたプログラムを記憶する
   主記憶手段と、２次記憶手段とを有する仮想記憶計算シ
   ステムにおいて、 予め設定された論理的ブロックの中でページ不在が発生
   した際には、ページ不在を起こしたページを含み、現在
   前記主記憶手段に存在していないページのみを含んでい
   て、かつ前記２次記憶手段上で連続している仮想メモリ
   上に割り付けされたページの最大のインターバルを、ス
   ワップ・インの対象とするようにしたこと を特徴とする仮想記憶計算システムの仮想記憶制御方法
   。