JPS6353560B2

JPS6353560B2 -

Info

Publication number: JPS6353560B2
Application number: JP58036198A
Authority: JP
Inventors: Norio Suzuki
Original assignee: Yamaha Corp
Current assignee: Yamaha Corp
Priority date: 1983-03-04
Filing date: 1983-03-04
Publication date: 1988-10-24
Also published as: JPS59162593A; US4573389A

Description

【発明の詳細な説明】（産業上の利用分野）この発明は電子楽器等で用いられる楽音発生装
置に関し、特に予め波形メモリに記憶されている
楽音波形を読み出して楽音を発生する楽音発生装
置に関する。

（従来技術）波形メモリに記憶されている楽音波形を読み出
して楽音を発生するようにした楽音発生装置とし
て、楽音の発音開始時から発音終了時に至るまで
の全楽音波形を予め波形メモリに記憶しておき、
この記憶した楽音波形を読み出すようにしたもの
が知られている（例えば特開昭52−121313号公
報）。この楽音発生装置は、自然楽器の音と同様
の楽音を発生することができ、特に音色やピツチ
が時間的に変化する打楽器音のようなパーカツシ
ブ系の楽音を得る場合に好適であるが、その反面
波形メモリの容量が膨大になるという欠点があつ
た。

（発明の目的）この発明は、波形メモリの容量を少なくするこ
とができ、かつ自然楽器の楽音により低い楽音を
発生することができる楽音発生装置を提供するこ
とを目的とする。

（発明の概要）この発明による楽音発生装置は、波形が複雑に
変化する楽音の立上り部（アタツク部）について
はそのまま全ての楽音波形を波形メモリに記憶
し、一方、波形の変化が比較的少ない立上り部以
降については一部（例えば１周期または２周期）
の楽音波形だけを波形メモリに記憶しておき、そ
して、立上り部の楽音波形を一通り読み出した後
は上述した一部の楽音波形を繰返し読み出して楽
音を発生するようにしたものである。

ところで、一般に、トム・トムのような打楽器
から発音される音は、ピツチが途中で変化するも
ので、音の立上り部ではピツチが高くその後は低
くなる特徴がある。

そこで、この点を考慮して、この発明において
は、上記一部の楽音波形を繰返し読み出す際の読
出し速度を変えることにより、ピツチが途中で変
化する楽音を発生するようにしている。

（実施例）以下添付図面を参照してこの発明の一実施例を
詳細に説明する。

第１図において、波形メモリ１は例えばROM
（リードオンリイメモリ）からなり、この波形メ
モリ１には自然楽器の楽音に対応して音の立上り
部の全楽音波形と立上り部以降の一部（例えば１
周期または２周期）の楽音波形が予め記憶されて
いる。具体的には、例えば第２図に示すように、
楽音の立上り部Ａにおける複数周期にわたる楽音
波形の各瞬時振幅値を表わすデイジタルデータお
よびこの立上り部Ａに続く部分Ｂの１周期分の楽
音波形の各瞬時振幅値を表わすデイジタルデータ
が波形メモリ１の各アドレスに０番地から順次記
憶されている。ここで、部分Ｂの最初の瞬時振幅
値（第２図における点Ｐ１参照）が記憶されてい
る波形メモリ１のアドレスをリピートアドレス
RPAと称し、また、部分Ｂの最後の瞬時振幅値
（点P2参照）が記憶されている波形メモリ１のア
ドレスをエンドアドレスENAと称することにす
る。

このようにして、波形メモリ１の各アドレスに
記憶されている楽音波形の各瞬時振幅値を表わす
デイジタルデータ（楽音波形データMD）は読出
し制御回路２から出力されるアドレスデータ
ADDに基づいて順次読み出されて乗算回路３に
供給される。この場合、波形メモリ１からは、ま
ず立上り部Ａにおける各楽音波形データMDが順
次読み出され、続いて部分Ｂにおける各楽音波形
データMDが順次かつ繰返し読み出される。

乗算回路３は、波形メモリ１から出力される楽
音波形データMDに対してエンベロープジエネレ
ータ４から出力されるエンベロープデータEDを
乗算し、その乗算結果をＤ／Ａ（デイジタル／ア
ナログ）変換器５へ出力する。ここで、エンベロ
ープジエネレータ４は、波形メモリ１から立上り
部Ａにおける各楽器音波形データMDが読み出さ
れている間はエンベロープデータEDとして「１」
（10進数）を出力し、一方、波形メモリ１から部
分Ｂにおける楽音波形データMDが繰返し読み出
されている間は「0.9」、「0.85」、…「０」と順次
減少するエンベロープデータEDを出力する。す
なわち、エンベロープジエネレータ４および乗算
回路３によつて、立上り部以降の楽音信号に振幅
エンベロープが付与される。Ｄ／Ａ変換器５は乗
算回路３の出力データをアナログ信号（アナログ
楽音信号）に変換してサウンドシステム６に供給
する。これにより、サウンドシステム６から楽音
が発音される。

次に、読出し制御回路２について詳述する。リ
ピートアドレスデータ発生回路１１は前述したリ
ピートアドレスRPA（第２図参照）を示すリピー
トアドレスデータRPADを出力する回路であり、
例えばデイジタルスイツチあるいはROMによつ
て構成され、出力されたリピートアドレスデータ
RPADはアドレスカウンタ１２のプリセツトデ
ータ端子PDおよび比較回路１３の入力端子Ｂに
供給される。アドレスカウンタ１２はそのクロツ
ク端子CKにクロツクパルス発生回路１４から供
給されるクロツクパルスφ1をアツプカウントす
るカウンタであり、このカウンタ１２はプリセツ
ト制御端子PSに“１”のパルス信号が供給され
ると、そのプリセツトデータ端子PDに入力され
ているリピートアドレスデータRPADをプリセ
ツトし、また、そのリセツト端子Ｒに“１”のパ
ルス信号が供給されると、リセツトされる。アド
レスカウンタ１２のカウント出力はアドレスデー
タADDとして波形メモリ１に供給されるととも
に、比較回路１３の入力端子Ａおよびエンドアド
レス検出回路１５にそれぞれ供給される。エンド
アドレス検出回路１５はアドレスデータADDの
内容が前述したエンドアドレスENA（第２図参
照）になつたときこれを検出して“１”のエンド
パルスEPを出力してアドレスカウンタ１２のプ
リセツト制御端子PSに供給する。また、比較回
路１３はその入力端子Ａに与えられるアドレスデ
ータADDとその入力端子Ｂに与えられるリピー
トアドレスデータRPADとを比較し、両者が一
致したとき（すなわちアドレスデータADDの内
容がリピートアドレスRPAになつたとき）“１”
の一致信号EQを出力してエンベロープジエネレ
ータ４に供給する。なお、アドレスカウンタ１２
のリセツト端子Ｒにはワンシヨツト回路８から出
力されるスタートパルスSPが供給されている。
このワンシヨツト回路８は発音指令スイツチ７の
出力信号の立上り（“０”信号から“１”信号へ
の変化）に応答して所定時間幅のスタートパルス
SPを出力するものである。

このように構成された読出し制御回路２におい
て、発音指令スイツチ７が操作されてワンシヨツ
ト回路８から“１”のスタートパルスSPが出力
されると、このスタートパルスSPによつてアド
レスカウンタ１２がリセツトされる。以後、アド
レスカウンタ１２がクロツクパルス発生回路１４
から出力されるクロツクパルスφ1を順次カウン
トすることにより、このカウンタ１２からは
「０」、「１」、「２」、…と順次変化するアドレスデ
ータADDが出力されて波形メモリ１に供給され
る。これにより、波形メモリ１から楽音の立上り
部Ａにおける各楽音波形データMDが順次読み出
され、次いで部分Ｂにおける各楽音波形データ
MDが順次読み出される。そして、アドレスカウ
ンタ１２から出力されるアドレスデータADDの
内容がエンドアドレスENAになると、エンドア
ドレス検出回路１５から“１”のエンドパルス
EPが出力され、アドレスカウンタ１２のプリセ
ツト制御端子PSに供給される。これにより、ア
ドレスカウンタ１２にリピートアドレスデータ
RPADがプリセツトされ、以後カウンタ１２は
該データRPADから再びクロツクパルスφ₁のカ
ウントを行う。この結果、アドレスカウンタ１２
から出力されるアドレスデータADDは、エンド
アドレスENAに達するとリピートアドレスRPA
に戻り、その後エンドアドレスENAに向つて順
次変化することになる。したがつて、波形メモリ
１からはリピートアドレスRPAからエンドアド
レスENAまでの各楽音波形データMDが再度順
次読み出される。そして、アドレスデータADD
が再びエンドアドレスENAに達すると、エンド
アドレス検出回路１５からエンドパルスEPが出
力されて、アドレスカウンタ１２にリピートアド
レスデータRPADがプリセツトされ、以後上述
した動作が繰り返される。このようにして、発音
指令スイツチ７が操作されると、波形メモリ１か
らまず立上り部Ａの各楽音波形データMDが読み
出され、その後続いて部分Ｂの各楽音波形データ
MDが繰返し読み出されることによつて楽音が発
音される。

次に、エンベロープジエネレータ４について説
明する。エンベロープメモリ４１は、順次減少す
るエンベロープデータED、例えば「１」、「0.9」、
「0.85」…「０」をその各アドレスに０番地から
順次記憶しているROMであり、エンベロープカ
ウンタ４２から出力されるアドレスデータEAD
に基づいて各アドレスに記憶されているエンベロ
ープデータEDが順次読み出され、乗算回路３に
供給される。最終アドレス検出回路４３はエンベ
ローブカウンタ４２から出力されるアドレスデー
タEADがエンベロープメモリ４１の最終アドレ
スを示す内容になつたことを検出して“１”の検
出信号LPを出力するものである。

発音指令スイツチ７が操作されてワンシヨツト
回路８から“１”のスタートパルスSPが出力さ
れると、このスタートパルスSPがエンベロープ
カウンタ４２のリセツト端子Ｒおよびオア回路４
４を介してフリツプフロツプ４５のリセツト端子
Ｒにそれぞれ供給される。これにより、エンベロ
ープカウンタ４２がリセツトされてそのカウント
出力が「０」になるとともに、フリツプフロツプ
４５もリセツトされてその出力信号Ｑが“０”に
なる。フリツプフロツプ４５の出力信号Ｑはクロ
ツクパルスφ２（その周波数はφ1の周波数より
充分低い）が入力されているアンド回路４６に供
給されるが、この場合該出力信号Ｑが“０”であ
るためアンド回路４６は不動作状態となり、クロ
ツクパルスφ2がエンベロープカウンタ４２のク
ロツク端子CKに加えられない。したがつて、エ
ンベロープカウンタ４２はリセツト状態のままに
維持され、そのカウント出力「０」がアドレスデ
ータEADとしてエンベロープメモリ４１に供給
される。これにより、エンベロープメモリ４１の
０番地に記憶されている「１」のエンベロープデ
ータEDが読み出されて乗算回路３に供給される。
この状態は読出し制御回路２内の比較回路１３か
ら一致信号EQが出力されてフリツプフロツプ４
５がセツトされるまで続く。なお、この間に、波
形メモリ１から立上り部Ａの各楽音波形データ
MDが順次読み出されることは前述したとおりで
ある。読出し制御回路２において、アドレスカウ
ンタ１２から出力されるアドレスデータADDが
リピートアドレスRPAに達すると、前述のよう
に比較回路１３から“１”の一致信号EQが出力
される。この一致信号EQはフリツプフロツプ４
５のセツト端子Ｓに供給されるので、フリツプフ
ロツプ４５がセツトされてその出力信号Ｑが
“１”となり、アンド回路４６が動作状態になる。
これにより、クロツクパルスφ2がアンド回路４
６を介してエンベロープカウンタ４２のクロツク
端子CKへ供給されるので、エンベロープカウン
タ４２はこのクロツクパルスφ２を順次カウント
アツプする。この結果、アドレスデータEADが
「１」、「２」…と順次変化する。したがつて、エ
ンベロープメモリ４１の１番地、２番地…にそれ
ぞれ記憶されている「0.9」、「0.85」…の各エン
ベロープデータEDが順次読み出され、乗算回路
３に供給される。これにより、発音される楽音の
振幅が徐々に減衰していく、そして、エンベロー
プカウンタ４２のカウントが進み、アドレスデー
タEADが最終アドレスを示す値になると、エン
ベロープメモリ４１の最終アドレスに記憶されて
いる「０」のエンベロープデータEDが読み出さ
れて乗算回路３に供給される。この結果、乗算回
路３の出力データが「０」となつて楽音の発生が
停止する。また、アドレスデータEADが最終ア
ドレスに達すると、最終アドレス検出回路４３が
これを検出して“１”の検出信号LPを出力する。
この検出信号LPはオア回路４４を介してフリツ
プフロツプ４５のリセツト端子Ｒに供給されるの
で、フリツプフロツプ４５がリセツトされてその
出力信号Ｑが“０”となる。これにより、アンド
回路４６が不動作状態になつて、エンベロープカ
ウンタ４２へクロツクパルスφ2が供給されなく
なる。したがつて、エンベロープカウンタ４２の
カウント動作が停止し、最終アドレスを指定する
アドレスデータEADが連続的に出力される。こ
れにより、楽音停止の状態が以後連続して保持さ
れる。そして、発音指令スイツチ７が再度操作さ
れると、再び楽音の発生が行われる。

なお、この場合、エンベロープメモリ４１から
「０」のエンベロープデータEDが読み出されるこ
とによつて、上述したように楽音の発生が停止さ
れるが、波形メモリ１の読出し動作はその後も引
き続き行われる。これは特に問題とはならない
が、望ましくは楽音の発生が停止したら波形メモ
リ１の読出し動作も停止する方がよい。このため
には、最終アドレス検出回路４３から出力される
検出信号LPに基づいて、波形メモリ１あるいは
アドレスカウンタ１２の動作を強制的に禁止する
（例えばカウンタ１２をリセツト状態にする）よ
うにすればよい。

ところで、この実施例においては、波形メモリ
１から部分Ｂの各楽音波形データMDを繰返し読
み出すに際し、その読出し速度、すなわちクロツ
クパルスφ1の周波数を変えることにより、楽音
のピツチを途中で変えるようになつている。以
下、この点につき説明する。

すなわち、クロツクパルス発生回路１４は例え
ば第４図ａに示すように周波数が変化するクロツ
クパルスφ1を出力するもので、その具体的構成
の一例が第３図に示されている。第３図に示した
クロツクパルス発生回路１４は、可変分周回路２
１においてマスタクロツクパルスφを所定の分周
値で分周してその分周出力をクロツクパルスφ1
として出力するものであり、分周回路２１の分周
値を時間経過に従つて徐々に大きくすることによ
り、クロツクパルスφ1の周波数を第４図ａに示
したように徐々に低くなるように制御する。第３
図において、基準分周データ発生回路２２は、ク
ロツクパルスφ1の初期周波数を決定するための
基準分周値を示す基準分周データNVDを出力す
るもので、出力された基準分周データNVDは加
算回路２３の入力端子Ａに供給される。加算回路
２３の入力端子Ｂにはアキユムレータ２４の出力
データqΔDが供給されており、加算回路２３は
データNVDとqΔDとを加算し、その加算結果
（NVD＋qΔD）を分周データVDとして可変分周
回路２１に供給する。これにより、可変分周回路
２１は分周データVDが示す分周値に従つてマス
タクロツクパルスφを分周し、その分周出力をク
ロツクパルスφ1として出力する。変更分周デー
タ発生回路２５は、クロツクパルスφ1の周波数
の変化量を決定するための分周値の変更量を示す
変更分周データΔDを出力するもので、出力され
た変更分周データΔDはアキユムレータ２４に供
給される。なお、この変更分周データΔDは、ク
ロツクパルスφ1の周波数を非常にゆつくり変化
させるために、非常に小さな小数点以下の値、例
えば「0.1」に設定される。アキユムレータ２４
のクロツク端子CKには可変分周回路２１から出
力されるクロツクパルスφ1が供給されており、
アキユムレータ２４はクロツクパルスφ1の発生
タイミングで変更分周データΔDを繰返し累積
し、その累積結果のうち整数部分だけをデータ
qΔD（ｑは１、２、３…と時間的に変化する変
数）として加算回路２３に与える。また、アキユ
ムレータ２４のリセツト端子Ｒにはフリツプフロ
ツプ２６の出力信号Ｑが供給されており、アキユ
ムレータ２４は該出力信号Ｑが“１”のときリセ
ツト状態となり、“０”のとき、累算動作可能と
なる。フリツプフロツプ２６のセツト端子Ｓには
ワンシヨツト回路８（第１図）から出力されるス
タートパルスSPが供給されており、またリセツ
ト端子Ｒにはエンドアドレス検出回路１５（第１
図）から出力されるエンドパルスEPが供給され
ている。

このように構成されたクロツクパルス発生回路
１４において、発音指令スイツチ７（第１図）が
操作されてワンシヨツト回路８から“１”のスタ
ートパルスSPが出力されると、フリツプフロツ
プ２６がセツトされてその出力信号Ｑが“１”に
なるため、アキユムレータ２４はリセツト状態と
なり、その出力データqΔDが「０」となる。し
たがつて、加算回路２３は基準分周データ発生回
路２２から出力されている基準分周データNVD
をそのまま分周データVDとして可変分周回路２
１に供給することになる。これにより、可変分周
回路２１は基準分周データNVDが示す分周値に
従つてマスタクロツクパルスφを分周し、その分
周出力をクロツクパルスφ１として出力する。こ
の結果、発音指令スイツチ７が操作されると、可
変分周回路２１からは基準分周データNVDに対
応した周波数（この周波数をf1とする）のクロツ
クパルスφ1が出力される（第４図ａおよびｂ参
照）。この状態はエンドアドレス検出回路１５か
ら“１”のエンドパルスEPが出力されてフリツ
プフロツプ２６がリセツトされるまで続く。すな
わち、周波数f1のクロツクパルスφ1に従つて波
形メモリ１（第１図）に記憶されている立上り部
Ａおよび部分Ｂの各楽音波形データMDが順次読
み出されるが、部分Ｂの各楽音波形データMDの
１回目の読出しが完了すると（アドレスデータ
ADDが初めてエンドアドレスENAに達すると）、
エンドアドレス検出回路１５から“１”のエンド
パルスEPが出力されるので、フリツプフロツプ
２６がリセツトされてその出力信号Ｑが“０”と
なる。すると、アキユムレータ２４は、リセツト
状態が解除されてこの時点から変更分周データ
ΔDの累算動作を開始する。エンドパルスEPの発
生直後においてはアキユムレータ２４の出力デー
タqΔDは「０」であるから、可変分周回路２１
には上述の場合と同様に基準分周データNVDが
供給され、この基準分周データNVDに従つて周
波数f1のクロツクパルスφ1が出力される。一方、
アキユムレータ２４においては、エンドパルス
EPが発生した後、可変分周回路２１からクロツ
クパルスφ1が出力されるごとに変更分周データ
ΔDの累積を行うが、このデータΔDは前述した
ように小数点以下の値であるため累算値の整数部
からなるデータqΔDはすぐには「１」とはなら
ず、「０」を維持する。この間、可変分周回路２
１からは周波数f1のクロツクパルスφ１が繰返し
出力される。クロツクパルスφ1がＮ個発生され
てアキユムレータ２４の累算値が「１」に達する
と、その出力データqΔDが「１」となつて、加
算回路２３から可変分周回路２１に与えられる分
周データVDは「NVD＋１」となる。これによ
り、分周回路２１はこの分周値「NVD＋１」に
従つてマスタクロツクパルスφを分周するので、
出力されるクロツクパルスφ1の周波数が低くな
る（周波数f1−Δfとなる）。この周波数f1−Δfの
クロツクパルスφ1がＮ個発生すると、アキユム
レータ２４の出力データｑ△Ｄが「２」となるた
め、可変分周回路２１に与えられる分周データ
VDが「NVD＋２」となり、この結果可変分周
回路２１から出力されるクロツクパルスφ1の周
波数が更に低くなる。以下同様にして、可変分周
回路２１に値が順次大きくなる分周データVDが
与えられるので、可変分周回路２１から出力され
るクロツクパルスφ1の周波数は第４図ａのよう
に順次低くなる。

したがつて、第４図ａのように周波数が変化す
るクロツクパルスφ1をアドレスカウンタ１２に
供給することにより、波形メモリ１から部分Ｂの
楽音波形データMDを繰返し読み出すときの読出
し速度が、クロツクパルスφ1の周波数が徐々に
低くなるのに伴つて徐々に遅くなり、発音される
楽音のピツチが途中から徐々に下がることにな
る。これにより、トム・トムのような打楽器音の
ように、ピツチが途中から徐々に下がる楽音を得
ることができる。

なお、楽音の基準ピツチ（ピツチの初期値）は
基準分周データNVDの値によつて決まるため、
該データNVDの値を適宜変更することにより、
楽音の基準ピツチを変えることができる。このた
め、基準分周データ発生回路２２（第３図）を、
種々の値のデータNVDを選択的に発生できるよ
うに、例えば複数のデータを記憶したROMやボ
リユームとこのボリユームの出力電圧をデイジタ
ルデータに変換するＡ／Ｄ変換器との組合せ等に
より構成することが望ましい。また、変更分周デ
ータΔDの値を変更することにより、楽音のピツ
チの下がり具合を変えることができるので、変更
分周データ発生回路２５も回路２２と同様に種々
の値の変更分周データΔDを発生できるように構
成するとよい。この場合、変更分周データΔDを
変えることにより、クロツクパルスφ1の周波数
が例えば第４図に点線、一点鎖線、二点鎖線で示
すように変化することになる。

なお、上述の実施例においては、楽音のピツチ
を途中から徐々に下げる場合につき説明したが、
これとは逆に楽音のピツチを途中から徐々に上げ
るようにしてもよい。そのためには、クロツクパ
ルス発生回路１４から出力されるクロツクパルス
φ1の周波数を途中から徐々に高くなるようにす
ればよいものであり、例えば第３図の加算回路２
３を減算回路に変更するか、あるいは変更分周デ
ータΔDを負の値に設定すればよい。この場合、
楽音のピツチを途中から徐々に上げ（下げ）、そ
の後徐々に下げる（上げる）ように制御してもよ
い。

また、上述の実施例においては、楽音のピツチ
を変化させる（下げる）タイミングを波形メモリ
１から全ての楽音波形データMDを一通り読み出
した時点（初めてエンドパルスEPが発生した時
点）に対応させたが、楽音のピツチを変化させる
タイミングは任意に設定できるものである。その
ためには、例えばアドレスカウンタ１２とは別
に、スタートパルスSPによつてクリアされその
後クロツクパルスφ1をカウントするカウンタ
（カウンタ１２よりもモジユロは大きい）を設け、
このカウンタのカウント値が任意の所定値になつ
たことを検出して第３図のフリツプフロツプ２６
をリセツトするようにすればよい。

また、上述の実施例では、１種類の楽音しか発
生できないが、複数の楽音を発生させたい場合
は、楽音の種類に等しい数だけ第１図に示す回路
（ただし、Ｄ／Ａ変換器５、サウンドシステム６
を除く）を設け、各乗算回路３の出力を加算して
共通のＤ／Ａ変換器５に供給するようにすればよ
いし、あるいはまた波形メモリ１に発生させたい
楽音の種類に対応して複数種類の楽音波形を記憶
しておき、読出し制御回路２やエンベロープジエ
ネレータ４を時分割動作させて各楽音に対するア
ドレスデータADDおよびエンベロープデータED
を時分割で発生し、乗算回路３から各楽音に関す
るエンベロープの付与された楽音波形を時分割で
出力するようにすればよい。ただし、この場合に
は乗算回路３から出力される時分割データを累積
した後Ｄ／Ａ変換器５に供給するようにする。

さらに、上述した実施例の楽音発生装置は、特
に、打楽器音に対応した楽音を発生するのに好適
であるので、例えば自動リズム演奏装置における
リズム音の発生に用いることができる。この場合
には、楽音をリズムパターンに従つて自動的に発
生させるために、第１図のワンシヨツト回路８か
ら出力させるスタートパルスSPの代わりにリズ
ムパターン発生回路から出力されるリズムパター
ンパルスを用いるようにすればよい。

当然のことながら、この発明による楽音発生装
置は、打楽器音以外の楽音を発生する場合にも用
いることができる。例えばピアノ音の楽音を発生
する場合は、予め波形メモリ１にピアノ音の楽音
波形を記憶させておき、この記憶させた楽音波形
を鍵盤の鍵の操作に応じて読み出すようにすれば
よい。この場合、鍵盤の各鍵に対応して第１図に
示す回路を設け、各波形メモリ１内にそれぞれ各
鍵の音高に対応する楽音波形を記憶させておいて
もよいし、あるいは、第１図に示す回路を各鍵共
通として用い、アドレスカウンタ１２に入力する
クロツクパルスφ1の周波数を押圧鍵の音高に対
応して変えるようにしてもよい。そのためには、
例えば第３図において基準分周データNVDとし
て押圧鍵の音高に対応した周波数情報数値（Ｆナ
ンバ）を用いるようにし、また変更分周データ
ΔDの値も押圧鍵の音高に応じて適宜変更するよ
うにする。また、第１図のワンシヨツト回路８に
発音指令スイツチ７の出力信号に代えて鍵盤回路
から出力されるキーオン信号（鍵が押圧されてい
るとき“１”となる信号）を入力するようにす
る。

（発明の効果）以上説明したように、この発明によれば、楽音
の立上り部については全ての楽音波形を波形メモ
リに記憶し、立上り部以降については一部の楽音
波形だけを波形メモリに記憶しておき、そして、
立上り部の楽音波形を一通り読み出した後は上記
一部の楽音波形を繰返し読み出して楽音を発生す
るようにしたので、波形メモリの容量を小さくし
ながらも自然楽器の音に非常に近い楽音を得るこ
とができる。しかも、この発明においては、上記
一部の楽音波形を繰返し読み出す際の読出し速度
を途中で変化させるようにしているので、発生さ
れる楽音のピツチが途中から変化し、これにより
音のピツチが途中から変化する自然楽器音、特に
トム・トムやボンゴなどの打楽器音の特徴を効果
的に表現することが可能となる。

【図面の簡単な説明】

第１図はこの発明に係る楽音発生装置の一実施
例の構成を示すブロツク図、第２図は同実施例に
おいて波形メモリに記憶される楽音波形の一例を
示す波形図、第３図は同実施例におけるクロツク
パルス発生回路の具体的構成の一例を示すブロツ
ク図、第４図は第３図に示した回路の動作を説明
するための波形図である。１……波形メモリ、２……読出し制御回路、３
……乗算回路、４……エンベロープジエネレー
タ、６……サウンドシステム、７……発音指令ス
イツチ、１１……リピートアドレスデータ発生回
路、１２……アドレスカウンタ、１３……比較回
路、１４……クロツクパルス発生回路、１５……
エンドアドレス検出回路、２１……可変分周回
路、２２……基準分周データ発生回路、２３……
加算回路、２４……アキユムレータ、２５……変
更分周データ発生回路、２６……フリツプフロツ
プ。

Claims

【特許請求の範囲】１楽音の立上り部の全楽音波形および該立上り
部以降の一部の楽音波形を記憶した波形メモリ
と、楽音発生指令に対応して上記波形メモリから上
記立上り部の全楽音波形を読み出すとともに、該
立上り部の全楽音波形の読出し終了に伴い上記一
部の楽音波形を繰返し読み出すメモリ読出し制御
手段と、上記メモリ読出し制御手段による上記一部の楽
音波形を繰返し読み出すときの読出し速度を変更
制御する読出し速度制御手段とを具え、上記波形メモリから読み出された楽音波形に基
づき楽音を発生するようにしたことを特徴とする
楽音発生装置。２前記読出し速度制御手段は、前記一部の楽音
波形を繰返し読み出すときの読出し速度が時間経
過とともに徐々に遅く（または早く）なるように
制御するものである特許請求の範囲第１項記載の
楽音波形発生装置。