JPS6350113A - 周波数シンセサイザ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 不発明は２位相ロックループ方式周波数シンセサイザよ
りも高速に周波数を切す俟えることができるディジタル
直接合成方式の周波数シンセサイザに関する。

（従来の技術及びその問題点） 従来のこの褌の装置は第８図に示す第１の実施例の如く
構成されていた。第８図において。

１は周波数設定回路、２はフェーズアキュムレータ、３
はサイン波形ＲＯＭ、４はＤ／Ａ変換器、５はローパス
フィルタ、６は基準発振器である。ここで、フェーズア
キュムレータ２は。

第１０図に示す如く全加算器２１，２２．２３とＤタイ
プフリップフロップ２４，２５．２６で構成され。

周波数設定回路１により与えられた周波数設定値Ｆｉ　
を基準発振器６の発振周期１／ｆｒ毎に累加算するディ
ジタル積分器の機能を有する。第９図ωはフェーズアキ
ュムレータ２の動作を図形化して表現したものであり、
横軸は時間、縦軸はフェーズアキームレータ２の累加算
値を示す。時間の経過と共に累加算値が増加しているこ
とを第９図ｏ′）は表わしている。

そして、フェーズアキームレータ、２１の出カバ。

サイン波形ＲＯＭ３のアドレス入力に接続され。

入力データの三角波状の変化が正弦波状の変化に変換さ
れて出力される。この様子は第９図（イ）の如く表わさ
れる。次に、サイン波形ＲＯＭ３より出力されるディジ
タル値をＤ／Ａ変換器４でアナログ埴に変えることによ
り第９図（支）の波形が得られる。そこで、Ｄ／Ａｆ洪
器４の出力をローパスフィルタ５に加えると、高調波成
分が減衰した第９図（７）に示した波形の如く正弦波の
出力信号を得ることができる。そして、フェーズアキュ
ムレータ２の累加算値が総容量値に達するとオーバフロ
ー信号を発生し、再び累加算動作を操り返すので、連続
した正弦波出力をローパスフィルタ５から得ることがで
きる。

周波数シンセサイザの出力として必ずしも正弦波を必要
としない用途においては、第１１図（ツに示した第２の
従来の実施例の如く２周波数設定回路１，７エーズアキ
ユムレータ２および基準発振器６で構成し、フェーズア
キュムレータ２のオーバフロー信号をパルス波形のまま
使用することも可能である。

この場合も前記の第１の従来の実施例と同様に。

周波数設定回路１よシ設定される周波数設定値（ディジ
タル情報）に比例した周波数を発生することかできる。

いま、第１１図（ヴにおいて。

周波数設定回路１の周波数設定値をＦｉ、７エーズアキ
ームレータ２の総容量値をＮｔ、基準発振器６の基準周
波数をｆｒ　とすると、出力周波数ｆＯは、　ｆＯ＝ｆ
ｒＸＦｉ／Ｎｔ　　となる。

例えばｆ　ｒ＝ＩＭＨｚ　、　Ｆ　ｉ＝１　、　Ｎ　ｔ
＝１０とすると、出力周波数ｆｏはｆ　ｏ＝１００ｋＨ
ｚ　となり、この場合の動作はディケードカウンタを用
い、基準周波数ｆｒを１／１０で分周した結果と同０等
になる。

さて、前述の如く設定値Ｆｉを変化させることにより、
Ｆｉ　に比例した出力周波数ｆＯを発生することができ
る訳であるが、出力周波数ｆ。

に対する基準周波数ｆｒの比ｆｒ／ｆｏ、言い換えれば
総容量値Ｎｔ　と周波数設定値Ｆｉ　　との比Ｎｔ／Ｆ
　ｉが整数の場合は、出力信号に位相ジッタは原理的に
含まれない。

第１１図■は、　Ｎｔ／Ｆｉ＝５　とした場合の動作例
でろシ、横軸は時間、縦軸はフェーズアキュムレータ２
の累加算値を示す。同図は、基準同期１　／　ｆ　ｒ毎
に累加算値が増加し、５／　ｆ　ｒ　（＝ｔ。）周期毎
に規則的にオーバフロー信号（同図中Δ印で示す）が発
生している状態を示したものである。

ところが、Ｆｉに対するＮｔの比が整数でない場合は、
出力信号に位相ジッタが含まれてしまうことになる。

第１１図（（イ）はＮｔ／Ｆ　ｉ＝１０／３　とした場
合の動作例であるが、オーバフロー信号を発生する周期
が４／ｆｒの場合と３／ｌ　ｒの場合がちシ等間隔では
なくなる。同図は４／ｆｒｆ）’＊回、３／ｆｒが２回
の割合で逐次表われることを示している。このため、出
力信号の周波数スペクトルは線スペクトルではなくなり
、不要側帯波雑音を含んだられていた。

（ａ）　　第８図において、ローパスフィルタ５のしゃ
新局波数を出力周波数に応じて切換え１位相ジッタを平
均化する方法、（ｂ）　　基準周波数ｆｒに比べ出力周
波数ｆＯが十分率さい領域。

言い侠えればＮｔ／Ｆｉ　　なる比が十分大きい領域。

つま９位相ジッタが比較的少ない頻度でしか現われない
領域でのみ使用する方法、（Ｃ）　　出力信号を分周し
て位相ジッタを低減させてから使用する方法、（ｄ）出
力信号を位相同期発振器へ加え２位相ロックループ内の
ローパスフィルタで位相ジッタを平均化する方法等が試
みられていた。

しかしながら１以上述べてきた従来の方法では。

位相ジッタの低減効果が十分でなく、また本来直接合成
方式周波数シンセサイザの特徴である高速応答特性が失
なわれてしまう等の欠点があった。

（問題点を解決するための手段） 不発明は、これらの欠点を解決するため、フェーズアキ
ュムレータ２からオーバフロー信号が発生した時のフェ
ーズアキュムレータ２の残余データ、およびフェーズア
キュムレータ２に与える周波数設定値に応じて該オーバ
７０−信号に与える遅延量を変化させることにより２位
相ジッタを打ち消すようにしたもので、以下図面により
詳細に説明する。

（実施例） 第１図は本発明の第一の実施例で、第８図と同一部分は
同−査号を用いる。同図において。

４Ａは第一のＤ　／　Ａ変換器、４Ｂは第２のＤ／Ａ変
換器、７はパルスシンクロナイザ、８は残余データメモ
リ、９は電圧制御位相シフタ、１０は分周器である。こ
こで、基準発振器６の出力周波数ｆｒを例えば２０ＭＨ
ｚ、　フェーズアキュムＬ／−タ２ノ総容量値Ｎｔ　を
１，０００，０００．分周器１゜の分周数Ｎｄを２１周
周波数設定値Ｆｉを２０，００１として出力周波数ｆ　
ｄ”ｆ　ｒ　−Ｆｉ／Ｎｔ−Ｎｄすなわちｆｄ＝１０Ｆ
ｉから出力周波Ｅｌ　ｆ　ｄ＝２００．０１　ｋＨｚを
得る具体例につき説明を進める。フェーズアキュムレー
タ２が初期状態ゼロから基準周期１７’ｆ　ｒ毎に累加
算を操９返し、オーバフロー信号が生じた時、フェーズ
アキュムレータ２の残余テークを抽出して残余データメ
モリ８に貯えると。

当該データは、第３図（プのように時間の経過と共に変
化する。その過程は２次に述べる通りでるる。この例で
はＮｔ　とＦｉ　　との比Ｎｔ／Ｆｉ　　カ整数ではな
（４９，９９７５でろシ、基準周期１／ｆｒの４９．９
９７５倍毎にオーバフロー信号が第２図■の如く等間隔
に発生されれば良いが、実際にはフェーズアキュムレー
タ２がディジタル演算を行なうためオーバフロー信号は
基準周期の５０倍毎に発生するので、第２図（イ）に示
す如くオーバフロー信号の位相が遅れてしまう。ちなみ
にこの時の位相遅れ△ｔは１／ｆｒＸ５０１／ｆｒＸＮ
ｔ／Ｆｉ＝０．１２５Ｘ１０−９（秒）である。そして
２次にオーバフロー信号が発生した時の位相は、更に遅
れ、第２図（イ）に示す如く位相遅れは２△ｔとなる。

同様に次の位相遅れは３△ｔとなる。このようにして位
相遅れが累積され、基準周期１／ｆｒ＝５０Ｘ１０−９
　（秒）を超えようとする時、今まで基準周期の５０倍
毎に発生していたオーバ７０−の周期が基準周期の４９
倍となる。そして。

再び５０周期毎にオーバフロー信号が発生して以上の動
作を繰り返す。

結局、基準周期１／ｆｒの５０倍毎に３９９回オーバフ
ロー信号が発生し、基準周期１／ｆｒの４９倍の周期で
１回オーバ７０−信号が発生するため、見掛上平均的に
は基準周期の４９．９９７５倍が発生していることにな
る。（この時の平均周波数は４００．０２ｋＨｚ）。

さて、フェーズアキュムレータ２がオーバフロー信号を
発生した時の残余デーダの大小は、前に示す如く、残余
データが大きい時は、Ｄ／Ａ変換器４Ａの出力電圧を小
さく、残余データが小嘔い時は該出力電圧が大きくなる
ように残余データに逆比例した電圧を出力するように回
路を構成する。

一方、オーバフロー信号にはフェーズアキュムレータ２
が累加算を行う過程で、第１０図に示した如く全加算器
２１，２２．２３が縦続すると、この動作時間の変動等
によりゆらぎを含むので。

パルスシンクロナイザ７は基準信号で同期をとることに
よりオーバフロー信号のゆらぎを吸収する。それと共に
当該出力信号の波形を次段の電圧制御位相シフタ９の入
力として都合の良い波形に変換する機能をもって動作す
る。

次の電圧制御位相シフタ９は、第４図に示す如で構成さ
れる。いま、パルスシンクロナイザ７の出力信号を第５
図のいて示した信号とすると。

当該信号の高いレベルのパルスで電子スイッチ９１をオ
ンにし積分コンデンサ９３を放電し。

パルスシンクロナイザ７の出力信号が低レベルになると
、電子スイッチ９１をオフとし定電流源９２からの電流
ｉで積分コンデンサ９３を充電する。

従って、積分コンデンサ９３の容量をＣ２経過時間なｔ
とすると２周知の如＜　（ｉ／ｃ）　ｔなる関数で積分
コンデンサ９３の電位は直線的に上昇する。そして当該
電位が第１のＤ　／　Ａ変換器４Ａの出力電圧（第５図
（−０の破線で示す）を越えると、超高速精密コンパレ
ータ９４の出力は第９図（つに示す如く、今までの出力
電位が低レベルでめったものとすれば高レベルに切や換
わる。

次のサイクルで第５図Ｇ）の破線で示した如く第１のＤ
／Ａ変換器４Ａの出力電圧が下がると。

パルスシンクロナイザ７から高レベルのパルスが与えら
れてから、超高速精密コンパレータ９４の出力電位が切
ｊ）換わる迄の遅延時間ｔｄ２は。

前回の遅延時間ｔｄｌに比べて小さくなる。つまシ、制
御入力としての第１のＤ　／　Ａ変換器４Ａの出力電圧
が低い時は電圧制御位相シフタ９の遅延量は少く、出力
電圧が高い時は遅延量が多くなり、第３図の（イ）と（
つのような相対関係になる。Ｐ＋び第２図に戻って（／
ｒ）で示したフェーズアキュムレータ２のオーバフロー
Ｍ　号ｔｒｉ　、オーバフロー信号が生じた時の残余デ
ータが小さい時は遅延量が多く、残余データが太さい時
は遅延量が少いため第２図（りのようになる。ここで。

残余データがゼロの時の遅延量をｔｄＯとすると。

ｔｄｉ＝ｔｄＯ−Δｔ、ｔｄ２＝ｔｄｏ−２Δｔ、ｔｄ
３＝ｔｄｏ−３Δｔとなるように電圧制御位相シフタ９
に与える制御電圧と遅延量との関係、すなわち電圧制御
位相シフタ９の制御感度を設定することによシフニーズ
アキュムレータ２のオーバフロー信号に含まれている位
相ジッタは打ち消される。なお。

今までの詳細説明の中では周波数設定値Ｆｉ　を一定と
してきたが、Ｆｉを変えた場合、Ｆｉが大きい時は電圧
制御位相シフタ９の制御感度を低（、Ｆｉが小さい時は
制御感度を高くするよう第１図に示す如く周波数設定値
Ｆｉを第２のＤ／Ａ変換器４ＢでＤ　／　Ａ変換した結
果を電圧制御位相シフタ９の他方の制御入力に加える。

第２のＤ　／　Ａ変換器４Ｂの出力電圧は、第４図に示
す如く定電流源９２を制御し１周波数設定値Ｆｉ　に比
例して電流ｉを変化させる。従って。

第５図（へ）に示した充電時の勾配がＦｉが大きい時は
急になって制御感度が低くな、９．（ｔｄが小）逆に、
Ｆｉが小さい時は充電時の勾配が緩やかになって制御感
度が高（（ｔｄが大）なるように回路は動作する。

次に、第１図に示した如く、電圧ＩＩＩ御位相ンフタ９
の出力は分周器１０に接続される。電圧制御位相シフタ
９の出力波形は第５図（支）であシ。

本例においては立ち上がシのエツジで分周器１０は動作
し、該分周比Ｎｄを２とすると、第５図に）の如くデユ
ーティサイクルが５０チの波形が得られる。この段階で
最終出力周波数ｆｄは前述の如＜　ｆｄ＝ｆｒ−ｆｉ／
Ｎｔ−Ｎｄで表わされる。最後にローパスフィルタ５で
高調波成分を取り除き２本周波数シンセサイザの出力信
号を得る。

は同一符号が用いられている。

フェーズアキュムレータ２のオーバフロー信号に含まれ
る位相ジッタを取り除くために該信号に与える遅延量の
変化幅は、オーバフロー信号が生じた時の７エーズアキ
ユ°ムレータ２の残余データと２周波数設定値との２つ
の条件で定ま六の一７′＆　　営座鮨１碓位相シフタｑ
の告１１姻双聞、１−ｒ）／Ａ変換器４の変換利得に見
合わせて、あらかじめ必要なデータを位相補正データＲ
ＯＭＩ　１　　に書き込んでおくことによυ、第１図に
示した回路の機能と同等な機能を果すことができる。従
って、第二の実施例ではＤ　／　Ａ変換器を１つにする
ことが可能である。

（発明の効果） 以上説明したように本発明によれば、フェーズアキュム
レータのオーバフロー信号に含まれる位相ジッタな打ち
消すようにオーバフロー信号が生じた時のフェーズアキ
ュムレータの残余データと９周波数設定値に応じてオー
バフロー信号に与える遅延量を変化させるように回路が
動作するので、直接合成方式周波数シンセサイザの不来
の特徴である高速応答特性を失なうことなく、かつ低雑
音の周波数シンセサイザを実現化することができる。す
なわち、第８図に示したローパスフィルタは基準周波数
成分を取り除くと共に位相ジッタを低減させるために必
要不可決な構成要素でろり２周阪数を切シ換えた時の応
答速度は主として該ローパスフィルタの特注によって決
定されてしまうが９本発明においては分周器の出力には
原理的に基準周波数成分が含まれないことと１位相ジッ
タは既に打ち消されているので、ローパスフィルタは必
ずしも必要としない。なお２位相ジッタの打ち消しを行
った場合と打ち消しを行なわない場合とを比較した結果
の一例を第７図に示す。

【図面の簡単な説明】

第１図は本発明による第一の実施例、第２図〜第５図は
第１図の動作説明図、第６図は本発明による第二の実施
例、第７図は本発明による効果を示すデータの一例、第
８図は従来の直接合成方式周波数シンセサイザ、第９図
は第８図の動作波形、第１０図はフェーズアキュムレー
タの具体例、第１１図は従来の直接合成方式周波数シン
セサイザの第二の例を示す。 １・・・周波数設定回路、２・・・フェーズアキュムレ
ータ、４・・・Ｄ／Ａ変換器、　４Ａ、４Ｂ・・・第１
．第２（７）　Ｄ／ｈＫ換器、５・・・ローパスフィル
タ、６・・・基準発振器、７・・・パルスシンクロナイ
ザ、８・・・残余データメモリ、９・・・電圧制御位相
シフタ。

Claims (2)

【特許請求の範囲】
1. （１）基準発振器と、該発振出力の１周期毎に位相情報
   を累加算するフェーズアキュムレータと、該フェーズア
   キュムレータがオーバフローした時の残余データを抽出
   格納する残余データメモリと、該残余データを電圧に変
   換する第１のＤ／Ａ変換器と、出力周波数を希望値に設
   定する周波数設定回路と、該設定値を電圧に変換する第
   ２のＤ／Ａ変換器と、前記オーバフロー信号を前記基準
   発振器の出力に同期させて一定のパルス幅の信号を出力
   するパルスシンクロナイザと、前記第１、第２のＤ／Ａ
   変換器の出力電圧を制御電圧として前記パルスシンクロ
   ナイザの出力信号に遅延を与える電圧制御位相シフタと
   、該出力信号を入力する分周器とにより構成され、前記
   残余データと周波数設定値に応じて前記アキュムレータ
   のオーバフロー信号に与える遅延量を変化させることを
   特徴とする周波数シンセサイザ。
2. （２）前記電圧制御位相シフタにおいて、周波数設定回
   路の設定値と残余データメモリの出力を入力とする位相
   補正データＲＯＭの読出出力をＤ／Ａ変換器に与え、該
   出力電圧を制御電圧として前記電圧制御位相シフタの一
   端に加え他端にパルスシンクロナイザの出力信号を加え
   ることを特徴とする特許請求の範囲第１項記載の周波数
   シンセサイザ。