JPS6350113A - 周波数シンセサイザ - Google Patents
周波数シンセサイザInfo
- Publication number
- JPS6350113A JPS6350113A JP61193573A JP19357386A JPS6350113A JP S6350113 A JPS6350113 A JP S6350113A JP 61193573 A JP61193573 A JP 61193573A JP 19357386 A JP19357386 A JP 19357386A JP S6350113 A JPS6350113 A JP S6350113A
- Authority
- JP
- Japan
- Prior art keywords
- output
- phase
- voltage
- frequency
- overflow signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000010355 oscillation Effects 0.000 claims description 2
- 239000000284 extract Substances 0.000 claims 1
- 230000035945 sensitivity Effects 0.000 abstract description 6
- 238000000034 method Methods 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 230000001186 cumulative effect Effects 0.000 description 5
- 238000003786 synthesis reaction Methods 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 238000001228 spectrum Methods 0.000 description 2
- 238000012935 Averaging Methods 0.000 description 1
- 101100524639 Toxoplasma gondii ROM3 gene Proteins 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
不発明は2位相ロックループ方式周波数シンセサイザよ
りも高速に周波数を切す俟えることができるディジタル
直接合成方式の周波数シンセサイザに関する。
りも高速に周波数を切す俟えることができるディジタル
直接合成方式の周波数シンセサイザに関する。
(従来の技術及びその問題点)
従来のこの褌の装置は第8図に示す第1の実施例の如く
構成されていた。第8図において。
構成されていた。第8図において。
1は周波数設定回路、2はフェーズアキュムレータ、3
はサイン波形ROM、4はD/A変換器、5はローパス
フィルタ、6は基準発振器である。ここで、フェーズア
キュムレータ2は。
はサイン波形ROM、4はD/A変換器、5はローパス
フィルタ、6は基準発振器である。ここで、フェーズア
キュムレータ2は。
第10図に示す如く全加算器21,22.23とDタイ
プフリップフロップ24,25.26で構成され。
プフリップフロップ24,25.26で構成され。
周波数設定回路1により与えられた周波数設定値Fi
を基準発振器6の発振周期1/fr毎に累加算するディ
ジタル積分器の機能を有する。第9図ωはフェーズアキ
ュムレータ2の動作を図形化して表現したものであり、
横軸は時間、縦軸はフェーズアキームレータ2の累加算
値を示す。時間の経過と共に累加算値が増加しているこ
とを第9図o′)は表わしている。
を基準発振器6の発振周期1/fr毎に累加算するディ
ジタル積分器の機能を有する。第9図ωはフェーズアキ
ュムレータ2の動作を図形化して表現したものであり、
横軸は時間、縦軸はフェーズアキームレータ2の累加算
値を示す。時間の経過と共に累加算値が増加しているこ
とを第9図o′)は表わしている。
そして、フェーズアキームレータ、21の出カバ。
サイン波形ROM3のアドレス入力に接続され。
入力データの三角波状の変化が正弦波状の変化に変換さ
れて出力される。この様子は第9図(イ)の如く表わさ
れる。次に、サイン波形ROM3より出力されるディジ
タル値をD/A変換器4でアナログ埴に変えることによ
り第9図(支)の波形が得られる。そこで、D/Af洪
器4の出力をローパスフィルタ5に加えると、高調波成
分が減衰した第9図(7)に示した波形の如く正弦波の
出力信号を得ることができる。そして、フェーズアキュ
ムレータ2の累加算値が総容量値に達するとオーバフロ
ー信号を発生し、再び累加算動作を操り返すので、連続
した正弦波出力をローパスフィルタ5から得ることがで
きる。
れて出力される。この様子は第9図(イ)の如く表わさ
れる。次に、サイン波形ROM3より出力されるディジ
タル値をD/A変換器4でアナログ埴に変えることによ
り第9図(支)の波形が得られる。そこで、D/Af洪
器4の出力をローパスフィルタ5に加えると、高調波成
分が減衰した第9図(7)に示した波形の如く正弦波の
出力信号を得ることができる。そして、フェーズアキュ
ムレータ2の累加算値が総容量値に達するとオーバフロ
ー信号を発生し、再び累加算動作を操り返すので、連続
した正弦波出力をローパスフィルタ5から得ることがで
きる。
周波数シンセサイザの出力として必ずしも正弦波を必要
としない用途においては、第11図(ツに示した第2の
従来の実施例の如く2周波数設定回路1,7エーズアキ
ユムレータ2および基準発振器6で構成し、フェーズア
キュムレータ2のオーバフロー信号をパルス波形のまま
使用することも可能である。
としない用途においては、第11図(ツに示した第2の
従来の実施例の如く2周波数設定回路1,7エーズアキ
ユムレータ2および基準発振器6で構成し、フェーズア
キュムレータ2のオーバフロー信号をパルス波形のまま
使用することも可能である。
この場合も前記の第1の従来の実施例と同様に。
周波数設定回路1よシ設定される周波数設定値(ディジ
タル情報)に比例した周波数を発生することかできる。
タル情報)に比例した周波数を発生することかできる。
いま、第11図(ヴにおいて。
周波数設定回路1の周波数設定値をFi、7エーズアキ
ームレータ2の総容量値をNt、基準発振器6の基準周
波数をfr とすると、出力周波数fOは、 fO=f
rXFi/Nt となる。
ームレータ2の総容量値をNt、基準発振器6の基準周
波数をfr とすると、出力周波数fOは、 fO=f
rXFi/Nt となる。
例えばf r=IMHz 、 F i=1 、 N t
=10とすると、出力周波数foはf o=100kH
z となり、この場合の動作はディケードカウンタを用
い、基準周波数frを1/10で分周した結果と同0等
になる。
=10とすると、出力周波数foはf o=100kH
z となり、この場合の動作はディケードカウンタを用
い、基準周波数frを1/10で分周した結果と同0等
になる。
さて、前述の如く設定値Fiを変化させることにより、
Fi に比例した出力周波数fOを発生することができ
る訳であるが、出力周波数f。
Fi に比例した出力周波数fOを発生することができ
る訳であるが、出力周波数f。
に対する基準周波数frの比fr/fo、言い換えれば
総容量値Nt と周波数設定値Fi との比Nt/F
iが整数の場合は、出力信号に位相ジッタは原理的に
含まれない。
総容量値Nt と周波数設定値Fi との比Nt/F
iが整数の場合は、出力信号に位相ジッタは原理的に
含まれない。
第11図■は、 Nt/Fi=5 とした場合の動作例
でろシ、横軸は時間、縦軸はフェーズアキュムレータ2
の累加算値を示す。同図は、基準同期1 / f r毎
に累加算値が増加し、5/ f r (=t。)周期毎
に規則的にオーバフロー信号(同図中Δ印で示す)が発
生している状態を示したものである。
でろシ、横軸は時間、縦軸はフェーズアキュムレータ2
の累加算値を示す。同図は、基準同期1 / f r毎
に累加算値が増加し、5/ f r (=t。)周期毎
に規則的にオーバフロー信号(同図中Δ印で示す)が発
生している状態を示したものである。
ところが、Fiに対するNtの比が整数でない場合は、
出力信号に位相ジッタが含まれてしまうことになる。
出力信号に位相ジッタが含まれてしまうことになる。
第11図((イ)はNt/F i=10/3 とした場
合の動作例であるが、オーバフロー信号を発生する周期
が4/frの場合と3/l rの場合がちシ等間隔では
なくなる。同図は4/frf)’*回、3/frが2回
の割合で逐次表われることを示している。このため、出
力信号の周波数スペクトルは線スペクトルではなくなり
、不要側帯波雑音を含んだられていた。
合の動作例であるが、オーバフロー信号を発生する周期
が4/frの場合と3/l rの場合がちシ等間隔では
なくなる。同図は4/frf)’*回、3/frが2回
の割合で逐次表われることを示している。このため、出
力信号の周波数スペクトルは線スペクトルではなくなり
、不要側帯波雑音を含んだられていた。
(a) 第8図において、ローパスフィルタ5のしゃ
新局波数を出力周波数に応じて切換え1位相ジッタを平
均化する方法、(b) 基準周波数frに比べ出力周
波数fOが十分率さい領域。
新局波数を出力周波数に応じて切換え1位相ジッタを平
均化する方法、(b) 基準周波数frに比べ出力周
波数fOが十分率さい領域。
言い侠えればNt/Fi なる比が十分大きい領域。
つま9位相ジッタが比較的少ない頻度でしか現われない
領域でのみ使用する方法、(C) 出力信号を分周し
て位相ジッタを低減させてから使用する方法、(d)出
力信号を位相同期発振器へ加え2位相ロックループ内の
ローパスフィルタで位相ジッタを平均化する方法等が試
みられていた。
領域でのみ使用する方法、(C) 出力信号を分周し
て位相ジッタを低減させてから使用する方法、(d)出
力信号を位相同期発振器へ加え2位相ロックループ内の
ローパスフィルタで位相ジッタを平均化する方法等が試
みられていた。
しかしながら1以上述べてきた従来の方法では。
位相ジッタの低減効果が十分でなく、また本来直接合成
方式周波数シンセサイザの特徴である高速応答特性が失
なわれてしまう等の欠点があった。
方式周波数シンセサイザの特徴である高速応答特性が失
なわれてしまう等の欠点があった。
(問題点を解決するための手段)
不発明は、これらの欠点を解決するため、フェーズアキ
ュムレータ2からオーバフロー信号が発生した時のフェ
ーズアキュムレータ2の残余データ、およびフェーズア
キュムレータ2に与える周波数設定値に応じて該オーバ
70−信号に与える遅延量を変化させることにより2位
相ジッタを打ち消すようにしたもので、以下図面により
詳細に説明する。
ュムレータ2からオーバフロー信号が発生した時のフェ
ーズアキュムレータ2の残余データ、およびフェーズア
キュムレータ2に与える周波数設定値に応じて該オーバ
70−信号に与える遅延量を変化させることにより2位
相ジッタを打ち消すようにしたもので、以下図面により
詳細に説明する。
(実施例)
第1図は本発明の第一の実施例で、第8図と同一部分は
同−査号を用いる。同図において。
同−査号を用いる。同図において。
4Aは第一のD / A変換器、4Bは第2のD/A変
換器、7はパルスシンクロナイザ、8は残余データメモ
リ、9は電圧制御位相シフタ、10は分周器である。こ
こで、基準発振器6の出力周波数frを例えば20MH
z、 フェーズアキュムL/−タ2ノ総容量値Nt を
1,000,000.分周器1゜の分周数Ndを21周
周波数設定値Fiを20,001として出力周波数f
d”f r −Fi/Nt−Ndすなわちfd=10F
iから出力周波El f d=200.01 kHzを
得る具体例につき説明を進める。フェーズアキュムレー
タ2が初期状態ゼロから基準周期17’f r毎に累加
算を操9返し、オーバフロー信号が生じた時、フェーズ
アキュムレータ2の残余テークを抽出して残余データメ
モリ8に貯えると。
換器、7はパルスシンクロナイザ、8は残余データメモ
リ、9は電圧制御位相シフタ、10は分周器である。こ
こで、基準発振器6の出力周波数frを例えば20MH
z、 フェーズアキュムL/−タ2ノ総容量値Nt を
1,000,000.分周器1゜の分周数Ndを21周
周波数設定値Fiを20,001として出力周波数f
d”f r −Fi/Nt−Ndすなわちfd=10F
iから出力周波El f d=200.01 kHzを
得る具体例につき説明を進める。フェーズアキュムレー
タ2が初期状態ゼロから基準周期17’f r毎に累加
算を操9返し、オーバフロー信号が生じた時、フェーズ
アキュムレータ2の残余テークを抽出して残余データメ
モリ8に貯えると。
当該データは、第3図(プのように時間の経過と共に変
化する。その過程は2次に述べる通りでるる。この例で
はNt とFi との比Nt/Fi カ整数ではな
(49,9975でろシ、基準周期1/frの49.9
975倍毎にオーバフロー信号が第2図■の如く等間隔
に発生されれば良いが、実際にはフェーズアキュムレー
タ2がディジタル演算を行なうためオーバフロー信号は
基準周期の50倍毎に発生するので、第2図(イ)に示
す如くオーバフロー信号の位相が遅れてしまう。ちなみ
にこの時の位相遅れ△tは1/frX501/frXN
t/Fi=0.125X10−9(秒)である。そして
2次にオーバフロー信号が発生した時の位相は、更に遅
れ、第2図(イ)に示す如く位相遅れは2△tとなる。
化する。その過程は2次に述べる通りでるる。この例で
はNt とFi との比Nt/Fi カ整数ではな
(49,9975でろシ、基準周期1/frの49.9
975倍毎にオーバフロー信号が第2図■の如く等間隔
に発生されれば良いが、実際にはフェーズアキュムレー
タ2がディジタル演算を行なうためオーバフロー信号は
基準周期の50倍毎に発生するので、第2図(イ)に示
す如くオーバフロー信号の位相が遅れてしまう。ちなみ
にこの時の位相遅れ△tは1/frX501/frXN
t/Fi=0.125X10−9(秒)である。そして
2次にオーバフロー信号が発生した時の位相は、更に遅
れ、第2図(イ)に示す如く位相遅れは2△tとなる。
同様に次の位相遅れは3△tとなる。このようにして位
相遅れが累積され、基準周期1/fr=50X10−9
(秒)を超えようとする時、今まで基準周期の50倍
毎に発生していたオーバ70−の周期が基準周期の49
倍となる。そして。
相遅れが累積され、基準周期1/fr=50X10−9
(秒)を超えようとする時、今まで基準周期の50倍
毎に発生していたオーバ70−の周期が基準周期の49
倍となる。そして。
再び50周期毎にオーバフロー信号が発生して以上の動
作を繰り返す。
作を繰り返す。
結局、基準周期1/frの50倍毎に399回オーバフ
ロー信号が発生し、基準周期1/frの49倍の周期で
1回オーバ70−信号が発生するため、見掛上平均的に
は基準周期の49.9975倍が発生していることにな
る。(この時の平均周波数は400.02kHz)。
ロー信号が発生し、基準周期1/frの49倍の周期で
1回オーバ70−信号が発生するため、見掛上平均的に
は基準周期の49.9975倍が発生していることにな
る。(この時の平均周波数は400.02kHz)。
さて、フェーズアキュムレータ2がオーバフロー信号を
発生した時の残余デーダの大小は、前に示す如く、残余
データが大きい時は、D/A変換器4Aの出力電圧を小
さく、残余データが小嘔い時は該出力電圧が大きくなる
ように残余データに逆比例した電圧を出力するように回
路を構成する。
発生した時の残余デーダの大小は、前に示す如く、残余
データが大きい時は、D/A変換器4Aの出力電圧を小
さく、残余データが小嘔い時は該出力電圧が大きくなる
ように残余データに逆比例した電圧を出力するように回
路を構成する。
一方、オーバフロー信号にはフェーズアキュムレータ2
が累加算を行う過程で、第10図に示した如く全加算器
21,22.23が縦続すると、この動作時間の変動等
によりゆらぎを含むので。
が累加算を行う過程で、第10図に示した如く全加算器
21,22.23が縦続すると、この動作時間の変動等
によりゆらぎを含むので。
パルスシンクロナイザ7は基準信号で同期をとることに
よりオーバフロー信号のゆらぎを吸収する。それと共に
当該出力信号の波形を次段の電圧制御位相シフタ9の入
力として都合の良い波形に変換する機能をもって動作す
る。
よりオーバフロー信号のゆらぎを吸収する。それと共に
当該出力信号の波形を次段の電圧制御位相シフタ9の入
力として都合の良い波形に変換する機能をもって動作す
る。
次の電圧制御位相シフタ9は、第4図に示す如で構成さ
れる。いま、パルスシンクロナイザ7の出力信号を第5
図のいて示した信号とすると。
れる。いま、パルスシンクロナイザ7の出力信号を第5
図のいて示した信号とすると。
当該信号の高いレベルのパルスで電子スイッチ91をオ
ンにし積分コンデンサ93を放電し。
ンにし積分コンデンサ93を放電し。
パルスシンクロナイザ7の出力信号が低レベルになると
、電子スイッチ91をオフとし定電流源92からの電流
iで積分コンデンサ93を充電する。
、電子スイッチ91をオフとし定電流源92からの電流
iで積分コンデンサ93を充電する。
従って、積分コンデンサ93の容量をC2経過時間なt
とすると2周知の如< (i/c) tなる関数で積分
コンデンサ93の電位は直線的に上昇する。そして当該
電位が第1のD / A変換器4Aの出力電圧(第5図
(−0の破線で示す)を越えると、超高速精密コンパレ
ータ94の出力は第9図(つに示す如く、今までの出力
電位が低レベルでめったものとすれば高レベルに切や換
わる。
とすると2周知の如< (i/c) tなる関数で積分
コンデンサ93の電位は直線的に上昇する。そして当該
電位が第1のD / A変換器4Aの出力電圧(第5図
(−0の破線で示す)を越えると、超高速精密コンパレ
ータ94の出力は第9図(つに示す如く、今までの出力
電位が低レベルでめったものとすれば高レベルに切や換
わる。
次のサイクルで第5図G)の破線で示した如く第1のD
/A変換器4Aの出力電圧が下がると。
/A変換器4Aの出力電圧が下がると。
パルスシンクロナイザ7から高レベルのパルスが与えら
れてから、超高速精密コンパレータ94の出力電位が切
j)換わる迄の遅延時間td2は。
れてから、超高速精密コンパレータ94の出力電位が切
j)換わる迄の遅延時間td2は。
前回の遅延時間tdlに比べて小さくなる。つまシ、制
御入力としての第1のD / A変換器4Aの出力電圧
が低い時は電圧制御位相シフタ9の遅延量は少く、出力
電圧が高い時は遅延量が多くなり、第3図の(イ)と(
つのような相対関係になる。P+び第2図に戻って(/
r)で示したフェーズアキュムレータ2のオーバフロー
M 号tri 、オーバフロー信号が生じた時の残余デ
ータが小さい時は遅延量が多く、残余データが太さい時
は遅延量が少いため第2図(りのようになる。ここで。
御入力としての第1のD / A変換器4Aの出力電圧
が低い時は電圧制御位相シフタ9の遅延量は少く、出力
電圧が高い時は遅延量が多くなり、第3図の(イ)と(
つのような相対関係になる。P+び第2図に戻って(/
r)で示したフェーズアキュムレータ2のオーバフロー
M 号tri 、オーバフロー信号が生じた時の残余デ
ータが小さい時は遅延量が多く、残余データが太さい時
は遅延量が少いため第2図(りのようになる。ここで。
残余データがゼロの時の遅延量をtdOとすると。
tdi=tdO−Δt、td2=tdo−2Δt、td
3=tdo−3Δtとなるように電圧制御位相シフタ9
に与える制御電圧と遅延量との関係、すなわち電圧制御
位相シフタ9の制御感度を設定することによシフニーズ
アキュムレータ2のオーバフロー信号に含まれている位
相ジッタは打ち消される。なお。
3=tdo−3Δtとなるように電圧制御位相シフタ9
に与える制御電圧と遅延量との関係、すなわち電圧制御
位相シフタ9の制御感度を設定することによシフニーズ
アキュムレータ2のオーバフロー信号に含まれている位
相ジッタは打ち消される。なお。
今までの詳細説明の中では周波数設定値Fi を一定と
してきたが、Fiを変えた場合、Fiが大きい時は電圧
制御位相シフタ9の制御感度を低(、Fiが小さい時は
制御感度を高くするよう第1図に示す如く周波数設定値
Fiを第2のD/A変換器4BでD / A変換した結
果を電圧制御位相シフタ9の他方の制御入力に加える。
してきたが、Fiを変えた場合、Fiが大きい時は電圧
制御位相シフタ9の制御感度を低(、Fiが小さい時は
制御感度を高くするよう第1図に示す如く周波数設定値
Fiを第2のD/A変換器4BでD / A変換した結
果を電圧制御位相シフタ9の他方の制御入力に加える。
第2のD / A変換器4Bの出力電圧は、第4図に示
す如く定電流源92を制御し1周波数設定値Fi に比
例して電流iを変化させる。従って。
す如く定電流源92を制御し1周波数設定値Fi に比
例して電流iを変化させる。従って。
第5図(へ)に示した充電時の勾配がFiが大きい時は
急になって制御感度が低くな、9.(tdが小)逆に、
Fiが小さい時は充電時の勾配が緩やかになって制御感
度が高((tdが大)なるように回路は動作する。
急になって制御感度が低くな、9.(tdが小)逆に、
Fiが小さい時は充電時の勾配が緩やかになって制御感
度が高((tdが大)なるように回路は動作する。
次に、第1図に示した如く、電圧III御位相ンフタ9
の出力は分周器10に接続される。電圧制御位相シフタ
9の出力波形は第5図(支)であシ。
の出力は分周器10に接続される。電圧制御位相シフタ
9の出力波形は第5図(支)であシ。
本例においては立ち上がシのエツジで分周器10は動作
し、該分周比Ndを2とすると、第5図に)の如くデユ
ーティサイクルが50チの波形が得られる。この段階で
最終出力周波数fdは前述の如< fd=fr−fi/
Nt−Ndで表わされる。最後にローパスフィルタ5で
高調波成分を取り除き2本周波数シンセサイザの出力信
号を得る。
し、該分周比Ndを2とすると、第5図に)の如くデユ
ーティサイクルが50チの波形が得られる。この段階で
最終出力周波数fdは前述の如< fd=fr−fi/
Nt−Ndで表わされる。最後にローパスフィルタ5で
高調波成分を取り除き2本周波数シンセサイザの出力信
号を得る。
は同一符号が用いられている。
フェーズアキュムレータ2のオーバフロー信号に含まれ
る位相ジッタを取り除くために該信号に与える遅延量の
変化幅は、オーバフロー信号が生じた時の7エーズアキ
ユ°ムレータ2の残余データと2周波数設定値との2つ
の条件で定ま六の一7′& 営座鮨1碓位相シフタq
の告11姻双聞、1−r)/A変換器4の変換利得に見
合わせて、あらかじめ必要なデータを位相補正データR
OMI 1 に書き込んでおくことによυ、第1図に
示した回路の機能と同等な機能を果すことができる。従
って、第二の実施例ではD / A変換器を1つにする
ことが可能である。
る位相ジッタを取り除くために該信号に与える遅延量の
変化幅は、オーバフロー信号が生じた時の7エーズアキ
ユ°ムレータ2の残余データと2周波数設定値との2つ
の条件で定ま六の一7′& 営座鮨1碓位相シフタq
の告11姻双聞、1−r)/A変換器4の変換利得に見
合わせて、あらかじめ必要なデータを位相補正データR
OMI 1 に書き込んでおくことによυ、第1図に
示した回路の機能と同等な機能を果すことができる。従
って、第二の実施例ではD / A変換器を1つにする
ことが可能である。
(発明の効果)
以上説明したように本発明によれば、フェーズアキュム
レータのオーバフロー信号に含まれる位相ジッタな打ち
消すようにオーバフロー信号が生じた時のフェーズアキ
ュムレータの残余データと9周波数設定値に応じてオー
バフロー信号に与える遅延量を変化させるように回路が
動作するので、直接合成方式周波数シンセサイザの不来
の特徴である高速応答特性を失なうことなく、かつ低雑
音の周波数シンセサイザを実現化することができる。す
なわち、第8図に示したローパスフィルタは基準周波数
成分を取り除くと共に位相ジッタを低減させるために必
要不可決な構成要素でろり2周阪数を切シ換えた時の応
答速度は主として該ローパスフィルタの特注によって決
定されてしまうが9本発明においては分周器の出力には
原理的に基準周波数成分が含まれないことと1位相ジッ
タは既に打ち消されているので、ローパスフィルタは必
ずしも必要としない。なお2位相ジッタの打ち消しを行
った場合と打ち消しを行なわない場合とを比較した結果
の一例を第7図に示す。
レータのオーバフロー信号に含まれる位相ジッタな打ち
消すようにオーバフロー信号が生じた時のフェーズアキ
ュムレータの残余データと9周波数設定値に応じてオー
バフロー信号に与える遅延量を変化させるように回路が
動作するので、直接合成方式周波数シンセサイザの不来
の特徴である高速応答特性を失なうことなく、かつ低雑
音の周波数シンセサイザを実現化することができる。す
なわち、第8図に示したローパスフィルタは基準周波数
成分を取り除くと共に位相ジッタを低減させるために必
要不可決な構成要素でろり2周阪数を切シ換えた時の応
答速度は主として該ローパスフィルタの特注によって決
定されてしまうが9本発明においては分周器の出力には
原理的に基準周波数成分が含まれないことと1位相ジッ
タは既に打ち消されているので、ローパスフィルタは必
ずしも必要としない。なお2位相ジッタの打ち消しを行
った場合と打ち消しを行なわない場合とを比較した結果
の一例を第7図に示す。
第1図は本発明による第一の実施例、第2図〜第5図は
第1図の動作説明図、第6図は本発明による第二の実施
例、第7図は本発明による効果を示すデータの一例、第
8図は従来の直接合成方式周波数シンセサイザ、第9図
は第8図の動作波形、第10図はフェーズアキュムレー
タの具体例、第11図は従来の直接合成方式周波数シン
セサイザの第二の例を示す。 1・・・周波数設定回路、2・・・フェーズアキュムレ
ータ、4・・・D/A変換器、 4A、4B・・・第1
.第2(7) D/hK換器、5・・・ローパスフィル
タ、6・・・基準発振器、7・・・パルスシンクロナイ
ザ、8・・・残余データメモリ、9・・・電圧制御位相
シフタ。
第1図の動作説明図、第6図は本発明による第二の実施
例、第7図は本発明による効果を示すデータの一例、第
8図は従来の直接合成方式周波数シンセサイザ、第9図
は第8図の動作波形、第10図はフェーズアキュムレー
タの具体例、第11図は従来の直接合成方式周波数シン
セサイザの第二の例を示す。 1・・・周波数設定回路、2・・・フェーズアキュムレ
ータ、4・・・D/A変換器、 4A、4B・・・第1
.第2(7) D/hK換器、5・・・ローパスフィル
タ、6・・・基準発振器、7・・・パルスシンクロナイ
ザ、8・・・残余データメモリ、9・・・電圧制御位相
シフタ。
Claims (2)
- (1)基準発振器と、該発振出力の1周期毎に位相情報
を累加算するフェーズアキュムレータと、該フェーズア
キュムレータがオーバフローした時の残余データを抽出
格納する残余データメモリと、該残余データを電圧に変
換する第1のD/A変換器と、出力周波数を希望値に設
定する周波数設定回路と、該設定値を電圧に変換する第
2のD/A変換器と、前記オーバフロー信号を前記基準
発振器の出力に同期させて一定のパルス幅の信号を出力
するパルスシンクロナイザと、前記第1、第2のD/A
変換器の出力電圧を制御電圧として前記パルスシンクロ
ナイザの出力信号に遅延を与える電圧制御位相シフタと
、該出力信号を入力する分周器とにより構成され、前記
残余データと周波数設定値に応じて前記アキュムレータ
のオーバフロー信号に与える遅延量を変化させることを
特徴とする周波数シンセサイザ。 - (2)前記電圧制御位相シフタにおいて、周波数設定回
路の設定値と残余データメモリの出力を入力とする位相
補正データROMの読出出力をD/A変換器に与え、該
出力電圧を制御電圧として前記電圧制御位相シフタの一
端に加え他端にパルスシンクロナイザの出力信号を加え
ることを特徴とする特許請求の範囲第1項記載の周波数
シンセサイザ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61193573A JP2511657B2 (ja) | 1986-08-19 | 1986-08-19 | 周波数シンセサイザ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61193573A JP2511657B2 (ja) | 1986-08-19 | 1986-08-19 | 周波数シンセサイザ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6350113A true JPS6350113A (ja) | 1988-03-03 |
JP2511657B2 JP2511657B2 (ja) | 1996-07-03 |
Family
ID=16310253
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61193573A Expired - Fee Related JP2511657B2 (ja) | 1986-08-19 | 1986-08-19 | 周波数シンセサイザ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2511657B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03135226A (ja) * | 1989-10-20 | 1991-06-10 | Matsushita Electric Ind Co Ltd | 周波数シンセサイザ装置 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5673930A (en) * | 1979-10-30 | 1981-06-19 | Philips Nv | Frequency synthesizer |
-
1986
- 1986-08-19 JP JP61193573A patent/JP2511657B2/ja not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5673930A (en) * | 1979-10-30 | 1981-06-19 | Philips Nv | Frequency synthesizer |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03135226A (ja) * | 1989-10-20 | 1991-06-10 | Matsushita Electric Ind Co Ltd | 周波数シンセサイザ装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2511657B2 (ja) | 1996-07-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR960012653B1 (ko) | 감소된 나머지 에러를 갖는 래치형 누산 분수 n 음성 합성 장치 | |
EP1164701B1 (en) | Fractional-N-PLL frequency synthesizer and phase error canceling method therefor | |
US8531214B2 (en) | Spread spectrum clock generators | |
EP0480018A1 (en) | Fractional n/m synthesis | |
EP3203260A1 (en) | Signal-generating circuit | |
US6943598B2 (en) | Reduced-size integrated phase-locked loop | |
JP2806239B2 (ja) | 周波数シンセサイザ | |
EP0089723A1 (en) | Frequency synthesiser | |
US9900145B2 (en) | Clock generator and method for reducing electromagnetic interference from digital systems | |
JPH04356804A (ja) | デジタル信号合成方法及び装置 | |
US8644441B2 (en) | Clock generators and clock generation methods thereof | |
GB2107142A (en) | Frequency synthesisers | |
US4602219A (en) | Jitter reduction circuit for frequency synthesizer | |
JPS6350113A (ja) | 周波数シンセサイザ | |
US7724860B2 (en) | Auto-adaptive digital phase-locked loop for large frequency multiplication factors | |
WO2017105349A1 (en) | Frequency synthesizers and methods for synthesizing a frequency | |
JPS63196112A (ja) | 周波数シンセサイザ | |
SU794706A1 (ru) | Синтезатор частот | |
JP3210849B2 (ja) | 分数n周波数シンセサイザ | |
RU2491713C1 (ru) | Синтезатор сетки частот на базе контура фапч с компенсацией помех дробности | |
US20230093490A1 (en) | Clock synthesis, distribution, and modulation techniques | |
El-Ela | High speed PLL frequency synthesizer with synchronous frequency sweep | |
RU2081510C1 (ru) | Синтезатор частот | |
JP3019434B2 (ja) | 周波数シンセサイザ | |
KR960006943B1 (ko) | 디지탈 위상동기루프(pll) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |