JPS6349860A - E↑2prom使用方式 - Google Patents
E↑2prom使用方式Info
- Publication number
- JPS6349860A JPS6349860A JP61194233A JP19423386A JPS6349860A JP S6349860 A JPS6349860 A JP S6349860A JP 61194233 A JP61194233 A JP 61194233A JP 19423386 A JP19423386 A JP 19423386A JP S6349860 A JPS6349860 A JP S6349860A
- Authority
- JP
- Japan
- Prior art keywords
- areas
- information
- area
- storage contents
- e2prom
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims description 21
- 238000000034 method Methods 0.000 claims description 13
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000014759 maintenance of location Effects 0.000 description 2
- 102100022361 CAAX prenyl protease 1 homolog Human genes 0.000 description 1
- 101000824531 Homo sapiens CAAX prenyl protease 1 homolog Proteins 0.000 description 1
- 101001003584 Homo sapiens Prelamin-A/C Proteins 0.000 description 1
- 101000659461 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) Prephenate dehydrogenase [NADP(+)] Proteins 0.000 description 1
- 101000659460 Schizosaccharomyces pombe (strain 972 / ATCC 24843) Probable prephenate dehydrogenase [NADP(+)] Proteins 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007787 long-term memory Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Read Only Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は例えばディジタル方式の制御・保護装置等に
おいて、制御保護の処理過程の情報又は整定値情報等で
装置の電源が万一消失した場合にも、記憶を保持する必
要がある情報の記憶用に使用するE2PROM(Ele
ctrically Erasable PROM=電
気的消去可能プログラマブルメモリ)の使用方式に関す
るものである。
おいて、制御保護の処理過程の情報又は整定値情報等で
装置の電源が万一消失した場合にも、記憶を保持する必
要がある情報の記憶用に使用するE2PROM(Ele
ctrically Erasable PROM=電
気的消去可能プログラマブルメモリ)の使用方式に関す
るものである。
第3図は例えばインテル社E”PRO1’lアプリケー
ションハンドブック(AP−101)3−1〜3−8に
示された従来のE2PROM使用方式である。第3図に
おいて(11はE”PROM、+21 ハE”PROM
o+を情報記憶)手段として使用する論理回路、(3
)は論理回路(2)が出力するアドレス情報をタイミン
グ変換及びレベル変換し、E”PROIIへ供給するア
ドレスバッファー、(4)は論理回路(2)が出力する
書込みデータ又はE2PROMtllが出力する読出し
データをタイミング変換及びレベル変換し、それぞれE
2PROMfll及び論理回路(2)へ供給するデータ
バフファーである。
ションハンドブック(AP−101)3−1〜3−8に
示された従来のE2PROM使用方式である。第3図に
おいて(11はE”PROM、+21 ハE”PROM
o+を情報記憶)手段として使用する論理回路、(3
)は論理回路(2)が出力するアドレス情報をタイミン
グ変換及びレベル変換し、E”PROIIへ供給するア
ドレスバッファー、(4)は論理回路(2)が出力する
書込みデータ又はE2PROMtllが出力する読出し
データをタイミング変換及びレベル変換し、それぞれE
2PROMfll及び論理回路(2)へ供給するデータ
バフファーである。
次に動作について、第3図(従来のE2PROM使用方
式)及び第4図(従来のE2FROMへの書込みフロー
)を用いて説明する。
式)及び第4図(従来のE2FROMへの書込みフロー
)を用いて説明する。
論理回路(2)がE”PR吋(1)に情報を書込む時は
、まずE2PROM(1)内の対象領域(アドレス)を
指定するためのアドレス情報をアドレスバッファ(3)
へ又、書込むための情報をデータバッファ(4)へ出力
する。
、まずE2PROM(1)内の対象領域(アドレス)を
指定するためのアドレス情報をアドレスバッファ(3)
へ又、書込むための情報をデータバッファ(4)へ出力
する。
アドレスバッファ(3)及びデータバッファ(4)はそ
れぞれアドレス情報及び書込み情報をタイミング制御及
びレベル変換し、E2PROMfllへ供給する。以上
の処理により必要な情報がE2PROMfll内の必要
な領域(アドレス)に書き込まれることになる。
れぞれアドレス情報及び書込み情報をタイミング制御及
びレベル変換し、E2PROMfllへ供給する。以上
の処理により必要な情報がE2PROMfll内の必要
な領域(アドレス)に書き込まれることになる。
従来のE’FROM使用回路は以上のように構成されて
いる。一方、E2PROMはその特性として一回の書込
みに対して一定時間(一定年数)までの記憶保持は保証
されているが、その時間を超えると記憶保持が保証れな
い。
いる。一方、E2PROMはその特性として一回の書込
みに対して一定時間(一定年数)までの記憶保持は保証
されているが、その時間を超えると記憶保持が保証れな
い。
従って、制御・保護装置の整定値情報等で長時間にわた
り記憶保持を行う必要のある情報をこのE2PROMに
記憶させる場合、書込んでから、一定時間(一定年数)
経過した時点以降の記憶の信頬度が大巾に低下するとい
う問題点があった。
り記憶保持を行う必要のある情報をこのE2PROMに
記憶させる場合、書込んでから、一定時間(一定年数)
経過した時点以降の記憶の信頬度が大巾に低下するとい
う問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、E2PRO)’Iを複数個の領域に分割し、
各領域に同一情報を書込み、常時各領域内の情報相互間
の照合を行うことにより複数個の領域のうちのどれかの
領域の記憶が消失又は変化したときの記憶の再生を可能
にするE2PROMの使用方式を得ることを目的とする
。
たもので、E2PRO)’Iを複数個の領域に分割し、
各領域に同一情報を書込み、常時各領域内の情報相互間
の照合を行うことにより複数個の領域のうちのどれかの
領域の記憶が消失又は変化したときの記憶の再生を可能
にするE2PROMの使用方式を得ることを目的とする
。
この発明に係るE”PRDHの使用方式は、E”Pl?
OMをn個(n≧3)の領域に分割し、書込み時には同
一情報を全領域に書き込むとによる記憶の多重化、書込
みを行わない時には、各領域の記憶内容が全て同一であ
るかどうかをチェックし、どれか1個の領域の記憶内容
が他の(n −1)個の領域の記憶内容と異なるときに
は(n −1)個の領域の記憶内容が正しい内容として
、それを他と異なる内容を記憶する1個の領域に書き込
むようにしたものである。
OMをn個(n≧3)の領域に分割し、書込み時には同
一情報を全領域に書き込むとによる記憶の多重化、書込
みを行わない時には、各領域の記憶内容が全て同一であ
るかどうかをチェックし、どれか1個の領域の記憶内容
が他の(n −1)個の領域の記憶内容と異なるときに
は(n −1)個の領域の記憶内容が正しい内容として
、それを他と異なる内容を記憶する1個の領域に書き込
むようにしたものである。
この発明におけるE’FROMの使用方式は、同一情報
を複数の領域に書き込むようにし又、それら領域の記憶
内容を常時照合することにより、どれかの領域の記憶内
容が消失または変化したことの検出及びその自己修正を
行う。
を複数の領域に書き込むようにし又、それら領域の記憶
内容を常時照合することにより、どれかの領域の記憶内
容が消失または変化したことの検出及びその自己修正を
行う。
以下、この発明の一実施例を図について説明する。第1
図は本発明によるE”PIIOM使用方式である。
図は本発明によるE”PIIOM使用方式である。
第1図におイテ、+11 i! E”PRO?! 、
+21 ハE2PROM +11を情報記憶の手段とし
て使用する論理回路、(3)は論理回路(2)が出力す
るアドレス情報をタイミング変換及びレベル変換し、E
”Pl?OMfllへ供給するアドレスバッファー、(
4)は論理回路(2)が出力する書込みデータ又はE2
PROM[l)が出力する続出しデータをタイミング変
換及びレベル変換しそれぞれE2FROM(11及び論
理回路(2)へ供給するデータバッファーである。
+21 ハE2PROM +11を情報記憶の手段とし
て使用する論理回路、(3)は論理回路(2)が出力す
るアドレス情報をタイミング変換及びレベル変換し、E
”Pl?OMfllへ供給するアドレスバッファー、(
4)は論理回路(2)が出力する書込みデータ又はE2
PROM[l)が出力する続出しデータをタイミング変
換及びレベル変換しそれぞれE2FROM(11及び論
理回路(2)へ供給するデータバッファーである。
次に動作について第1図(本発明によるε”pHO?1
使用方式)及び第2図(本発明によるE2PROMへの
書込み及び自己修正フロー)を用いて説明する。
使用方式)及び第2図(本発明によるE2PROMへの
書込み及び自己修正フロー)を用いて説明する。
−例としてE2PROMが3つの領域に分割されている
場合について説明する。
場合について説明する。
まず、書込み動作について説明する。論理回路(2)が
E2PROMfllに情報を書込む時は、第1番目の領
域に対してアドレスバッファ(3)経由で領域指定アド
レス情報(領域1を指定)と領域内アドレス情報と又、
データバッファ(4)経由で書込むための情報を出力し
それらをE2PROM(11に供給することによりE’
PI?OM(11内の第1番目の領域に情報を書き込む
。
E2PROMfllに情報を書込む時は、第1番目の領
域に対してアドレスバッファ(3)経由で領域指定アド
レス情報(領域1を指定)と領域内アドレス情報と又、
データバッファ(4)経由で書込むための情報を出力し
それらをE2PROM(11に供給することによりE’
PI?OM(11内の第1番目の領域に情報を書き込む
。
領域指定アドレス情報(tiI域2、領域3を指定)同
様にして第1番目の領域に書込んだのと同じ情報を第2
番目の領域及び第3番目の領域に書き込む。
様にして第1番目の領域に書込んだのと同じ情報を第2
番目の領域及び第3番目の領域に書き込む。
次に自己修正動作について説明する。論理回路(2)は
3つの領域からそれぞれ記憶している内容を読み出し、
それらの内容が全て一致するかどうかをチェックする。
3つの領域からそれぞれ記憶している内容を読み出し、
それらの内容が全て一致するかどうかをチェックする。
そのチェックの結果全て一致する場合は全ての記憶の内
容が正しいと判断される。
容が正しいと判断される。
又、チェックの結果1つの領域(ex第1番目の領域)
の記憶内容のみが他の2つの領域(第2番目及び第3番
目の領域)の記憶内容と相違し、かつ第2番目の領域の
記憶内容と第3番目の領域の記憶内容が一致する場合は
、第1番目の領域の記憶内容のみが消失又は変化したと
みなし、第2番目の領域又は第3番目の領域の記憶内容
を第1番目の領域に書き込み、第1番目の領域の記憶を
修正する。又、3つの領域の記憶が全て異なる場合には
正しい記憶内容が判断できないため自己修正はできない
、この場合エラー表示を行う等の処理を行う人為的な修
理又は修正にゆだねることができる。
の記憶内容のみが他の2つの領域(第2番目及び第3番
目の領域)の記憶内容と相違し、かつ第2番目の領域の
記憶内容と第3番目の領域の記憶内容が一致する場合は
、第1番目の領域の記憶内容のみが消失又は変化したと
みなし、第2番目の領域又は第3番目の領域の記憶内容
を第1番目の領域に書き込み、第1番目の領域の記憶を
修正する。又、3つの領域の記憶が全て異なる場合には
正しい記憶内容が判断できないため自己修正はできない
、この場合エラー表示を行う等の処理を行う人為的な修
理又は修正にゆだねることができる。
なお、前記実施例では、領域の数nが3個の場合を例示
したが、4個、5個、・・・・・・と多くしてもよい、
また、情報が変わってしまった領域の数mが1個の場合
について例示したが、1個に限らず2個、3個、・・・
・・・と多い場合にもこの発明は適用できる(但し 1
〈m<(n−m)の関係である必要がある。
したが、4個、5個、・・・・・・と多くしてもよい、
また、情報が変わってしまった領域の数mが1個の場合
について例示したが、1個に限らず2個、3個、・・・
・・・と多い場合にもこの発明は適用できる(但し 1
〈m<(n−m)の関係である必要がある。
以上のように、この発明によれば同一の情報をE”PR
OrI内の複数の領域に書込むようにし、どれかの領域
の記憶が消失又は変化したときにその検出及びその正し
い内容への修正ができるようにしたので、長時間の記憶
に対しても信幀度の高い記憶が実現できるという効果が
ある。
OrI内の複数の領域に書込むようにし、どれかの領域
の記憶が消失又は変化したときにその検出及びその正し
い内容への修正ができるようにしたので、長時間の記憶
に対しても信幀度の高い記憶が実現できるという効果が
ある。
第1図は本発明によるE2PROM使用方式の一実施例
を示すブロック図、第2図は本発明によるE”PliO
Mへの書込み及び自己修正フローの一例を示すフロー図
、第3図は従来のE2PROM使用方式を示すブロック
図、第4図は従来のE2PROMへの書込みフローを示
すフロー図である。 図において、(1)はE”pHO?l、 (21は論理
回路、(3)はアドレスバッファ、(4)はデータバッ
ファである。 なお、図中、同一符号は同一、又は相当部分を示す。 第1図 第2図 〔書込dフロー〕 で乙套1正フ
ロー〕第3図 第4図
を示すブロック図、第2図は本発明によるE”PliO
Mへの書込み及び自己修正フローの一例を示すフロー図
、第3図は従来のE2PROM使用方式を示すブロック
図、第4図は従来のE2PROMへの書込みフローを示
すフロー図である。 図において、(1)はE”pHO?l、 (21は論理
回路、(3)はアドレスバッファ、(4)はデータバッ
ファである。 なお、図中、同一符号は同一、又は相当部分を示す。 第1図 第2図 〔書込dフロー〕 で乙套1正フ
ロー〕第3図 第4図
Claims (3)
- (1)それぞれ全ての必要情報を記憶するメモリ容量を
有するn個(n≧3)の領域により構成されるE^2P
ROM)前記E^2PROMへの書込み情報及びその書
込み指令が与えられたとき同一の書込み情報を前記E^
2PROMのn個の領域全てに書込む機能手段、前記書
込み機能が稼動していないときに、前記n個の各領域が
記憶している情報が全て同一であるかどうかを確認する
機能手段、前記n個の各領域が記憶している情報のうち
m個の領域の情報が他の(n−m)個の領域の情報と相
違し、かつ他の(n−m)個の情報は全て同一であるこ
とを検知する機能手段を備えたE^2PROM使用方式
。 〔但し1<m<(n−m)〕 - (2)(n−m)個の領域の情報のうちのどれかの情報
を、該(n−m)個の領域の情報と情報が相違している
m個の領域に書込むことを特徴とする特許請求の範囲第
1項記載のE^2PROM使用方式。 - (3)m=1であることを特徴とする特許請求の範囲第
1項又は第2項記載のE^2PROM使用方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61194233A JPS6349860A (ja) | 1986-08-19 | 1986-08-19 | E↑2prom使用方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61194233A JPS6349860A (ja) | 1986-08-19 | 1986-08-19 | E↑2prom使用方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6349860A true JPS6349860A (ja) | 1988-03-02 |
Family
ID=16321182
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61194233A Pending JPS6349860A (ja) | 1986-08-19 | 1986-08-19 | E↑2prom使用方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6349860A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1027035A (ja) * | 1996-07-12 | 1998-01-27 | Fujitsu Ltd | 情報処理装置 |
US7468923B2 (en) | 2005-12-28 | 2008-12-23 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit |
US7577012B2 (en) | 2006-07-25 | 2009-08-18 | Seiko Epson Corporation | Ferroelectric memory device, method for driving ferroelectric memory device, electronic apparatus, and method for driving electronic apparatus |
JP2011248654A (ja) * | 2010-05-27 | 2011-12-08 | Mitsutoyo Corp | 情報処理方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57143656A (en) * | 1981-02-28 | 1982-09-04 | Matsushita Electric Works Ltd | Prom compensating circuit |
JPS6217852A (ja) * | 1985-07-16 | 1987-01-26 | Yokogawa Electric Corp | Eepromのデ−タ内容保護装置 |
-
1986
- 1986-08-19 JP JP61194233A patent/JPS6349860A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57143656A (en) * | 1981-02-28 | 1982-09-04 | Matsushita Electric Works Ltd | Prom compensating circuit |
JPS6217852A (ja) * | 1985-07-16 | 1987-01-26 | Yokogawa Electric Corp | Eepromのデ−タ内容保護装置 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1027035A (ja) * | 1996-07-12 | 1998-01-27 | Fujitsu Ltd | 情報処理装置 |
US7468923B2 (en) | 2005-12-28 | 2008-12-23 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit |
US7577012B2 (en) | 2006-07-25 | 2009-08-18 | Seiko Epson Corporation | Ferroelectric memory device, method for driving ferroelectric memory device, electronic apparatus, and method for driving electronic apparatus |
JP2011248654A (ja) * | 2010-05-27 | 2011-12-08 | Mitsutoyo Corp | 情報処理方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6549457B1 (en) | Using multiple status bits per cell for handling power failures during write operations | |
JP2821278B2 (ja) | 半導体集積回路 | |
EP0448970B1 (en) | An information processing device having an error check and correction circuit | |
KR970063276A (ko) | 반도체 기억장치 | |
JPH05233464A (ja) | Eepromのデータ書換方法およびeepromカード | |
JPS6349860A (ja) | E↑2prom使用方式 | |
JPS6234260A (ja) | 不揮発性メモリアクセス方式 | |
JPH03142800A (ja) | 電気的消去・書き込み可能なプログラマブル・リード・オンリー・メモリ | |
CN101350224A (zh) | 存储器及其程序化方法 | |
JPS5945694A (ja) | Rom読出し情報変更方式 | |
JPS623520B2 (ja) | ||
JPH0756640B2 (ja) | 記憶装置 | |
JPH04152488A (ja) | Icカード | |
ES2161043T3 (es) | Memoria de datos con un circuito redundante. | |
JPH0330877Y2 (ja) | ||
US4592016A (en) | Magnetic bubble memory device | |
JPS6365547A (ja) | メモリ内蔵集積回路 | |
JPS586970B2 (ja) | Romアドレスのシ−ケンス制御方式 | |
JPH0325544A (ja) | メモリ制御回路 | |
JPS60140449A (ja) | メモリ保護方式 | |
JPS60163298A (ja) | 記憶装置 | |
JPH02227759A (ja) | 入出力制御装置 | |
JPS60243760A (ja) | システムパラメ−タ設定方式 | |
JPS634358A (ja) | パリテイビツト書替え回路 | |
JPS5951079B2 (ja) | 不揮発性メモリ読み出し制御回路 |