JPS6347389B2 - - Google Patents
Info
- Publication number
- JPS6347389B2 JPS6347389B2 JP57148510A JP14851082A JPS6347389B2 JP S6347389 B2 JPS6347389 B2 JP S6347389B2 JP 57148510 A JP57148510 A JP 57148510A JP 14851082 A JP14851082 A JP 14851082A JP S6347389 B2 JPS6347389 B2 JP S6347389B2
- Authority
- JP
- Japan
- Prior art keywords
- carrier wave
- signal
- pulse
- input
- time interval
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000001360 synchronised effect Effects 0.000 claims description 13
- 238000000605 extraction Methods 0.000 claims description 6
- 230000010363 phase shift Effects 0.000 claims description 6
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 5
- 239000000284 extract Substances 0.000 claims description 2
- 239000012050 conventional carrier Substances 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 238000013139 quantization Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/22—Demodulator circuits; Receiver circuits
- H04L27/227—Demodulator circuits; Receiver circuits using coherent demodulation
- H04L27/2275—Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses the received modulated signals
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【発明の詳細な説明】
この発明はBPSK(2相位相偏移変調)方式に
おける搬送波抽出装置に関する。
おける搬送波抽出装置に関する。
従来から例えばパルス通信や、磁気テープへ2
値信号データを記録する場合などにおいてBPSK
方式が多用されている。ところでこのBPSK方式
においては受信側で情報信号を復調する場合や、
テープスピードの制御等のために受信信号等から
送信搬送波と同期した搬送波を抽出することが必
要とされる。
値信号データを記録する場合などにおいてBPSK
方式が多用されている。ところでこのBPSK方式
においては受信側で情報信号を復調する場合や、
テープスピードの制御等のために受信信号等から
送信搬送波と同期した搬送波を抽出することが必
要とされる。
そしてこのような従来の搬送波抽出装置として
例えば第1図に示すようなデジタル方式を採用し
たものがある。この搬送波抽出装置を第2図に示
す各信号のタイムチヤートとともに説明すると、
第1図中符号1は入力端子、2はデータタイプフ
リツプフロツプ、3a〜3dはそれぞれナンドゲ
ートで、これらのデータタイプフリツプフロツプ
2および4個のナンドゲート3a〜3dで入力信
号(第2図イ)における信号波形の立上りおよび
立下りにおいて、後述の電圧制御マルチバイブレ
ータの出力信号の周期と等しいパルス幅のパルス
列信号を発生するパルス列発生回路4が構成され
ている。3e,3fはそれぞれナンドゲート、5
はカウンタ、6はフリツプフロツプで2個のナン
ドゲート3g,3hで構成されている。このフリ
ツプフロツプ6はカウンタ5の出力(第2図
ト)をラツチするためのものでその出力端子6a
からの出力信号(第2図ヘ)はナンドゲート3
a,3bにそれぞれ導びかれる。3i〜3kはそ
れぞれナンドゲート、7a,7bはそれぞれD
GATE信号(第2図ハ)およびD GATE信号
(同図ニ)の導入端子で、両GATE信号は各ナン
ドゲート等のON/OFF動作用として導入され
る。8はマルチバイブレータでその自走周波数は
入力される位相偏移変調波(BPSK)のクロツク
とほぼ同程度の値に選ばれている。また符号9は
周波数位相比較器、10はループフイルタ、11
は電圧制御マルチバイブレータ(電圧制御クロツ
ク信号発振器)、12はリツプルカウンタで、こ
れらの各機器9〜12により一種のPLL(Phase
Locked Loop)が構成されている。リツプルカ
ウンタ12のカウント数N1は24程度に選ばれて
おり、これに対して前記カウンタ5のカウント数
N2はN1/2<N2<N1の関係となるように選ば
れている。13は出力端子でこの端子13から抽
出された搬送波(第2図ヌ)が出力される。
例えば第1図に示すようなデジタル方式を採用し
たものがある。この搬送波抽出装置を第2図に示
す各信号のタイムチヤートとともに説明すると、
第1図中符号1は入力端子、2はデータタイプフ
リツプフロツプ、3a〜3dはそれぞれナンドゲ
ートで、これらのデータタイプフリツプフロツプ
2および4個のナンドゲート3a〜3dで入力信
号(第2図イ)における信号波形の立上りおよび
立下りにおいて、後述の電圧制御マルチバイブレ
ータの出力信号の周期と等しいパルス幅のパルス
列信号を発生するパルス列発生回路4が構成され
ている。3e,3fはそれぞれナンドゲート、5
はカウンタ、6はフリツプフロツプで2個のナン
ドゲート3g,3hで構成されている。このフリ
ツプフロツプ6はカウンタ5の出力(第2図
ト)をラツチするためのものでその出力端子6a
からの出力信号(第2図ヘ)はナンドゲート3
a,3bにそれぞれ導びかれる。3i〜3kはそ
れぞれナンドゲート、7a,7bはそれぞれD
GATE信号(第2図ハ)およびD GATE信号
(同図ニ)の導入端子で、両GATE信号は各ナン
ドゲート等のON/OFF動作用として導入され
る。8はマルチバイブレータでその自走周波数は
入力される位相偏移変調波(BPSK)のクロツク
とほぼ同程度の値に選ばれている。また符号9は
周波数位相比較器、10はループフイルタ、11
は電圧制御マルチバイブレータ(電圧制御クロツ
ク信号発振器)、12はリツプルカウンタで、こ
れらの各機器9〜12により一種のPLL(Phase
Locked Loop)が構成されている。リツプルカ
ウンタ12のカウント数N1は24程度に選ばれて
おり、これに対して前記カウンタ5のカウント数
N2はN1/2<N2<N1の関係となるように選ば
れている。13は出力端子でこの端子13から抽
出された搬送波(第2図ヌ)が出力される。
そして入力端子1に、デジタル情報信号(第2
図ル)で搬送波パルスを位相偏移変調した入力信
号(第2図イ)が導入されると、この入力信号、
データタイプフリツプフロツプ2のQ端子出力
信号、およびD GATE信号(第2図ハ)等に
よつてパルス発生回路4の出力端子4aから、上
記入力信号(第2図イ)の信号波形の立上りおよ
び立下りにおいて電圧制御マルチバイブレータ1
1の出力クロツク信号の周期と等しいパルス幅の
パルス列信号(第2図ホ)が出力される。第2図
ロはデータタイプフリツプフロツプ2のQ端子出
力信号を示しており、入力信号に対して電圧制御
マルチバイブレータ11の出力クロツク信号の一
周期分だけ遅れている。そしてパルス発生回路4
からパルス列信号(第2図ホ)が出力されると、
このパルス列信号に対応したナンドゲート3fか
らの出力パルス(第2図チ)によりカウンタ5が
カウントを開始する。カウンタ5のカウント数
N2は前記のようにN1/2<N2<N1の関係にあ
つて、このカウント数に達したとき第2図トのパ
ルス出力がその端子に現われる。このパルス出
力の出力周期T2は入力信号の搬送波周期T1に対
してT1/2<T2<T1の関係にある。次いで上記
パルス出力(第2図ト)がフリツプフロツプ6に
ラツチされてその出力端子6aから第2図ヘの波
形信号が出力される。そしてこの波形信号(第2
図ヘ)が再びパルス発生回路4に帰還されナンド
ゲート3a,3bをON・OFF制御する。而して
このON・OFF制御によりカウンタ5がカウント
動作をしている間パルス発生回路4からは、その
出力が禁止され第2図ホのパルス列信号中点線で
示すパルス成分は出力端子4aには現われない。
したがつてこのパルス列信号(第2図ホ)等によ
つてナンドゲート3kから出力されるパルス列信
号は第2図リのようになつて、そのパルス周期は
入力信号(第2図イ)の搬送波周期T1と同一の
ものとなる。そして搬送波周期T1と同一周期を
有するこのパルス列信号(第2図リ)が周波数位
相比較器9に入力し、この周波数位相比較器9に
おいてリツプルカウンタ12の出力信号と位相比
較される。この比較の結果位相差があるとこの位
相差に対応した検波出力がループフイルタ10か
ら電圧制御マルチバイブレータ11に導びかれて
その出力クロツク信号の繰返し周波数が制御され
る。そしてこの出力クロツク信号を24個カウント
して出力されるリツプルカウンタ12からの出力
信号の周期が入力信号(第2図イ)の搬送波周期
T1と同一となるように制御されて出力端子13
から、入力搬送波パルスと同期した搬送波(第2
図ヌ)が抽出される。
図ル)で搬送波パルスを位相偏移変調した入力信
号(第2図イ)が導入されると、この入力信号、
データタイプフリツプフロツプ2のQ端子出力
信号、およびD GATE信号(第2図ハ)等に
よつてパルス発生回路4の出力端子4aから、上
記入力信号(第2図イ)の信号波形の立上りおよ
び立下りにおいて電圧制御マルチバイブレータ1
1の出力クロツク信号の周期と等しいパルス幅の
パルス列信号(第2図ホ)が出力される。第2図
ロはデータタイプフリツプフロツプ2のQ端子出
力信号を示しており、入力信号に対して電圧制御
マルチバイブレータ11の出力クロツク信号の一
周期分だけ遅れている。そしてパルス発生回路4
からパルス列信号(第2図ホ)が出力されると、
このパルス列信号に対応したナンドゲート3fか
らの出力パルス(第2図チ)によりカウンタ5が
カウントを開始する。カウンタ5のカウント数
N2は前記のようにN1/2<N2<N1の関係にあ
つて、このカウント数に達したとき第2図トのパ
ルス出力がその端子に現われる。このパルス出
力の出力周期T2は入力信号の搬送波周期T1に対
してT1/2<T2<T1の関係にある。次いで上記
パルス出力(第2図ト)がフリツプフロツプ6に
ラツチされてその出力端子6aから第2図ヘの波
形信号が出力される。そしてこの波形信号(第2
図ヘ)が再びパルス発生回路4に帰還されナンド
ゲート3a,3bをON・OFF制御する。而して
このON・OFF制御によりカウンタ5がカウント
動作をしている間パルス発生回路4からは、その
出力が禁止され第2図ホのパルス列信号中点線で
示すパルス成分は出力端子4aには現われない。
したがつてこのパルス列信号(第2図ホ)等によ
つてナンドゲート3kから出力されるパルス列信
号は第2図リのようになつて、そのパルス周期は
入力信号(第2図イ)の搬送波周期T1と同一の
ものとなる。そして搬送波周期T1と同一周期を
有するこのパルス列信号(第2図リ)が周波数位
相比較器9に入力し、この周波数位相比較器9に
おいてリツプルカウンタ12の出力信号と位相比
較される。この比較の結果位相差があるとこの位
相差に対応した検波出力がループフイルタ10か
ら電圧制御マルチバイブレータ11に導びかれて
その出力クロツク信号の繰返し周波数が制御され
る。そしてこの出力クロツク信号を24個カウント
して出力されるリツプルカウンタ12からの出力
信号の周期が入力信号(第2図イ)の搬送波周期
T1と同一となるように制御されて出力端子13
から、入力搬送波パルスと同期した搬送波(第2
図ヌ)が抽出される。
しかしながらこのような従来の搬送波抽出装置
にあつてはカウンタ5が1基だけ装備され、その
カウント数を所要カウント数に選ぶことで、パル
ス列発生回路4からとり出されるパルス列信号
(第2図ホ)中、T1/2<T2<T1の関係にある
時間間隔T2の間におけるパルス成分のみを除去
し、この除去後のパルス列信号(第2図リ)を周
波数位相比較器9に導入し搬送波(第2図ヌ)を
抽出するようにしていたため、第2図ルに示すよ
うに情報信号のパルス幅が入力搬送波周期T1の
整数倍のような場合は入力搬送波と正常に同期し
た搬送波(第2図ル)が抽出されるが、第3図に
示すように情報信号の変化点が、搬送波の変化点
に一致しており、なおかつ、同図リの出力として
必要なタイミングと一致している場合には、これ
に起因したパルス成分が周波数位相比較器9に導
入されるパルス列信号(第3図リ)中に現われ
て、第3図中符号t1で示すタイミングでは搬送波
(第3図ヌ)は正常に抽出されるが、t2で示すタ
イミングでは情報信号の変化が抽出される搬送波
の位相に影響を及ぼして同図に示すようにその位
相を反転させてしまい、入力搬送波パルスと正確
に同期した搬送波が抽出されないという問題点が
あつた。そして情報信号がPWM(パルス幅変調)
されたもので、そのパルス幅が連続的に変化する
ものである場合には、前記のように情報信号の変
化点が搬送波の変化点に一致しており、なおかつ
周波数位相比較器の入力として必要なタイミング
と一致している場合がしばしば生ずるので、正常
な搬送波はなお一層抽出され難くなるという問題
点があつた。
にあつてはカウンタ5が1基だけ装備され、その
カウント数を所要カウント数に選ぶことで、パル
ス列発生回路4からとり出されるパルス列信号
(第2図ホ)中、T1/2<T2<T1の関係にある
時間間隔T2の間におけるパルス成分のみを除去
し、この除去後のパルス列信号(第2図リ)を周
波数位相比較器9に導入し搬送波(第2図ヌ)を
抽出するようにしていたため、第2図ルに示すよ
うに情報信号のパルス幅が入力搬送波周期T1の
整数倍のような場合は入力搬送波と正常に同期し
た搬送波(第2図ル)が抽出されるが、第3図に
示すように情報信号の変化点が、搬送波の変化点
に一致しており、なおかつ、同図リの出力として
必要なタイミングと一致している場合には、これ
に起因したパルス成分が周波数位相比較器9に導
入されるパルス列信号(第3図リ)中に現われ
て、第3図中符号t1で示すタイミングでは搬送波
(第3図ヌ)は正常に抽出されるが、t2で示すタ
イミングでは情報信号の変化が抽出される搬送波
の位相に影響を及ぼして同図に示すようにその位
相を反転させてしまい、入力搬送波パルスと正確
に同期した搬送波が抽出されないという問題点が
あつた。そして情報信号がPWM(パルス幅変調)
されたもので、そのパルス幅が連続的に変化する
ものである場合には、前記のように情報信号の変
化点が搬送波の変化点に一致しており、なおかつ
周波数位相比較器の入力として必要なタイミング
と一致している場合がしばしば生ずるので、正常
な搬送波はなお一層抽出され難くなるという問題
点があつた。
また他の従来の搬送波抽出装置としてアナログ
方式を採用したコスタスループと称される方式の
ものがある。この方式は電圧制御発振器、ループ
フイルタ、ローパスフイルタ、および電圧制御発
振器の出力を90゜移相する移相器等からなる1種
のPLLとして構成され、この構成にさらに電圧
制御発振器の出力と入力信号とを乗算する第1乗
算器、移相器の移相出力と入力信号とを乗算する
第2乗算器、およびこの第1、第2の乗算器の両
出力を乗算する第3乗算器等が備えられている。
そしてこの方式のものは情報信号が入力搬送波と
同期している必要はなくPWMされたものでその
パルス幅が連続的に変化するものであつても正常
な搬送波を抽出することができるという利点を有
している。しかしながらこの他の従来の方式のも
のは第1〜第3の乗算器および電圧制御発振器が
直流結合していることが必要で集積回路化を考慮
したとき各乗算器の直流オフセツトが問題となつ
て無調整化することが極めて難しいという問題点
があつた。
方式を採用したコスタスループと称される方式の
ものがある。この方式は電圧制御発振器、ループ
フイルタ、ローパスフイルタ、および電圧制御発
振器の出力を90゜移相する移相器等からなる1種
のPLLとして構成され、この構成にさらに電圧
制御発振器の出力と入力信号とを乗算する第1乗
算器、移相器の移相出力と入力信号とを乗算する
第2乗算器、およびこの第1、第2の乗算器の両
出力を乗算する第3乗算器等が備えられている。
そしてこの方式のものは情報信号が入力搬送波と
同期している必要はなくPWMされたものでその
パルス幅が連続的に変化するものであつても正常
な搬送波を抽出することができるという利点を有
している。しかしながらこの他の従来の方式のも
のは第1〜第3の乗算器および電圧制御発振器が
直流結合していることが必要で集積回路化を考慮
したとき各乗算器の直流オフセツトが問題となつ
て無調整化することが極めて難しいという問題点
があつた。
この発明は上述のような従来の問題点を解決す
ることを目的としている。
ることを目的としている。
以下この発明を図面に基づいて説明する。第4
図はこの発明の実施例を示す図であり、第5図a
〜kは各信号のタイムチヤートを示すものであつ
て、第4図中符号〜はそれぞれ第5図のa〜
kの各信号に対応している。
図はこの発明の実施例を示す図であり、第5図a
〜kは各信号のタイムチヤートを示すものであつ
て、第4図中符号〜はそれぞれ第5図のa〜
kの各信号に対応している。
なお第4図における機器等で前記第1図におけ
るものと同一ないし均等のものは前記と同一符号
を以つて示し重複した説明を省略する。
るものと同一ないし均等のものは前記と同一符号
を以つて示し重複した説明を省略する。
まず構成を説明すると、第1図中符号FF1は第
1データタイプフリツプフロツプで、このものは
入力信号(第5図a以下単にaのようにいう)の
パルス幅を電圧制御マルチバイブレータ11から
のクロツクjの周期で量子化するもので、当該装
置HIGHとLOWの中間値付近の不安定な信号レ
ベルで動作するのを防止する。FF2は第2データ
タイプフリツプフロツプ、G1はイクスクルーシ
ブオアゲートで、これらの第2データタイプフリ
ツプフロツプFF2およびオアゲートG1でパルス列
発生回路15が構成されている。パルス列発生回
路15は入力信号a(この実施例では正しくは第
1データタイプフリツプフロツプFF1の出力信号
b)における信号波形の立上りおよび立下りにお
いて、クロツクjの周期と等しいパルス幅の第1
パルス列信号dを発生する。G2〜G9はそれぞれ
第2〜第9のナンドゲートで、これらのうちG2,
G3の2個のナンドゲートにより上記第1パルス
列信号dを導入しゲート制御信号eで制御されて
入力搬送波パルスaと同期したパルス成分を有す
る第2パルス列信号hを出力するゲート回路が構
成されている。CT1は第1BCD(2進)カウンタ
で、このBCDカウンタCT1はクロツク信号jを
一例として15回カウントした時にナンドゲート
G5の出力をLOWとし、また22回カウントした時
他のナンドゲートG6の出力iをLOWとするよう
に作動する。FF3は第3データタイプフリツプフ
ロツプ、FF4はフリツプフロツプでこのものは2
個のナンドゲートG7,G8で構成されている。
CT2は第2BCDカウンタでこの第2BCDカウンタ
CT2はクロツクjを一例として11回カウントした
時にナンドゲートG9の出力gをLOWとするよう
に作動する。
1データタイプフリツプフロツプで、このものは
入力信号(第5図a以下単にaのようにいう)の
パルス幅を電圧制御マルチバイブレータ11から
のクロツクjの周期で量子化するもので、当該装
置HIGHとLOWの中間値付近の不安定な信号レ
ベルで動作するのを防止する。FF2は第2データ
タイプフリツプフロツプ、G1はイクスクルーシ
ブオアゲートで、これらの第2データタイプフリ
ツプフロツプFF2およびオアゲートG1でパルス列
発生回路15が構成されている。パルス列発生回
路15は入力信号a(この実施例では正しくは第
1データタイプフリツプフロツプFF1の出力信号
b)における信号波形の立上りおよび立下りにお
いて、クロツクjの周期と等しいパルス幅の第1
パルス列信号dを発生する。G2〜G9はそれぞれ
第2〜第9のナンドゲートで、これらのうちG2,
G3の2個のナンドゲートにより上記第1パルス
列信号dを導入しゲート制御信号eで制御されて
入力搬送波パルスaと同期したパルス成分を有す
る第2パルス列信号hを出力するゲート回路が構
成されている。CT1は第1BCD(2進)カウンタ
で、このBCDカウンタCT1はクロツク信号jを
一例として15回カウントした時にナンドゲート
G5の出力をLOWとし、また22回カウントした時
他のナンドゲートG6の出力iをLOWとするよう
に作動する。FF3は第3データタイプフリツプフ
ロツプ、FF4はフリツプフロツプでこのものは2
個のナンドゲートG7,G8で構成されている。
CT2は第2BCDカウンタでこの第2BCDカウンタ
CT2はクロツクjを一例として11回カウントした
時にナンドゲートG9の出力gをLOWとするよう
に作動する。
而して上記の第1、第2のBCDカウンタCT1,
CT2、フリツプフロツプFF3,FF4、およびナン
ドゲートG4〜G9等によりゲート制御信号eを発
生するゲート制御信号発生回路が構成されてい
る。
CT2、フリツプフロツプFF3,FF4、およびナン
ドゲートG4〜G9等によりゲート制御信号eを発
生するゲート制御信号発生回路が構成されてい
る。
次に作用を説明する。
入力端子1に、デジタル情報信号で搬送波パル
スを位相偏移変調した入力信号aが導入される
と、第1、第2の各データタイプフリツプフロツ
プFF1,FF2のQ端子から、入力信号aに対して
それぞれクロツクjの1周期分および2周期分遅
れたパルス信号b,cが出力される。そしてこの
両パルス信号b,cがイクスクルーシブオアゲー
トG1に入力してパルス列発生回路15から入力
信号(正しくはパルス信号b)における信号波形
の立上りおよび立下りにおいて、クロツクjの周
期と等しいパルス幅の第1パルス列信号dが発生
する。そしてこの第1パルス列信号dが2個のナ
ンドゲートG2,G3からなるゲート回路に導びか
れ、第2ナンドゲートG2へのゲート制御信号e
で制御されて、このゲート回路から入力搬送波パ
ルスaと同期したパルス成分を有する第2パルス
列信号hが出力される。次いでこの第2パルス列
信号hが周波数位相比較器9に導かれて、フエー
ズロツクドループから入力搬送波パルスaと同期
した搬送波kが抽出されるが、情報信号の変化点
に対する第2パルス列信号h中のパルス成分の出
力タイミングによつては抽出される搬送波kに反
転を生ぜしめてしまうという不具合が生ずる。こ
れを第5図のタイムチヤートで説明すると、同図
中情報信号の変化点はt1およびt2で、時間t1の点
が入力搬送波パルスaと正確に同期した搬送波を
抽出し得る点で、パルス成分h′の望ましい発生タ
イミングであるが、パルス成分h′はこの時間点か
らクロツクjのほぼ1周期分だけ時間ずれを生じ
ている。しかしこの程度の時間ずれは搬送波抽出
に及ぼす影響はごく小さく、抽出搬送波の位相を
反転させてしまうというような不具合は生じな
い。そして時間t2で第2パルス列信号k中にパル
ス成分が発生すると抽出される搬送波に位相反転
を生ぜしめて不具合が生ずる。これをこの発明で
はゲート制御信号発生回路およびゲート回路G1,
G2等が次のように作用して解決している。
スを位相偏移変調した入力信号aが導入される
と、第1、第2の各データタイプフリツプフロツ
プFF1,FF2のQ端子から、入力信号aに対して
それぞれクロツクjの1周期分および2周期分遅
れたパルス信号b,cが出力される。そしてこの
両パルス信号b,cがイクスクルーシブオアゲー
トG1に入力してパルス列発生回路15から入力
信号(正しくはパルス信号b)における信号波形
の立上りおよび立下りにおいて、クロツクjの周
期と等しいパルス幅の第1パルス列信号dが発生
する。そしてこの第1パルス列信号dが2個のナ
ンドゲートG2,G3からなるゲート回路に導びか
れ、第2ナンドゲートG2へのゲート制御信号e
で制御されて、このゲート回路から入力搬送波パ
ルスaと同期したパルス成分を有する第2パルス
列信号hが出力される。次いでこの第2パルス列
信号hが周波数位相比較器9に導かれて、フエー
ズロツクドループから入力搬送波パルスaと同期
した搬送波kが抽出されるが、情報信号の変化点
に対する第2パルス列信号h中のパルス成分の出
力タイミングによつては抽出される搬送波kに反
転を生ぜしめてしまうという不具合が生ずる。こ
れを第5図のタイムチヤートで説明すると、同図
中情報信号の変化点はt1およびt2で、時間t1の点
が入力搬送波パルスaと正確に同期した搬送波を
抽出し得る点で、パルス成分h′の望ましい発生タ
イミングであるが、パルス成分h′はこの時間点か
らクロツクjのほぼ1周期分だけ時間ずれを生じ
ている。しかしこの程度の時間ずれは搬送波抽出
に及ぼす影響はごく小さく、抽出搬送波の位相を
反転させてしまうというような不具合は生じな
い。そして時間t2で第2パルス列信号k中にパル
ス成分が発生すると抽出される搬送波に位相反転
を生ぜしめて不具合が生ずる。これをこの発明で
はゲート制御信号発生回路およびゲート回路G1,
G2等が次のように作用して解決している。
即ち、ナンドゲートG3の出力端子に時間点
(入力搬送波周期のほぼ中間点)taでパルス成分
h′が現われると、このパルス成分は第1BCDカウ
ンタCT1およびフリツプフロツプFF4にリセツト
信号として導入され、フリツプフロツプFF4のラ
ツチが反転してその端子出力(ゲート制御信
号)eがLOW即ちゲート禁止レベルとなりゲー
ト回路G2,G3の出力hはこの間禁止される。一
方第1BCDカウンタCT1は上記リセツト時点から
カウントを開始し22カウントして第1時間間隔
T2経過後の時間点tbに第6ナンドゲートG6の出
力iをLOWとするように作動する。次いでこの
LOWレベル信号がフリツプフロツプFF4にセツ
ト信号として入力し、そのラツチが再び反転して
Q端子出力eがHIGH即ちゲート解除レベルとな
りゲート回路G2,G3は出力可能状態となる。上
記の第1時間間隔T2は図示のように入力搬送波
周期T1より小で且つこの搬送波周期T1の1/2より
大なる時間間隔に設定されている。
(入力搬送波周期のほぼ中間点)taでパルス成分
h′が現われると、このパルス成分は第1BCDカウ
ンタCT1およびフリツプフロツプFF4にリセツト
信号として導入され、フリツプフロツプFF4のラ
ツチが反転してその端子出力(ゲート制御信
号)eがLOW即ちゲート禁止レベルとなりゲー
ト回路G2,G3の出力hはこの間禁止される。一
方第1BCDカウンタCT1は上記リセツト時点から
カウントを開始し22カウントして第1時間間隔
T2経過後の時間点tbに第6ナンドゲートG6の出
力iをLOWとするように作動する。次いでこの
LOWレベル信号がフリツプフロツプFF4にセツ
ト信号として入力し、そのラツチが再び反転して
Q端子出力eがHIGH即ちゲート解除レベルとな
りゲート回路G2,G3は出力可能状態となる。上
記の第1時間間隔T2は図示のように入力搬送波
周期T1より小で且つこの搬送波周期T1の1/2より
大なる時間間隔に設定されている。
一方フリツプフロツプFF4のラツチ反転と同時
にそのQ端子の反転出力が第2BCDカウンタCT2
にリセツト信号として入力し、この第2BCDカウ
ンタCT2がカウントを開始する。そして11カウン
トし、この間パルス列発生回路15からパルスが
現われなければこの11カウントした第2時間間隔
T3経過後の時間点tcに第9ナンドゲートG9の出
力gをLOWとするように作用する。このLOW出
力パルスg′が第3、第4のナンドゲートG3,G4
を経て、パルス成分h″となつてフリツプフロツプ
FF4にリセツト信号として入力し、その端子出
力eを再びゲート禁止レベルとする。上記の第2
時間間隔T3は、前記第1時間間隔T2の終期点tb
から搬送波周期T1の3/2より小なる時間点までの
時間間隔に設定されている。また上記時間点tcに
おけるパルス成分h″は第1BCDカウンタCT1へも
リセツト信号として入力し、この第1BCDカウン
タCT1をリセツトするが、この時間点tcでは第3
データタイプフリツプフロツプFF3はクリアされ
ないので時間点tcからtdまでは6カウントした第
3時間間隔T4経過後の時間点tdで第6ナンドゲー
トG6の出力がLOWとなり、フリツプフロツプ
FF4のラツチが反転してその端子出力eが再び
HIGH即ちゲート解除レベルとなる。上記の第3
時間間隔T4は前記第2時間間隔T3の終期点tcか
ら搬送波周期T1の2倍よりも小なる時間点まで
の時間間隔に設定されている。
にそのQ端子の反転出力が第2BCDカウンタCT2
にリセツト信号として入力し、この第2BCDカウ
ンタCT2がカウントを開始する。そして11カウン
トし、この間パルス列発生回路15からパルスが
現われなければこの11カウントした第2時間間隔
T3経過後の時間点tcに第9ナンドゲートG9の出
力gをLOWとするように作用する。このLOW出
力パルスg′が第3、第4のナンドゲートG3,G4
を経て、パルス成分h″となつてフリツプフロツプ
FF4にリセツト信号として入力し、その端子出
力eを再びゲート禁止レベルとする。上記の第2
時間間隔T3は、前記第1時間間隔T2の終期点tb
から搬送波周期T1の3/2より小なる時間点までの
時間間隔に設定されている。また上記時間点tcに
おけるパルス成分h″は第1BCDカウンタCT1へも
リセツト信号として入力し、この第1BCDカウン
タCT1をリセツトするが、この時間点tcでは第3
データタイプフリツプフロツプFF3はクリアされ
ないので時間点tcからtdまでは6カウントした第
3時間間隔T4経過後の時間点tdで第6ナンドゲー
トG6の出力がLOWとなり、フリツプフロツプ
FF4のラツチが反転してその端子出力eが再び
HIGH即ちゲート解除レベルとなる。上記の第3
時間間隔T4は前記第2時間間隔T3の終期点tcか
ら搬送波周期T1の2倍よりも小なる時間点まで
の時間間隔に設定されている。
而して上述のようなゲート制御信号発生回路か
らのゲート制御信号eにより、ゲート回路G2,
G3から時間t2のタイミングに第2パルス列信号k
中にパルス成分の発生することが禁止されて、こ
れが周波数位相比較器9に導びかれ正常な搬送波
kが抽出される。
らのゲート制御信号eにより、ゲート回路G2,
G3から時間t2のタイミングに第2パルス列信号k
中にパルス成分の発生することが禁止されて、こ
れが周波数位相比較器9に導びかれ正常な搬送波
kが抽出される。
以上詳述したようにこの発明によれば入力搬送
波周期のほぼ中間点を始点としてこの搬送波周期
T1より小で且つ当該搬送波周期T1の1/2より大な
る第1時間間隔T2だけゲート禁止レベルとなり、
該第1時間間隔T2の終期点から搬送波周期T1の
3/2より小なる第2時間間隔T3だけゲート解除レ
ベルとなり、さらに該第2時間間隔T3の終期点
から搬送波周期T1の2倍よりも小の第3時間間
隔T4だけゲート禁止レベルとなるゲート制御信
号を発生するゲート制御信号発生回路を設け、こ
のゲート制御信号でゲート回路を制御して入力搬
送波パルスと同期したパルス成分を有する第2パ
ルス列を発生し、これを周波数位相比較器に導び
くようにしたから、抽出される搬送波に反転を生
ぜしめることがなく、入力情報信号がPWMでパ
ルス幅が連続的に変化するものであつても正常な
搬送波を安定して抽出することができるという効
果が得られる。またデジタル回路で構成できるの
で集積回路化が容易で無調整化回路とすることが
できるという効果が得られる。
波周期のほぼ中間点を始点としてこの搬送波周期
T1より小で且つ当該搬送波周期T1の1/2より大な
る第1時間間隔T2だけゲート禁止レベルとなり、
該第1時間間隔T2の終期点から搬送波周期T1の
3/2より小なる第2時間間隔T3だけゲート解除レ
ベルとなり、さらに該第2時間間隔T3の終期点
から搬送波周期T1の2倍よりも小の第3時間間
隔T4だけゲート禁止レベルとなるゲート制御信
号を発生するゲート制御信号発生回路を設け、こ
のゲート制御信号でゲート回路を制御して入力搬
送波パルスと同期したパルス成分を有する第2パ
ルス列を発生し、これを周波数位相比較器に導び
くようにしたから、抽出される搬送波に反転を生
ぜしめることがなく、入力情報信号がPWMでパ
ルス幅が連続的に変化するものであつても正常な
搬送波を安定して抽出することができるという効
果が得られる。またデジタル回路で構成できるの
で集積回路化が容易で無調整化回路とすることが
できるという効果が得られる。
第1図は従来の搬送波抽出装置を示すブロツク
回路図、第2図イ〜ルおよび第3図イ〜ルは同上
装置の作用を説明するためのタイムチヤート、第
4図はこの発明に係る搬送波抽出装置の実施例を
示すブロツク回路図、第5図a〜kは同上実施例
の作用を説明するためのタイムチヤートである。 1:入力端子、9:周波数位相比較器、10:
ループフイルタ、11:電圧制御マルチバイブレ
ータ(電圧制御クロツク信号発振器)、12:リ
ツプルカウンタ、13:出力端子、15:パルス
列発生回路、CT1,CT2:第1、第2のBCDカウ
ンタ、FF1〜FF3:データタイプフリツプフロツ
プ、FF4:フリツプフロツプ、G1:イクスクルー
シブオアゲート、G2〜G9:ナンドゲート、T1:
入力搬送波周期、T2:第1時間間隔、T3:第2
時間間隔、T4:第3時間間隔。
回路図、第2図イ〜ルおよび第3図イ〜ルは同上
装置の作用を説明するためのタイムチヤート、第
4図はこの発明に係る搬送波抽出装置の実施例を
示すブロツク回路図、第5図a〜kは同上実施例
の作用を説明するためのタイムチヤートである。 1:入力端子、9:周波数位相比較器、10:
ループフイルタ、11:電圧制御マルチバイブレ
ータ(電圧制御クロツク信号発振器)、12:リ
ツプルカウンタ、13:出力端子、15:パルス
列発生回路、CT1,CT2:第1、第2のBCDカウ
ンタ、FF1〜FF3:データタイプフリツプフロツ
プ、FF4:フリツプフロツプ、G1:イクスクルー
シブオアゲート、G2〜G9:ナンドゲート、T1:
入力搬送波周期、T2:第1時間間隔、T3:第2
時間間隔、T4:第3時間間隔。
Claims (1)
- 【特許請求の範囲】 1 デジタル情報信号で搬送波パルスを位相偏移
変調した入力信号から、当該入力搬送波パルスと
同期した搬送波を抽出する搬送波抽出装置であつ
て、 前記入力信号における信号波形の立上りおよび
立下りと同期した第1パルス列を発生するパルス
列発生回路と、 入力搬送波周期のほぼ中間点を始点として当該
搬送波周期T1より小で且つ該搬送波周期T1の1/2
より大なる第1時間間隔T2だけゲート禁止レベ
ルとなり、該第1時間間隔T2の終期点から搬送
波周期T1の3/2より小なる第2時間間隔T3だけゲ
ート解除レベルとなり、さらに該第2時間間隔
T3の終期点から搬送波周期T1の2倍よりも小の
第3時間間隔T4だけ禁止レベルとなるゲート制
御信号を発生するゲート制御信号発生回路と、 前記第1パルス列を導入し前記ゲート制御信号
で制御されて前記入力搬送波パルスと同期したパ
ルス成分を有する第2パルス列を出力するゲート
回路と、 周波数位相比較器、ループフイルタ、電圧制御
クロツク信号発振器、および該電圧制御クロツク
信号発振器からのクロツク信号を所要数カウント
するカウンタを備え前記周波数位相比較器に前記
第2パルス列を導入して前記カウンタの出力と位
相比較することにより前記入力搬送波パルスと同
期した搬送波を出力するフエーズロツクドループ
とを具備してなることを特徴とする搬送波抽出装
置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57148510A JPS5939152A (ja) | 1982-08-28 | 1982-08-28 | 搬送波抽出装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57148510A JPS5939152A (ja) | 1982-08-28 | 1982-08-28 | 搬送波抽出装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5939152A JPS5939152A (ja) | 1984-03-03 |
JPS6347389B2 true JPS6347389B2 (ja) | 1988-09-21 |
Family
ID=15454373
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57148510A Granted JPS5939152A (ja) | 1982-08-28 | 1982-08-28 | 搬送波抽出装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5939152A (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60220650A (ja) * | 1984-04-18 | 1985-11-05 | Canon Inc | Psk復号回路 |
JPS6384584A (ja) * | 1986-09-30 | 1988-04-15 | 株式会社 タカラ | ビニル製人形服の製造方法 |
MY118065A (en) * | 1989-10-26 | 2004-08-30 | Toshiba Silicone | Cleaning compositions |
-
1982
- 1982-08-28 JP JP57148510A patent/JPS5939152A/ja active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS5939152A (ja) | 1984-03-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6051312B2 (ja) | 水平走査周波数逓倍回路 | |
GB2026796A (en) | Clock synchronization circuit | |
EP0290851B1 (en) | Synchronizing clock signal generator | |
US6137332A (en) | Clock signal generator and data signal generator | |
JPS5835428B2 (ja) | 搬送波再生回路 | |
KR920009012B1 (ko) | 자동주파수 제어회로 | |
JPS6347389B2 (ja) | ||
JPS5923496B2 (ja) | タイミング抽出方式 | |
US4780893A (en) | Bit synchronizer | |
JPS59143444A (ja) | デイジタルフエ−ズロツクドル−プ回路 | |
JPS61127243A (ja) | ビツト位相同期回路 | |
JP2841935B2 (ja) | 位相復調器 | |
GB2185366A (en) | Multi-phase PSK demodulator | |
JP2013126224A (ja) | クロックリカバリ回路、これを含むデジタル復調回路、クロックリカバリ方法及びこれを含むデジタル復調方法 | |
JPS6058620B2 (ja) | 位相同期回路 | |
JPH04215338A (ja) | Pll回路 | |
JP3008659B2 (ja) | Cmi符号信号のクロック抽出回路 | |
JPH07201137A (ja) | 位相同期ループのロック検出方法及びロック検出装置 | |
JPS628863B2 (ja) | ||
JP3088433B2 (ja) | Msk復調装置 | |
JPH0650881B2 (ja) | タイミング抽出回路 | |
JPH0254622A (ja) | タイミング再生回路 | |
JP3484750B2 (ja) | クロック再生回路 | |
JPH0763148B2 (ja) | 位相同期回路 | |
JPS61142842A (ja) | 搬送波引込み補助方式 |