JPS6346627B2 - - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、フアクシミリ蓄積変換装置において
画信号を装置内部のデータ転送単位に区切つて扱
い、その際転送単位量に満たない場合、ダミービ
ツトを付加する処理を行うフアクシミリ画信号に
対するダミービツト付加方式に関するものであ
る。

〔従来技術〕

フアクシミリ蓄積変換装置の基本的な構成は、
例えば第１図に示す構成を有するものであり、同
図に於いて、１はフアクシミリ画信号の受信回路
で回線対応に＃１〜＃ｎの如く設けられている。
２は符号器、３はRAM等を記憶媒体とするバツ
フアメモリ、４は局側で画信号を付加する際の画
信号発生回路、５は１〜４によつて構成される受
信部、６は磁気デイスク等を記憶媒体とする蓄積
部、７は送信部、８は上記各部を制御する共通制
御装置である。

第１図の構成における画信号の処理は次のよう
に行われる。まず送信端末からの画信号が受信回
路１のいずれかによつて受信され、２値化、標本
化され、符号器２に転送されて冗長度抑圧符号化
され、バツフアメモリ３に転送されて蓄積部６へ
の転送単位量まで蓄積され、転送単位量に達する
度に共通制御装置８に報告され、該共通制御装置
の指令によりバツフアメモリ３から蓄積部６へ転
送、蓄積される。蓄積部６に蓄積された画信号は
共通制御装置８の管理のもとに送信部７へ転送さ
れ、復号化されて受信端末へ送信される。一方、
上記の画信号の前に例えば発信者番号等の情報を
付加して送出する場合は、共通制御装置８の指令
により画信号発信回路４で画信号を発生し、受信
画信号と同様に符号化、蓄積し、受信画信号に先
立つて送信部７へ転送される。

一般に蓄積部のメモリは大容量のデータ蓄積が
可能なように磁気デイスク等が用いられ、そのよ
うな装置へのデータの書き込み、読み出しの転送
単位は、転送効率や管理の容易性などから数キロ
バイトに設定されている。一方、符号器から画信
号はビツト毎に出力されるから、蓄積部への転送
単位にそろえるためバツフアメモリが必要にな
る。

ところで画信号量はバツフアメモリの蓄積単位
（すなわち蓄積部への転送単位）で割り切れない
のが普通だから、特に前述の付加画信号のように
データ量の少ないものは蓄積単位に満たない不足
部分が生じ、この部分のデータは送信部７で無効
データとして読み捨てる必要がある。もし符号化
方式がモデフアイド・ハフマン方式ならば上記不
足部分に対応するバツフアメモリの領域を“０”
としておけばよい。また読み捨て情報が“１”で
あるような符号化方式なら“１”とすればよいこ
とになる。

〔発明が解決しようとする課題〕

このような場合、従来は専用のハードウエアに
よりデータ書き込みの事前にバツフアメモリの
“０”クリアまたは“１”クリアを行つてからデ
ータを蓄積するか、あるいはプログラム的に
“０”または“１”の事前書き込みを行つた後デ
ータ蓄積をしていた。このため、専用ハードの場
合は金物量が多くなつたり、事前書き込みの間符
号器が待たされたり、プログラムの場合はバツフ
アメモリ内の制御部の処理量が大幅に増加すると
いう欠点があつた。

〔課題を解決するための手段〕

本発明は、読みとばし情報が全て“０”または
全て“１”であることに着目し、バツフアメモリ
の蓄積部への送出用インタフエース部に論理ゲー
トを設け、その開閉により有効な画信号の送出
と、読みとばし情報の送出とを切替えることを特
徴とし、その目的は大幅な金物量増加やプログラ
ムの処理能力上の負担の増大を招くことなく、容
易に画信号の持続を行うことにある。以下実施例
について詳細に説明する。

〔実施例〕

第２図は本発明の実施例の要部ブロツク線図で
あり、第１図のフアクシミリ蓄積変換装置のバツ
フアメモリの構成を示すものである。同図に於い
て、９はランダムアクセスメモリ、１０は符号器
インタフエース回路でシフトレジスタから構成さ
れデータのシリアル／パラレル変換機能を有す
る。この変換は、符号器から出力されるビツトシ
リアルな画信号をランダムアクセスメモリ９の入
出力単位（通常のRAMでは８ビツト）にそろえ
るためのものである。１１はバツフアレジスタ、
１２はアンド回路、１３は有効データ長の記憶、
メモリ９のアドレス発生、アンド回路１２の制御
信号の発生等の機能を有する制御部、１４は符号
器からの画信号線、１５はクロツク線、１６は一
連の画信号の終了通知線、１７は蓄積部への画信
号線、１８は蓄積部からのクロツク線、１９は共
通制御装置への転送要求線である。

本実施例における動作は、まず符号器より画信
号線１４およびクロツク線１５を介してビツトシ
リアルな画信号とクロツクが符号器インタフエー
ス回路１０へ入力され、パラレル信号に変換され
ると、該符号器インタフエース回路１０から制御
部１３に転送要求を出し、制御部１３から書込み
アドレスを発生してメモリ９へ送出し、メモリ９
へ符号器インタフエース回路１０からパラレルに
データを書き込む。制御部１３ではメモリ９に蓄
積したデータ量をカウントアツプし、蓄積部６へ
の転送単位に相当する一定量に達すると転送要求
線１９を介して共通制御装置へ転送要求を出す。
この状態で蓄積部からクロツク線１８を介して転
送クロツクが来ると制御部１３はメモリ９に対し
て読み出しアドレスを与え、一方アンド回路１２
に“１”を与え、メモリ９からの出力をバツフア
レジスタ１１に転送し、蓄積部によつて読みとら
れて蓄積される。

ところで、符号器からの一連の入力が終了した
ときには、終了通知が終了通知線１６から制御部
１３へ通知され、その時点で共通制御装置へ転送
要求が出され、蓄積部から転送クロツクが送られ
てくる。このようにデータ量が蓄積部への転送単
位に満たない場合は、制御部１３がカウントして
いるメモリ９の蓄積データ量を有効データ長とし
て記憶していて、蓄積部へ出力する際は、有効デ
ータ長分のデータを出力する場合は制御部１３は
アンド回路１２に“１”を与え、メモリ９内のデ
ータをそのまま出力し、不足分のデータを出力す
る場合は制御部１３はアンド回路１２に“０”を
与えて、全て“０”のデータを出力する。これに
より、前半部が画信号データ、後半部が全て
“０”で構成された転送単位データが蓄積部へ転
送される。

したがつて従来この種の処理に必要であつたメ
モリの“０”クリア用のハードウエア、あるいは
プログラムによる“０”書き込み処理なしで、容
易に無効データ“０”として転送することができ
る。またもし、復号時の読み捨てデータが“１”
であるような符号化方式なら、アンドゲートの代
りにオアゲートを用い、その制御部側の端子に、
常時は“０”、無効データ送出時は“１”とすれ
ばよい。

なお、符号器からの出力画信号がメモリ９のア
クセス単位（例えば8bit）に満たない端数ビツト
を残し終了した場合は、符号器インタフエース回
路１０でダミービツト“０”を補つてシリアル／
バラレル変換を完遂する。この処理は本発明のみ
ならず、従来技術においても必要であつたもので
ある。

〔発明の効果〕

以上説明したように、本発明のダミービツト付
加方式を用いることにより、容易に無効データの
付加が行えるから、フアクシミリ蓄積変換装置の
受信部に用いることにより、コストアツプや処理
能力低下を招くことなく画信号の結合を行うこと
ができ、例えば受信画面の前に発信者番号や発信
日時等の情報を付加して送ることが容易に行え
る。また、一般の受信画面の末尾についても同様
の処理を行えば、同一着信加入者への送信画面が
たまつているとき、一ページ毎にトーナル手順を
やりなおすことなく、あたかも長尺画面のように
連続送出することが可能である。

【図面の簡単な説明】

第１図は、フアクシミリ蓄積変換装置の基本的
な構成例、第２図は本発明の実施例のバツフアメ
モリの構成図である。 １……受信回路、２……符号器、３……バツフ
アメモリ、４……画信号発生回路、５……受信
部、６……蓄積部、７……送信部、８……共通制
御装置、９……ランダムアクセスメモリ、１０…
…符号器インタフエース回路、１１……バツフア
レジスタ、１２……アンド回路、１３……制御
部、１４……画信号線、１５……クロツク線、１
６……終了通知線、１７……画信号線、１９……
転送要求線。

Claims (1)

【特許請求の範囲】
1. １ フアクシミリ画信号の受信部、蓄積部、送信
   部、及び各部を制御する共通制御装置からなるフ
   アクシミリ蓄積変換装置に於いて、前記受信部に
   設けられ前記蓄積部との転送速度、転送単位の整
   合用のバツフアメモリに、入力されたデータが予
   め定めた転送単位であるか否か判別する制御部
   と、バツフアメモリ出力部に該制御部によつて制
   御される論理ゲートとを設け、前記蓄積部へ転送
   するデータが前記転送単位以上のときは該データ
   をそのまま前記論理ゲートを介して転送するよう
   に制御し、前記蓄積部へ転送するデータが前記転
   送単位に満たないときは、不足分のデータとして
   “０”又は“１”のダミービツトを前記論理ゲー
   トを制御して付加し転送することを特徴とするフ
   アクシミリ画信号に対するダミービツト付加方
   式。