JPS6346627B2 - - Google Patents
Info
- Publication number
- JPS6346627B2 JPS6346627B2 JP54138931A JP13893179A JPS6346627B2 JP S6346627 B2 JPS6346627 B2 JP S6346627B2 JP 54138931 A JP54138931 A JP 54138931A JP 13893179 A JP13893179 A JP 13893179A JP S6346627 B2 JPS6346627 B2 JP S6346627B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- section
- transferred
- image signal
- storage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000000034 method Methods 0.000 claims description 10
- 238000006243 chemical reaction Methods 0.000 claims description 9
- 230000005540 biological transmission Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/41—Bandwidth or redundancy reduction
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Facsimiles In General (AREA)
- Storing Facsimile Image Data (AREA)
- Communication Control (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、フアクシミリ蓄積変換装置において
画信号を装置内部のデータ転送単位に区切つて扱
い、その際転送単位量に満たない場合、ダミービ
ツトを付加する処理を行うフアクシミリ画信号に
対するダミービツト付加方式に関するものであ
る。
画信号を装置内部のデータ転送単位に区切つて扱
い、その際転送単位量に満たない場合、ダミービ
ツトを付加する処理を行うフアクシミリ画信号に
対するダミービツト付加方式に関するものであ
る。
フアクシミリ蓄積変換装置の基本的な構成は、
例えば第1図に示す構成を有するものであり、同
図に於いて、1はフアクシミリ画信号の受信回路
で回線対応に#1〜#nの如く設けられている。
2は符号器、3はRAM等を記憶媒体とするバツ
フアメモリ、4は局側で画信号を付加する際の画
信号発生回路、5は1〜4によつて構成される受
信部、6は磁気デイスク等を記憶媒体とする蓄積
部、7は送信部、8は上記各部を制御する共通制
御装置である。
例えば第1図に示す構成を有するものであり、同
図に於いて、1はフアクシミリ画信号の受信回路
で回線対応に#1〜#nの如く設けられている。
2は符号器、3はRAM等を記憶媒体とするバツ
フアメモリ、4は局側で画信号を付加する際の画
信号発生回路、5は1〜4によつて構成される受
信部、6は磁気デイスク等を記憶媒体とする蓄積
部、7は送信部、8は上記各部を制御する共通制
御装置である。
第1図の構成における画信号の処理は次のよう
に行われる。まず送信端末からの画信号が受信回
路1のいずれかによつて受信され、2値化、標本
化され、符号器2に転送されて冗長度抑圧符号化
され、バツフアメモリ3に転送されて蓄積部6へ
の転送単位量まで蓄積され、転送単位量に達する
度に共通制御装置8に報告され、該共通制御装置
の指令によりバツフアメモリ3から蓄積部6へ転
送、蓄積される。蓄積部6に蓄積された画信号は
共通制御装置8の管理のもとに送信部7へ転送さ
れ、復号化されて受信端末へ送信される。一方、
上記の画信号の前に例えば発信者番号等の情報を
付加して送出する場合は、共通制御装置8の指令
により画信号発信回路4で画信号を発生し、受信
画信号と同様に符号化、蓄積し、受信画信号に先
立つて送信部7へ転送される。
に行われる。まず送信端末からの画信号が受信回
路1のいずれかによつて受信され、2値化、標本
化され、符号器2に転送されて冗長度抑圧符号化
され、バツフアメモリ3に転送されて蓄積部6へ
の転送単位量まで蓄積され、転送単位量に達する
度に共通制御装置8に報告され、該共通制御装置
の指令によりバツフアメモリ3から蓄積部6へ転
送、蓄積される。蓄積部6に蓄積された画信号は
共通制御装置8の管理のもとに送信部7へ転送さ
れ、復号化されて受信端末へ送信される。一方、
上記の画信号の前に例えば発信者番号等の情報を
付加して送出する場合は、共通制御装置8の指令
により画信号発信回路4で画信号を発生し、受信
画信号と同様に符号化、蓄積し、受信画信号に先
立つて送信部7へ転送される。
一般に蓄積部のメモリは大容量のデータ蓄積が
可能なように磁気デイスク等が用いられ、そのよ
うな装置へのデータの書き込み、読み出しの転送
単位は、転送効率や管理の容易性などから数キロ
バイトに設定されている。一方、符号器から画信
号はビツト毎に出力されるから、蓄積部への転送
単位にそろえるためバツフアメモリが必要にな
る。
可能なように磁気デイスク等が用いられ、そのよ
うな装置へのデータの書き込み、読み出しの転送
単位は、転送効率や管理の容易性などから数キロ
バイトに設定されている。一方、符号器から画信
号はビツト毎に出力されるから、蓄積部への転送
単位にそろえるためバツフアメモリが必要にな
る。
ところで画信号量はバツフアメモリの蓄積単位
(すなわち蓄積部への転送単位)で割り切れない
のが普通だから、特に前述の付加画信号のように
データ量の少ないものは蓄積単位に満たない不足
部分が生じ、この部分のデータは送信部7で無効
データとして読み捨てる必要がある。もし符号化
方式がモデフアイド・ハフマン方式ならば上記不
足部分に対応するバツフアメモリの領域を“0”
としておけばよい。また読み捨て情報が“1”で
あるような符号化方式なら“1”とすればよいこ
とになる。
(すなわち蓄積部への転送単位)で割り切れない
のが普通だから、特に前述の付加画信号のように
データ量の少ないものは蓄積単位に満たない不足
部分が生じ、この部分のデータは送信部7で無効
データとして読み捨てる必要がある。もし符号化
方式がモデフアイド・ハフマン方式ならば上記不
足部分に対応するバツフアメモリの領域を“0”
としておけばよい。また読み捨て情報が“1”で
あるような符号化方式なら“1”とすればよいこ
とになる。
このような場合、従来は専用のハードウエアに
よりデータ書き込みの事前にバツフアメモリの
“0”クリアまたは“1”クリアを行つてからデ
ータを蓄積するか、あるいはプログラム的に
“0”または“1”の事前書き込みを行つた後デ
ータ蓄積をしていた。このため、専用ハードの場
合は金物量が多くなつたり、事前書き込みの間符
号器が待たされたり、プログラムの場合はバツフ
アメモリ内の制御部の処理量が大幅に増加すると
いう欠点があつた。
よりデータ書き込みの事前にバツフアメモリの
“0”クリアまたは“1”クリアを行つてからデ
ータを蓄積するか、あるいはプログラム的に
“0”または“1”の事前書き込みを行つた後デ
ータ蓄積をしていた。このため、専用ハードの場
合は金物量が多くなつたり、事前書き込みの間符
号器が待たされたり、プログラムの場合はバツフ
アメモリ内の制御部の処理量が大幅に増加すると
いう欠点があつた。
本発明は、読みとばし情報が全て“0”または
全て“1”であることに着目し、バツフアメモリ
の蓄積部への送出用インタフエース部に論理ゲー
トを設け、その開閉により有効な画信号の送出
と、読みとばし情報の送出とを切替えることを特
徴とし、その目的は大幅な金物量増加やプログラ
ムの処理能力上の負担の増大を招くことなく、容
易に画信号の持続を行うことにある。以下実施例
について詳細に説明する。
全て“1”であることに着目し、バツフアメモリ
の蓄積部への送出用インタフエース部に論理ゲー
トを設け、その開閉により有効な画信号の送出
と、読みとばし情報の送出とを切替えることを特
徴とし、その目的は大幅な金物量増加やプログラ
ムの処理能力上の負担の増大を招くことなく、容
易に画信号の持続を行うことにある。以下実施例
について詳細に説明する。
第2図は本発明の実施例の要部ブロツク線図で
あり、第1図のフアクシミリ蓄積変換装置のバツ
フアメモリの構成を示すものである。同図に於い
て、9はランダムアクセスメモリ、10は符号器
インタフエース回路でシフトレジスタから構成さ
れデータのシリアル/パラレル変換機能を有す
る。この変換は、符号器から出力されるビツトシ
リアルな画信号をランダムアクセスメモリ9の入
出力単位(通常のRAMでは8ビツト)にそろえ
るためのものである。11はバツフアレジスタ、
12はアンド回路、13は有効データ長の記憶、
メモリ9のアドレス発生、アンド回路12の制御
信号の発生等の機能を有する制御部、14は符号
器からの画信号線、15はクロツク線、16は一
連の画信号の終了通知線、17は蓄積部への画信
号線、18は蓄積部からのクロツク線、19は共
通制御装置への転送要求線である。
あり、第1図のフアクシミリ蓄積変換装置のバツ
フアメモリの構成を示すものである。同図に於い
て、9はランダムアクセスメモリ、10は符号器
インタフエース回路でシフトレジスタから構成さ
れデータのシリアル/パラレル変換機能を有す
る。この変換は、符号器から出力されるビツトシ
リアルな画信号をランダムアクセスメモリ9の入
出力単位(通常のRAMでは8ビツト)にそろえ
るためのものである。11はバツフアレジスタ、
12はアンド回路、13は有効データ長の記憶、
メモリ9のアドレス発生、アンド回路12の制御
信号の発生等の機能を有する制御部、14は符号
器からの画信号線、15はクロツク線、16は一
連の画信号の終了通知線、17は蓄積部への画信
号線、18は蓄積部からのクロツク線、19は共
通制御装置への転送要求線である。
本実施例における動作は、まず符号器より画信
号線14およびクロツク線15を介してビツトシ
リアルな画信号とクロツクが符号器インタフエー
ス回路10へ入力され、パラレル信号に変換され
ると、該符号器インタフエース回路10から制御
部13に転送要求を出し、制御部13から書込み
アドレスを発生してメモリ9へ送出し、メモリ9
へ符号器インタフエース回路10からパラレルに
データを書き込む。制御部13ではメモリ9に蓄
積したデータ量をカウントアツプし、蓄積部6へ
の転送単位に相当する一定量に達すると転送要求
線19を介して共通制御装置へ転送要求を出す。
この状態で蓄積部からクロツク線18を介して転
送クロツクが来ると制御部13はメモリ9に対し
て読み出しアドレスを与え、一方アンド回路12
に“1”を与え、メモリ9からの出力をバツフア
レジスタ11に転送し、蓄積部によつて読みとら
れて蓄積される。
号線14およびクロツク線15を介してビツトシ
リアルな画信号とクロツクが符号器インタフエー
ス回路10へ入力され、パラレル信号に変換され
ると、該符号器インタフエース回路10から制御
部13に転送要求を出し、制御部13から書込み
アドレスを発生してメモリ9へ送出し、メモリ9
へ符号器インタフエース回路10からパラレルに
データを書き込む。制御部13ではメモリ9に蓄
積したデータ量をカウントアツプし、蓄積部6へ
の転送単位に相当する一定量に達すると転送要求
線19を介して共通制御装置へ転送要求を出す。
この状態で蓄積部からクロツク線18を介して転
送クロツクが来ると制御部13はメモリ9に対し
て読み出しアドレスを与え、一方アンド回路12
に“1”を与え、メモリ9からの出力をバツフア
レジスタ11に転送し、蓄積部によつて読みとら
れて蓄積される。
ところで、符号器からの一連の入力が終了した
ときには、終了通知が終了通知線16から制御部
13へ通知され、その時点で共通制御装置へ転送
要求が出され、蓄積部から転送クロツクが送られ
てくる。このようにデータ量が蓄積部への転送単
位に満たない場合は、制御部13がカウントして
いるメモリ9の蓄積データ量を有効データ長とし
て記憶していて、蓄積部へ出力する際は、有効デ
ータ長分のデータを出力する場合は制御部13は
アンド回路12に“1”を与え、メモリ9内のデ
ータをそのまま出力し、不足分のデータを出力す
る場合は制御部13はアンド回路12に“0”を
与えて、全て“0”のデータを出力する。これに
より、前半部が画信号データ、後半部が全て
“0”で構成された転送単位データが蓄積部へ転
送される。
ときには、終了通知が終了通知線16から制御部
13へ通知され、その時点で共通制御装置へ転送
要求が出され、蓄積部から転送クロツクが送られ
てくる。このようにデータ量が蓄積部への転送単
位に満たない場合は、制御部13がカウントして
いるメモリ9の蓄積データ量を有効データ長とし
て記憶していて、蓄積部へ出力する際は、有効デ
ータ長分のデータを出力する場合は制御部13は
アンド回路12に“1”を与え、メモリ9内のデ
ータをそのまま出力し、不足分のデータを出力す
る場合は制御部13はアンド回路12に“0”を
与えて、全て“0”のデータを出力する。これに
より、前半部が画信号データ、後半部が全て
“0”で構成された転送単位データが蓄積部へ転
送される。
したがつて従来この種の処理に必要であつたメ
モリの“0”クリア用のハードウエア、あるいは
プログラムによる“0”書き込み処理なしで、容
易に無効データ“0”として転送することができ
る。またもし、復号時の読み捨てデータが“1”
であるような符号化方式なら、アンドゲートの代
りにオアゲートを用い、その制御部側の端子に、
常時は“0”、無効データ送出時は“1”とすれ
ばよい。
モリの“0”クリア用のハードウエア、あるいは
プログラムによる“0”書き込み処理なしで、容
易に無効データ“0”として転送することができ
る。またもし、復号時の読み捨てデータが“1”
であるような符号化方式なら、アンドゲートの代
りにオアゲートを用い、その制御部側の端子に、
常時は“0”、無効データ送出時は“1”とすれ
ばよい。
なお、符号器からの出力画信号がメモリ9のア
クセス単位(例えば8bit)に満たない端数ビツト
を残し終了した場合は、符号器インタフエース回
路10でダミービツト“0”を補つてシリアル/
バラレル変換を完遂する。この処理は本発明のみ
ならず、従来技術においても必要であつたもので
ある。
クセス単位(例えば8bit)に満たない端数ビツト
を残し終了した場合は、符号器インタフエース回
路10でダミービツト“0”を補つてシリアル/
バラレル変換を完遂する。この処理は本発明のみ
ならず、従来技術においても必要であつたもので
ある。
以上説明したように、本発明のダミービツト付
加方式を用いることにより、容易に無効データの
付加が行えるから、フアクシミリ蓄積変換装置の
受信部に用いることにより、コストアツプや処理
能力低下を招くことなく画信号の結合を行うこと
ができ、例えば受信画面の前に発信者番号や発信
日時等の情報を付加して送ることが容易に行え
る。また、一般の受信画面の末尾についても同様
の処理を行えば、同一着信加入者への送信画面が
たまつているとき、一ページ毎にトーナル手順を
やりなおすことなく、あたかも長尺画面のように
連続送出することが可能である。
加方式を用いることにより、容易に無効データの
付加が行えるから、フアクシミリ蓄積変換装置の
受信部に用いることにより、コストアツプや処理
能力低下を招くことなく画信号の結合を行うこと
ができ、例えば受信画面の前に発信者番号や発信
日時等の情報を付加して送ることが容易に行え
る。また、一般の受信画面の末尾についても同様
の処理を行えば、同一着信加入者への送信画面が
たまつているとき、一ページ毎にトーナル手順を
やりなおすことなく、あたかも長尺画面のように
連続送出することが可能である。
第1図は、フアクシミリ蓄積変換装置の基本的
な構成例、第2図は本発明の実施例のバツフアメ
モリの構成図である。 1……受信回路、2……符号器、3……バツフ
アメモリ、4……画信号発生回路、5……受信
部、6……蓄積部、7……送信部、8……共通制
御装置、9……ランダムアクセスメモリ、10…
…符号器インタフエース回路、11……バツフア
レジスタ、12……アンド回路、13……制御
部、14……画信号線、15……クロツク線、1
6……終了通知線、17……画信号線、19……
転送要求線。
な構成例、第2図は本発明の実施例のバツフアメ
モリの構成図である。 1……受信回路、2……符号器、3……バツフ
アメモリ、4……画信号発生回路、5……受信
部、6……蓄積部、7……送信部、8……共通制
御装置、9……ランダムアクセスメモリ、10…
…符号器インタフエース回路、11……バツフア
レジスタ、12……アンド回路、13……制御
部、14……画信号線、15……クロツク線、1
6……終了通知線、17……画信号線、19……
転送要求線。
Claims (1)
- 1 フアクシミリ画信号の受信部、蓄積部、送信
部、及び各部を制御する共通制御装置からなるフ
アクシミリ蓄積変換装置に於いて、前記受信部に
設けられ前記蓄積部との転送速度、転送単位の整
合用のバツフアメモリに、入力されたデータが予
め定めた転送単位であるか否か判別する制御部
と、バツフアメモリ出力部に該制御部によつて制
御される論理ゲートとを設け、前記蓄積部へ転送
するデータが前記転送単位以上のときは該データ
をそのまま前記論理ゲートを介して転送するよう
に制御し、前記蓄積部へ転送するデータが前記転
送単位に満たないときは、不足分のデータとして
“0”又は“1”のダミービツトを前記論理ゲー
トを制御して付加し転送することを特徴とするフ
アクシミリ画信号に対するダミービツト付加方
式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13893179A JPS5662463A (en) | 1979-10-27 | 1979-10-27 | Dummy bit addition system to facsimile video signal |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13893179A JPS5662463A (en) | 1979-10-27 | 1979-10-27 | Dummy bit addition system to facsimile video signal |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5662463A JPS5662463A (en) | 1981-05-28 |
JPS6346627B2 true JPS6346627B2 (ja) | 1988-09-16 |
Family
ID=15233481
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13893179A Granted JPS5662463A (en) | 1979-10-27 | 1979-10-27 | Dummy bit addition system to facsimile video signal |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5662463A (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58116842A (ja) * | 1981-12-29 | 1983-07-12 | Matsushita Electric Ind Co Ltd | 中継同報装置のデ−タ処理方法 |
JPS63127672A (ja) * | 1986-11-18 | 1988-05-31 | Matsushita Electric Ind Co Ltd | 画信号処理装置 |
-
1979
- 1979-10-27 JP JP13893179A patent/JPS5662463A/ja active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS5662463A (en) | 1981-05-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH04199981A (ja) | 即時処理型1次元符号器 | |
JPS6253572A (ja) | フアクシミリ装置 | |
JPS6346627B2 (ja) | ||
JP2738136B2 (ja) | ブロック化装置 | |
JPH0152955B2 (ja) | ||
SU491980A1 (ru) | Устройство дл записи цифровой информации | |
JPS6111845A (ja) | 印字デ−タ制御装置 | |
JPH07123280B2 (ja) | 画像信号処理装置 | |
JPS5923514B2 (ja) | 二次元逐次符号化方式 | |
JPS6333403Y2 (ja) | ||
JPS6051065A (ja) | 画像信号処理方式 | |
JP2790755B2 (ja) | ファクシミリ装置 | |
JPS5892166A (ja) | 蓄積装置における書込み制御方式 | |
JPH0352714B2 (ja) | ||
JPS6126868B2 (ja) | ||
JPH0831807B2 (ja) | 伝送中にデイジタル減衰および/または符号変換の実施される、パリテイチエツク可能な2進符号語の処理法 | |
JPS6258729A (ja) | 予測符号化装置 | |
JPH0131740B2 (ja) | ||
JPH0131830B2 (ja) | ||
JPS6058628B2 (ja) | フアクシミリ信号符号化方式 | |
JPH0535587A (ja) | メモリ制御装置 | |
JPS5855526B2 (ja) | バッファ・メモリ | |
JPS6028431B2 (ja) | フアクシミリ信号符号化方法 | |
JPS62193361A (ja) | フアクシミリ通信装置 | |
JPS617770A (ja) | イメ−ジデ−タ制御方式 |