JPS6346627B2 - - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、フアクシミリ蓄積変換装置において
画信号を装置内部のデータ転送単位に区切つて扱
い、その際転送単位量に満たない場合、ダミービ
ツトを付加する処理を行うフアクシミリ画信号に
対するダミービツト付加方式に関するものであ
る。[Detailed Description of the Invention] [Field of Industrial Application] The present invention handles an image signal in a facsimile storage/conversion device by dividing it into data transfer units within the device, and if the amount is less than the transfer unit amount, dummy bits are added. This invention relates to a method for adding dummy bits to a facsimile image signal.

〔従来技術〕[Prior art]

フアクシミリ蓄積変換装置の基本的な構成は、
例えば第１図に示す構成を有するものであり、同
図に於いて、１はフアクシミリ画信号の受信回路
で回線対応に＃１〜＃ｎの如く設けられている。
２は符号器、３はRAM等を記憶媒体とするバツ
フアメモリ、４は局側で画信号を付加する際の画
信号発生回路、５は１〜４によつて構成される受
信部、６は磁気デイスク等を記憶媒体とする蓄積
部、７は送信部、８は上記各部を制御する共通制
御装置である。 The basic configuration of the facsimile storage and conversion device is as follows:
For example, it has the configuration shown in FIG. 1, in which numeral 1 represents a facsimile image signal receiving circuit, which is provided corresponding to the lines as shown in #1 to #n.
2 is an encoder, 3 is a buffer memory using RAM or the like as a storage medium, 4 is an image signal generation circuit for adding an image signal on the station side, 5 is a receiving section constituted by 1 to 4, and 6 is a magnetic field. A storage section using a disk or the like as a storage medium, 7 a transmitting section, and 8 a common control device for controlling each of the above sections.

第１図の構成における画信号の処理は次のよう
に行われる。まず送信端末からの画信号が受信回
路１のいずれかによつて受信され、２値化、標本
化され、符号器２に転送されて冗長度抑圧符号化
され、バツフアメモリ３に転送されて蓄積部６へ
の転送単位量まで蓄積され、転送単位量に達する
度に共通制御装置８に報告され、該共通制御装置
の指令によりバツフアメモリ３から蓄積部６へ転
送、蓄積される。蓄積部６に蓄積された画信号は
共通制御装置８の管理のもとに送信部７へ転送さ
れ、復号化されて受信端末へ送信される。一方、
上記の画信号の前に例えば発信者番号等の情報を
付加して送出する場合は、共通制御装置８の指令
により画信号発信回路４で画信号を発生し、受信
画信号と同様に符号化、蓄積し、受信画信号に先
立つて送信部７へ転送される。 Image signal processing in the configuration of FIG. 1 is performed as follows. First, an image signal from a transmitting terminal is received by one of the receiving circuits 1, binarized and sampled, transferred to the encoder 2, redundancy suppression coded, transferred to the buffer memory 3, and stored in the storage section. Each time the transfer unit amount is reached, it is reported to the common control device 8, and the data is transferred from the buffer memory 3 to the storage section 6 and accumulated in accordance with a command from the common control device. The image signal stored in the storage section 6 is transferred to the transmission section 7 under the management of the common control device 8, decoded, and transmitted to the receiving terminal. on the other hand,
When transmitting information such as a caller number in front of the above-mentioned image signal, the image signal is generated in the image signal transmitting circuit 4 according to a command from the common control device 8, and encoded in the same way as the received image signal. , and is transferred to the transmitter 7 prior to the received image signal.

一般に蓄積部のメモリは大容量のデータ蓄積が
可能なように磁気デイスク等が用いられ、そのよ
うな装置へのデータの書き込み、読み出しの転送
単位は、転送効率や管理の容易性などから数キロ
バイトに設定されている。一方、符号器から画信
号はビツト毎に出力されるから、蓄積部への転送
単位にそろえるためバツフアメモリが必要にな
る。 Generally, a magnetic disk or the like is used for the memory of the storage unit so that a large amount of data can be stored, and the transfer unit for writing and reading data to such a device is several kilobytes for reasons of transfer efficiency and ease of management. is set to . On the other hand, since the encoder outputs the image signal bit by bit, a buffer memory is required to arrange the image signals in units of transfer to the storage section.

ところで画信号量はバツフアメモリの蓄積単位
（すなわち蓄積部への転送単位）で割り切れない
のが普通だから、特に前述の付加画信号のように
データ量の少ないものは蓄積単位に満たない不足
部分が生じ、この部分のデータは送信部７で無効
データとして読み捨てる必要がある。もし符号化
方式がモデフアイド・ハフマン方式ならば上記不
足部分に対応するバツフアメモリの領域を“０”
としておけばよい。また読み捨て情報が“１”で
あるような符号化方式なら“１”とすればよいこ
とになる。 By the way, the amount of image signal is usually not divisible by the storage unit of the buffer memory (that is, the unit of transfer to the storage section), so especially when the amount of data is small, such as the aforementioned additional image signal, there is a shortage that does not meet the storage unit. , it is necessary for the transmitter 7 to read and discard this portion of data as invalid data. If the encoding method is the Modified Huffman method, the area of buffer memory corresponding to the above missing part is set to “0”.
You can leave it as . Furthermore, if the encoding method is such that the discard information is "1", it is sufficient to set it to "1".

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

このような場合、従来は専用のハードウエアに
よりデータ書き込みの事前にバツフアメモリの
“０”クリアまたは“１”クリアを行つてからデ
ータを蓄積するか、あるいはプログラム的に
“０”または“１”の事前書き込みを行つた後デ
ータ蓄積をしていた。このため、専用ハードの場
合は金物量が多くなつたり、事前書き込みの間符
号器が待たされたり、プログラムの場合はバツフ
アメモリ内の制御部の処理量が大幅に増加すると
いう欠点があつた。 In such cases, conventionally, the buffer memory is cleared to "0" or "1" using dedicated hardware before data is written, and then the data is stored, or the data is cleared to "0" or "1" programmatically. Data was stored after pre-writing. For this reason, in the case of dedicated hardware, the amount of hardware increases and the encoder is forced to wait during prewriting, and in the case of a program, the amount of processing by the control section in the buffer memory increases significantly.

〔課題を解決するための手段〕[Means to solve the problem]

本発明は、読みとばし情報が全て“０”または
全て“１”であることに着目し、バツフアメモリ
の蓄積部への送出用インタフエース部に論理ゲー
トを設け、その開閉により有効な画信号の送出
と、読みとばし情報の送出とを切替えることを特
徴とし、その目的は大幅な金物量増加やプログラ
ムの処理能力上の負担の増大を招くことなく、容
易に画信号の持続を行うことにある。以下実施例
について詳細に説明する。 The present invention focuses on the fact that the read skip information is all "0" or all "1", and a logic gate is provided in the interface section for sending to the storage section of the buffer memory, and by opening and closing the logic gate, effective image signals are sent out. The purpose of this is to easily maintain the image signal without causing a significant increase in the amount of hardware or an increase in the burden on the processing capacity of the program. Examples will be described in detail below.

〔実施例〕〔Example〕

第２図は本発明の実施例の要部ブロツク線図で
あり、第１図のフアクシミリ蓄積変換装置のバツ
フアメモリの構成を示すものである。同図に於い
て、９はランダムアクセスメモリ、１０は符号器
インタフエース回路でシフトレジスタから構成さ
れデータのシリアル／パラレル変換機能を有す
る。この変換は、符号器から出力されるビツトシ
リアルな画信号をランダムアクセスメモリ９の入
出力単位（通常のRAMでは８ビツト）にそろえ
るためのものである。１１はバツフアレジスタ、
１２はアンド回路、１３は有効データ長の記憶、
メモリ９のアドレス発生、アンド回路１２の制御
信号の発生等の機能を有する制御部、１４は符号
器からの画信号線、１５はクロツク線、１６は一
連の画信号の終了通知線、１７は蓄積部への画信
号線、１８は蓄積部からのクロツク線、１９は共
通制御装置への転送要求線である。 FIG. 2 is a block diagram of essential parts of an embodiment of the present invention, showing the structure of the buffer memory of the facsimile storage and conversion device of FIG. In the figure, 9 is a random access memory, and 10 is an encoder interface circuit which is composed of a shift register and has a data serial/parallel conversion function. This conversion is performed to align the bit-serial image signals output from the encoder to the input/output unit of the random access memory 9 (8 bits in normal RAM). 11 is buffer register,
12 is an AND circuit, 13 is a memory for effective data length,
14 is an image signal line from the encoder; 15 is a clock line; 16 is an end notification line for a series of image signals; An image signal line to the storage section, 18 a clock line from the storage section, and 19 a transfer request line to the common control device.

本実施例における動作は、まず符号器より画信
号線１４およびクロツク線１５を介してビツトシ
リアルな画信号とクロツクが符号器インタフエー
ス回路１０へ入力され、パラレル信号に変換され
ると、該符号器インタフエース回路１０から制御
部１３に転送要求を出し、制御部１３から書込み
アドレスを発生してメモリ９へ送出し、メモリ９
へ符号器インタフエース回路１０からパラレルに
データを書き込む。制御部１３ではメモリ９に蓄
積したデータ量をカウントアツプし、蓄積部６へ
の転送単位に相当する一定量に達すると転送要求
線１９を介して共通制御装置へ転送要求を出す。
この状態で蓄積部からクロツク線１８を介して転
送クロツクが来ると制御部１３はメモリ９に対し
て読み出しアドレスを与え、一方アンド回路１２
に“１”を与え、メモリ９からの出力をバツフア
レジスタ１１に転送し、蓄積部によつて読みとら
れて蓄積される。 In the operation of this embodiment, first, a bit-serial image signal and a clock are input from the encoder to the encoder interface circuit 10 via the image signal line 14 and the clock line 15, and when they are converted into parallel signals, the encoder The device interface circuit 10 issues a transfer request to the control unit 13, the control unit 13 generates a write address and sends it to the memory 9, and the memory 9
Data is written in parallel from the encoder interface circuit 10 to the encoder interface circuit 10. The control section 13 counts up the amount of data stored in the memory 9, and when it reaches a certain amount corresponding to the unit of transfer to the storage section 6, issues a transfer request to the common control device via the transfer request line 19.
In this state, when a transfer clock comes from the storage section via the clock line 18, the control section 13 gives a read address to the memory 9, while the AND circuit 12
The output from the memory 9 is transferred to the buffer register 11, where it is read and stored by the storage section.

ところで、符号器からの一連の入力が終了した
ときには、終了通知が終了通知線１６から制御部
１３へ通知され、その時点で共通制御装置へ転送
要求が出され、蓄積部から転送クロツクが送られ
てくる。このようにデータ量が蓄積部への転送単
位に満たない場合は、制御部１３がカウントして
いるメモリ９の蓄積データ量を有効データ長とし
て記憶していて、蓄積部へ出力する際は、有効デ
ータ長分のデータを出力する場合は制御部１３は
アンド回路１２に“１”を与え、メモリ９内のデ
ータをそのまま出力し、不足分のデータを出力す
る場合は制御部１３はアンド回路１２に“０”を
与えて、全て“０”のデータを出力する。これに
より、前半部が画信号データ、後半部が全て
“０”で構成された転送単位データが蓄積部へ転
送される。 By the way, when a series of inputs from the encoder is completed, a completion notification is sent from the completion notification line 16 to the control section 13, at which point a transfer request is issued to the common control device, and a transfer clock is sent from the storage section. It's coming. In this way, when the amount of data is less than the transfer unit to the storage section, the amount of accumulated data in the memory 9 counted by the control section 13 is stored as the effective data length, and when outputting to the storage section, When outputting data for the effective data length, the control section 13 gives "1" to the AND circuit 12, and outputs the data in the memory 9 as is; when outputting the missing data, the control section 13 outputs "1" to the AND circuit 12. 12 is given "0", and data of all "0" is output. As a result, the transfer unit data, in which the first half is image signal data and the second half is all "0", is transferred to the storage section.

したがつて従来この種の処理に必要であつたメ
モリの“０”クリア用のハードウエア、あるいは
プログラムによる“０”書き込み処理なしで、容
易に無効データ“０”として転送することができ
る。またもし、復号時の読み捨てデータが“１”
であるような符号化方式なら、アンドゲートの代
りにオアゲートを用い、その制御部側の端子に、
常時は“０”、無効データ送出時は“１”とすれ
ばよい。 Therefore, the data can be easily transferred as invalid data "0" without any hardware for clearing the memory to "0" or writing "0" by a program, which was conventionally necessary for this type of processing. Also, the discarded data during decryption is “1”
If the encoding method is, an OR gate is used instead of an AND gate, and the terminal on the control side is
It may be set to "0" at all times, and set to "1" when sending invalid data.

なお、符号器からの出力画信号がメモリ９のア
クセス単位（例えば8bit）に満たない端数ビツト
を残し終了した場合は、符号器インタフエース回
路１０でダミービツト“０”を補つてシリアル／
バラレル変換を完遂する。この処理は本発明のみ
ならず、従来技術においても必要であつたもので
ある。 If the output image signal from the encoder leaves a fractional bit less than the access unit of the memory 9 (e.g. 8 bits), the encoder interface circuit 10 supplements the dummy bit "0" and outputs the serial/
Complete the parallel conversion. This process is necessary not only in the present invention but also in the prior art.

〔発明の効果〕〔Effect of the invention〕

以上説明したように、本発明のダミービツト付
加方式を用いることにより、容易に無効データの
付加が行えるから、フアクシミリ蓄積変換装置の
受信部に用いることにより、コストアツプや処理
能力低下を招くことなく画信号の結合を行うこと
ができ、例えば受信画面の前に発信者番号や発信
日時等の情報を付加して送ることが容易に行え
る。また、一般の受信画面の末尾についても同様
の処理を行えば、同一着信加入者への送信画面が
たまつているとき、一ページ毎にトーナル手順を
やりなおすことなく、あたかも長尺画面のように
連続送出することが可能である。 As explained above, by using the dummy bit addition method of the present invention, it is possible to easily add invalid data, so by using it in the receiving section of a facsimile storage/conversion device, it is possible to add image signals without increasing costs or reducing processing capacity. For example, it is possible to easily add information such as the caller number and the date and time of the call before sending the message. In addition, if the same process is applied to the end of the general receiving screen, when the sending screens to the same receiving subscriber are accumulated, the tonal procedure will not be repeated for each page, and the screen will be displayed as if it were a long screen. Continuous transmission is possible.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図は、フアクシミリ蓄積変換装置の基本的
な構成例、第２図は本発明の実施例のバツフアメ
モリの構成図である。 １……受信回路、２……符号器、３……バツフ
アメモリ、４……画信号発生回路、５……受信
部、６……蓄積部、７……送信部、８……共通制
御装置、９……ランダムアクセスメモリ、１０…
…符号器インタフエース回路、１１……バツフア
レジスタ、１２……アンド回路、１３……制御
部、１４……画信号線、１５……クロツク線、１
６……終了通知線、１７……画信号線、１９……
転送要求線。 FIG. 1 is a basic configuration example of a facsimile storage/conversion device, and FIG. 2 is a configuration diagram of a buffer memory according to an embodiment of the present invention. DESCRIPTION OF SYMBOLS 1... Receiving circuit, 2... Encoder, 3... Buffer memory, 4... Image signal generation circuit, 5... Receiving section, 6... Accumulating section, 7... Transmitting section, 8... Common control device, 9...Random access memory, 10...
... Encoder interface circuit, 11 ... Buffer register, 12 ... AND circuit, 13 ... Control section, 14 ... Image signal line, 15 ... Clock line, 1
6...End notification line, 17...Picture signal line, 19...
Transfer request line.

Claims (1)

【特許請求の範囲】[Claims] １ フアクシミリ画信号の受信部、蓄積部、送信
部、及び各部を制御する共通制御装置からなるフ
アクシミリ蓄積変換装置に於いて、前記受信部に
設けられ前記蓄積部との転送速度、転送単位の整
合用のバツフアメモリに、入力されたデータが予
め定めた転送単位であるか否か判別する制御部
と、バツフアメモリ出力部に該制御部によつて制
御される論理ゲートとを設け、前記蓄積部へ転送
するデータが前記転送単位以上のときは該データ
をそのまま前記論理ゲートを介して転送するよう
に制御し、前記蓄積部へ転送するデータが前記転
送単位に満たないときは、不足分のデータとして
“０”又は“１”のダミービツトを前記論理ゲー
トを制御して付加し転送することを特徴とするフ
アクシミリ画信号に対するダミービツト付加方
式。1. In a facsimile storage and conversion device consisting of a facsimile image signal reception section, storage section, transmission section, and a common control device that controls each section, the reception section is provided with a transfer rate and transfer unit matching with the storage section. A buffer memory for the purpose is provided with a control unit that determines whether input data is in a predetermined transfer unit, and a logic gate controlled by the control unit is provided in the buffer memory output unit, and the data is transferred to the storage unit. When the data to be transferred exceeds the transfer unit, the data is transferred as is through the logic gate, and when the data to be transferred to the storage section is less than the transfer unit, the insufficient data is transferred as " 1. A method for adding a dummy bit to a facsimile image signal, characterized in that a dummy bit of 0 or 1 is added and transferred by controlling the logic gate.