JPS6341962A - プログラム制御装置 - Google Patents
プログラム制御装置Info
- Publication number
- JPS6341962A JPS6341962A JP18511186A JP18511186A JPS6341962A JP S6341962 A JPS6341962 A JP S6341962A JP 18511186 A JP18511186 A JP 18511186A JP 18511186 A JP18511186 A JP 18511186A JP S6341962 A JPS6341962 A JP S6341962A
- Authority
- JP
- Japan
- Prior art keywords
- program
- ram
- rom
- address
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012546 transfer Methods 0.000 abstract description 13
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 101150065817 ROM2 gene Proteins 0.000 description 1
- 101100524639 Toxoplasma gondii ROM3 gene Proteins 0.000 description 1
- 101100524645 Toxoplasma gondii ROM5 gene Proteins 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本尭明は、プログラムにより制御される電子交換機、電
子計算機および、その他の処理装置に適用されるプログ
ラム制御装置に関し、特にIPL方式に関するものであ
る。
子計算機および、その他の処理装置に適用されるプログ
ラム制御装置に関し、特にIPL方式に関するものであ
る。
電子交換機等のプログラムにより制御されるシステムで
は、プログラムtランダムアクセスメモIJ RA M
またはファイルメモリ(FM)に記憶さ”せておき、プ
ログラムの礪1巨てより、各4の制御動作が行なわれる
。
は、プログラムtランダムアクセスメモIJ RA M
またはファイルメモリ(FM)に記憶さ”せておき、プ
ログラムの礪1巨てより、各4の制御動作が行なわれる
。
RAMは、一般には電源が断になると内容が消えろため
、障害等が発生した場合はファイルメモリからプログラ
ムを転送し、メモリとしての動作速度の早いRAM上で
プログラムを動作させ、システムの制御が行なわれる。
、障害等が発生した場合はファイルメモリからプログラ
ムを転送し、メモリとしての動作速度の早いRAM上で
プログラムを動作させ、システムの制御が行なわれる。
しかし、障害状況によってはファイルメモリの記憶内容
工で破壊される場合があり、このような障害ではプログ
ラム’121 RA−Hに転送出来ないため、システム
は動作しない。(システムダウンと称される) 電子交換機等でシステムダウンが発生した場合、外部記
憶装置である磁気テープ製置または、磁気ディスク装置
から、システムプログラムtファイルメモリへ転送する
必要がある。しかし、プログラム市1j御の装置では、
プログラムかなければ装置は動作しないため、外部記憶
装置からファイルメモリプログラムを転送するだめのプ
ログラムが必要で、このプログラムをRAMへ書き込む
ために、コンソール盤での操作およびタイプライタ等の
iloからの紙テープのリード等が必要で、時間がかか
り、また誤操作等が発生するため、システムダウン時間
が長(なっていた。
工で破壊される場合があり、このような障害ではプログ
ラム’121 RA−Hに転送出来ないため、システム
は動作しない。(システムダウンと称される) 電子交換機等でシステムダウンが発生した場合、外部記
憶装置である磁気テープ製置または、磁気ディスク装置
から、システムプログラムtファイルメモリへ転送する
必要がある。しかし、プログラム市1j御の装置では、
プログラムかなければ装置は動作しないため、外部記憶
装置からファイルメモリプログラムを転送するだめのプ
ログラムが必要で、このプログラムをRAMへ書き込む
ために、コンソール盤での操作およびタイプライタ等の
iloからの紙テープのリード等が必要で、時間がかか
り、また誤操作等が発生するため、システムダウン時間
が長(なっていた。
プログラム制御装置の一例として、特公餡60−511
4<S号公報の場合について運べると、この技術は複数
の端末装置に対するIPL方式に関するものであるが、
ホストプロセッサでのプログラム制御の例が述べられて
おり、これらのプログラムはホストプロセッサのメモリ
装置で動作しているものと推定される。仮りに、ホスト
プロセッサ側にfilFが発生した場合、メモリ装置の
プログラムも消失してしまう場合があるため、IPCプ
ログラムの1床装置への転送が出来す、ホストプロセッ
サ側のメモリ装置へプログラムが転送されるまでの曲、
ホストプロセッサを動作させることは出来ない。
4<S号公報の場合について運べると、この技術は複数
の端末装置に対するIPL方式に関するものであるが、
ホストプロセッサでのプログラム制御の例が述べられて
おり、これらのプログラムはホストプロセッサのメモリ
装置で動作しているものと推定される。仮りに、ホスト
プロセッサ側にfilFが発生した場合、メモリ装置の
プログラムも消失してしまう場合があるため、IPCプ
ログラムの1床装置への転送が出来す、ホストプロセッ
サ側のメモリ装置へプログラムが転送されるまでの曲、
ホストプロセッサを動作させることは出来ない。
システムダウン時の対策として従来の技術ではマイクロ
プロセッサを反用し、このマイクロプロセッサの機能に
より、外部記tJ鉄直からプログラムの一部をRAMへ
転送させ、RAMに転送されたプログラムを起動するこ
とで、システムプログラムをファイルメモリへ転送して
いた。しっ)し、マイクロプロセッサを使用していない
システムでは、これらの動作が出来ない。
プロセッサを反用し、このマイクロプロセッサの機能に
より、外部記tJ鉄直からプログラムの一部をRAMへ
転送させ、RAMに転送されたプログラムを起動するこ
とで、システムプログラムをファイルメモリへ転送して
いた。しっ)し、マイクロプロセッサを使用していない
システムでは、これらの動作が出来ない。
また最初のシステム設計段階でマイクロプロセッサに外
部記憶装置からプログラムの一部をRAMに転送させる
機能を持たせていない珈会、これらの磯舵を追加するた
めには、大幅なハード改造が必要となる。
部記憶装置からプログラムの一部をRAMに転送させる
機能を持たせていない珈会、これらの磯舵を追加するた
めには、大幅なハード改造が必要となる。
本発明の目的は、システムダウン時にRAMへのプログ
ラム転送を藺率iC実現することにS)っ、またこのプ
ログラムの機11巨により外部i己丁、橡装置からファ
イルメモリへのシステムプログラムの転送な簡単に実現
するプログラム′制@装置を提供することにある。
ラム転送を藺率iC実現することにS)っ、またこのプ
ログラムの機11巨により外部i己丁、橡装置からファ
イルメモリへのシステムプログラムの転送な簡単に実現
するプログラム′制@装置を提供することにある。
本発明では、上記目的を達成するために、システムを動
作させるプログラムをROIdVC’4込み、メモリ?
c[tの一部、またはシステム内の他の部分に備え、こ
のRO、Vの内容をRAMへ転送可能とし、RAMへ転
送されたプログラムを起動可能とした。
作させるプログラムをROIdVC’4込み、メモリ?
c[tの一部、またはシステム内の他の部分に備え、こ
のRO、Vの内容をRAMへ転送可能とし、RAMへ転
送されたプログラムを起動可能とした。
ROち、本発明では、プログラム?: ROM化するこ
とで、システムの状態にかかわらず、システム内にプロ
グラムを常置させ、指定により、ROMの内容をRAM
へ転送する。従ってプログラムのRAMへの転送がハー
ド操作だけで短時間に終了する。RAMへの転送終了後
、このプログラムを起動することにより、外部記憶装置
からファイルメモリへシステムプログラムを転送するこ
とが出来る。
とで、システムの状態にかかわらず、システム内にプロ
グラムを常置させ、指定により、ROMの内容をRAM
へ転送する。従ってプログラムのRAMへの転送がハー
ド操作だけで短時間に終了する。RAMへの転送終了後
、このプログラムを起動することにより、外部記憶装置
からファイルメモリへシステムプログラムを転送するこ
とが出来る。
図は本発明の一実施例を示す。図において、1はシステ
ムの制御を行なう制御装置、2はメモリ装置、3はプロ
グラムを書き込んだRO,ビ、4はアドレス制御回路、
5はプログラム転送制御回路で、3〜5が本発明に係る
部分である。
ムの制御を行なう制御装置、2はメモリ装置、3はプロ
グラムを書き込んだRO,ビ、4はアドレス制御回路、
5はプログラム転送制御回路で、3〜5が本発明に係る
部分である。
システムダウンが発生した場合、プログラム転送制御回
路5に対して起動がかかる。転送制御回路5では、アド
レス制御回路4を動作させ、メモリアドレスを発生させ
る。このアドレスがROM3およびメモI)ROM2へ
入力され、ROM5からのデータをデータバスに出力さ
せる。回路にメモlJ&l!2に畳込み動作を指示する
。これによりROM5のデータがメモIJ f、直2の
RAMへ転送される。以下、タイミングによりメモリア
ドレスをカウントアツプさせ、ROM5内の必要データ
(プログラム)をメモリ装置2内のRAMへ転送する。
路5に対して起動がかかる。転送制御回路5では、アド
レス制御回路4を動作させ、メモリアドレスを発生させ
る。このアドレスがROM3およびメモI)ROM2へ
入力され、ROM5からのデータをデータバスに出力さ
せる。回路にメモlJ&l!2に畳込み動作を指示する
。これによりROM5のデータがメモIJ f、直2の
RAMへ転送される。以下、タイミングによりメモリア
ドレスをカウントアツプさせ、ROM5内の必要データ
(プログラム)をメモリ装置2内のRAMへ転送する。
データ転送終了後、アドレス制御回路4でプログラムの
先頭番地を設定させ、制御装置1に対して起動信号を送
信する。以上の動作によりRO、V5からメモリ装置2
のRAMへ転送されたプログラムが起動され、このプロ
グラムのat Htにより、各鴇の制御が行なわれる。
先頭番地を設定させ、制御装置1に対して起動信号を送
信する。以上の動作によりRO、V5からメモリ装置2
のRAMへ転送されたプログラムが起動され、このプロ
グラムのat Htにより、各鴇の制御が行なわれる。
不発明によれば、プログラムのメモリ装置への転送がシ
ステムの入出力HitC例:タイプライタ。
ステムの入出力HitC例:タイプライタ。
8気テープ等)を使用せずに行なえるため、入出力−1
taeを制御するプログラムがない状態、即ちシステム
ダウン状態でもプログラムのRA tKへの転送が可能
である。また、ROMからメモIJ i置への転送時[
5は、基本的には1梧(1ワード)がRO&またはRA
Mのアクセスタイムで可能なため、入出力装置を使用す
る場合に比較して短時間でプログラムのRA Mへの転
送が終了する。
taeを制御するプログラムがない状態、即ちシステム
ダウン状態でもプログラムのRA tKへの転送が可能
である。また、ROMからメモIJ i置への転送時[
5は、基本的には1梧(1ワード)がRO&またはRA
Mのアクセスタイムで可能なため、入出力装置を使用す
る場合に比較して短時間でプログラムのRA Mへの転
送が終了する。
図は、本発明の一実施例を示すブロック図である。
1・・・制御装置
2・・・ランダムアクセスメモリ(RAM )で構成し
たメモリ装置 3・・・プログラムが書込まれた絖出し専用メモリ(R
OM ) 4・・・アドレス制御回路 5・・・プログラム転送制御回路。
たメモリ装置 3・・・プログラムが書込まれた絖出し専用メモリ(R
OM ) 4・・・アドレス制御回路 5・・・プログラム転送制御回路。
Claims (1)
- 1、プログラムを主としてランダムアクセスメモリ(R
M)に記憶させ、このプログラムにより制御される装置
において、装置を制御出来るプログラムを書き込んだ読
出し専用のメモリ(ROM)を備え、このROMの内容
をRAMへ転送する手段と、RAMへ転送されたプログ
ラムを起動する手段とを有することを特徴とするプログ
ラム制御装置
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18511186A JPS6341962A (ja) | 1986-08-08 | 1986-08-08 | プログラム制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18511186A JPS6341962A (ja) | 1986-08-08 | 1986-08-08 | プログラム制御装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6341962A true JPS6341962A (ja) | 1988-02-23 |
Family
ID=16165050
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18511186A Pending JPS6341962A (ja) | 1986-08-08 | 1986-08-08 | プログラム制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6341962A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01261760A (ja) * | 1988-04-13 | 1989-10-18 | Canon Inc | コンピュータ装置 |
JPH01261759A (ja) * | 1988-04-13 | 1989-10-18 | Canon Inc | コンピュータ装置 |
JPH01261758A (ja) * | 1988-04-13 | 1989-10-18 | Canon Inc | コンピュータ装置 |
-
1986
- 1986-08-08 JP JP18511186A patent/JPS6341962A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01261760A (ja) * | 1988-04-13 | 1989-10-18 | Canon Inc | コンピュータ装置 |
JPH01261759A (ja) * | 1988-04-13 | 1989-10-18 | Canon Inc | コンピュータ装置 |
JPH01261758A (ja) * | 1988-04-13 | 1989-10-18 | Canon Inc | コンピュータ装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS61182160A (ja) | デ−タ処理装置 | |
JPH01108653A (ja) | メモリ内容保護回路 | |
JPS6341962A (ja) | プログラム制御装置 | |
US5483566A (en) | Method and apparatus for modifying the contents of a register via a command bit | |
IE61307B1 (en) | Method to execute two instruction sequences in an order determined in advance | |
JPS603049A (ja) | バスインタ−フエ−ス装置 | |
JP2594140B2 (ja) | データ駆動型データ処理装置 | |
JP2591785B2 (ja) | コンピュータ装置 | |
KR870001937Y1 (ko) | 멀티 버스를 사용한 컴퓨터에서의 ilbx를 이용한 듀얼포트 시스템 | |
JPS62102353A (ja) | プログラムのダウンライン・ロ−ド方式 | |
JPH0580698B2 (ja) | ||
JPS6027417B2 (ja) | デ−タ処理装置 | |
JPS61166617A (ja) | リセツト制御方式 | |
JPS6014345A (ja) | プログラムの暴走保護方式 | |
JPH0567035A (ja) | Dma転送におけるデータアライメント方式 | |
JPH02300843A (ja) | 情報処理システム | |
JPS6332642A (ja) | 情報処理装置 | |
JPH0644298B2 (ja) | デ−タフロ−型計算機のプログラム書換装置 | |
JPH0381854A (ja) | メモリアクセス方式 | |
JPH0766357B2 (ja) | 入出力制御方式 | |
JPH0244455A (ja) | Fifo装置 | |
JPS63182764A (ja) | 記憶装置制御方式 | |
JPH07334451A (ja) | ダイレクトメモリアクセスコントローラ装置 | |
JPS63174138A (ja) | デ−タ処理装置 | |
JPH0738156B2 (ja) | マイクロ命令制御装置 |