JP2531269B2 - 同期検出方式 - Google Patents
同期検出方式Info
- Publication number
- JP2531269B2 JP2531269B2 JP1185421A JP18542189A JP2531269B2 JP 2531269 B2 JP2531269 B2 JP 2531269B2 JP 1185421 A JP1185421 A JP 1185421A JP 18542189 A JP18542189 A JP 18542189A JP 2531269 B2 JP2531269 B2 JP 2531269B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- rectangular wave
- wave signal
- phase
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は同期検出方式に関し、特に位相同期ループの
同期検出方式に関する。
同期検出方式に関する。
位相同期ループが同期外れを起こしたときにアラーム
を発生したり、あるいは、同期が確立した後に次の動作
に移るために同期が確立したことを知らせる信号を得た
りするために同期検出が行われる。
を発生したり、あるいは、同期が確立した後に次の動作
に移るために同期が確立したことを知らせる信号を得た
りするために同期検出が行われる。
第３図は従来のかかる同期検出方式の第１の例のブロ
ック図、第４図はこの第１の従来例の動作を説明するた
めのタイミングチャートである。
ック図、第４図はこの第１の従来例の動作を説明するた
めのタイミングチャートである。
電圧制御発振器（以下VCOという）１が出力したVCO出
力S1をＭ分周回路２でＭ分周した信号S11、及び、基準
周波数信号S2をＮ分周回路３でＮ分周した信号S12を排
他的論理和回路である位相比較回路４で位相比較し、比
較結果S3をループフィルタ５で平滑化して制御信号S8を
つくり、制御信号S8でVCO1を制御して位相同期ループを
構成している。比較結果S3は、第４図に示すように、信
号S11,S12の周波波の２倍の周波数の矩形波信号にな
る。この矩形波信号の高いレベルの電圧をVH、低いレベ
ルの電圧をVLとすると、制御信号S8の電圧が（VH＋VL）
/2になるようにVCO1は制御される。従って、比較結果S3
の矩形波信号のデューティ比が50％になる状態、いいか
えれば信号S11,S12の位相差θがπ/2になる状態が正常
な位相同期状態である。
力S1をＭ分周回路２でＭ分周した信号S11、及び、基準
周波数信号S2をＮ分周回路３でＮ分周した信号S12を排
他的論理和回路である位相比較回路４で位相比較し、比
較結果S3をループフィルタ５で平滑化して制御信号S8を
つくり、制御信号S8でVCO1を制御して位相同期ループを
構成している。比較結果S3は、第４図に示すように、信
号S11,S12の周波波の２倍の周波数の矩形波信号にな
る。この矩形波信号の高いレベルの電圧をVH、低いレベ
ルの電圧をVLとすると、制御信号S8の電圧が（VH＋VL）
/2になるようにVCO1は制御される。従って、比較結果S3
の矩形波信号のデューティ比が50％になる状態、いいか
えれば信号S11,S12の位相差θがπ/2になる状態が正常
な位相同期状態である。
Ｄフリップフロップ12のブロック端子Ｃに信号S11を
入力し、データ入力端子Ｄに信号S12を入力し、Ｑ端子
出力を判定信号S9とする。Ｄフリップフロップ12は、信
号S11の立上りのタイミング（第４図に矢印で図示し
た）で信号S12をサンプリングして出力するから、位相
同期状態では判定信号S9は“1"の連続となる。同期外れ
の状態が長く続けば、“1"と“0"とがほぼ同じ確率で出
力される。信号S11の各周期ごとに判定信号S9が得られ
るので、多数決回路のような保護回路（図示せず）に判
定信号S9を入力して外乱による誤判定を防止することが
できる。
入力し、データ入力端子Ｄに信号S12を入力し、Ｑ端子
出力を判定信号S9とする。Ｄフリップフロップ12は、信
号S11の立上りのタイミング（第４図に矢印で図示し
た）で信号S12をサンプリングして出力するから、位相
同期状態では判定信号S9は“1"の連続となる。同期外れ
の状態が長く続けば、“1"と“0"とがほぼ同じ確率で出
力される。信号S11の各周期ごとに判定信号S9が得られ
るので、多数決回路のような保護回路（図示せず）に判
定信号S9を入力して外乱による誤判定を防止することが
できる。
第５図は従来の同期検出方式の第２の例のブロック
図、第６図はこの第２の従来例の動作を説明するための
タイミングチャートである。
図、第６図はこの第２の従来例の動作を説明するための
タイミングチャートである。
第５図に示す従来例において同期判定される位相同期
ループの構成及び動作は第３図に示す従来例における位
相同期ループの構成及び動作とまったく同じである。
ループの構成及び動作は第３図に示す従来例における位
相同期ループの構成及び動作とまったく同じである。
正常な位相同期状態では、第６図に示すように、制御
信号S8の電圧が（VH＋VL）/2の近傍にあるので、制御信
号S8が（VH＋VL）/2の近傍、例えば、VL〜VHの範囲内に
あるか否かをしきい値判定回路13によってアナログ的に
判定し、判定結果を判定信号S10とする。
信号S8の電圧が（VH＋VL）/2の近傍にあるので、制御信
号S8が（VH＋VL）/2の近傍、例えば、VL〜VHの範囲内に
あるか否かをしきい値判定回路13によってアナログ的に
判定し、判定結果を判定信号S10とする。
上述した第３図に示す従来例は、信号S11,S12の位相
差θ（第４図参照）が正しい同期状態における値π/2か
らずれて０〜πの範囲の端の方で定常状態になった場合
（この場合、わずかの外乱で同期が外れる）や、０〜π
の範囲内で変動する場合を検出できない欠点がある。
差θ（第４図参照）が正しい同期状態における値π/2か
らずれて０〜πの範囲の端の方で定常状態になった場合
（この場合、わずかの外乱で同期が外れる）や、０〜π
の範囲内で変動する場合を検出できない欠点がある。
一方、第５図に示す従来例は、ループフィルタ５の出
力によって同期判定をするので判定に時間がかかり保護
回路を用いるのに適さない欠点があり、又、アナログ量
を扱うので構成素子の変動や電源電圧の変動の影響を受
け易く、調整を必要とし、IC化に適さない欠点がある。
制御信号S8をA/D変換器でディジタル化してディジタル
的にしきい値判定すればアナログ動作に起因する欠点は
かなりに解消できるが、A/D変換器もIC化に取り込む必
要が生じ、ICとして規模が大きくなり、容易に構成する
ことが困難となる。
力によって同期判定をするので判定に時間がかかり保護
回路を用いるのに適さない欠点があり、又、アナログ量
を扱うので構成素子の変動や電源電圧の変動の影響を受
け易く、調整を必要とし、IC化に適さない欠点がある。
制御信号S8をA/D変換器でディジタル化してディジタル
的にしきい値判定すればアナログ動作に起因する欠点は
かなりに解消できるが、A/D変換器もIC化に取り込む必
要が生じ、ICとして規模が大きくなり、容易に構成する
ことが困難となる。
本発明の目的は、ディジタル的に処理し易くアナログ
処理に起因する欠点を避けやすくIC化に適し、しかも、
精度を高くでき、誤判定の少い同期検出方式を提供する
ことにある。
処理に起因する欠点を避けやすくIC化に適し、しかも、
精度を高くでき、誤判定の少い同期検出方式を提供する
ことにある。
本発明の同期検出方式は、電圧制御発振器と、この電
圧制御発振器の出力信号により周波数及び位相がきまる
信号と基準周波数信号とを入力し位相比較して比較結果
を矩形波信号のデューティ化として出力する排他的論理
和回路からなる位相比較器と、この位相比較器が出力し
た前記矩形波信号に基づいて前記電圧制御発振器を制御
する信号をつくるループフィルタとを備えた位相同期ル
ープの同期検出方式において、前記矩形波信号の繰返し
周波数の２倍以上のサンプリング周波数で前記矩形波信
号をサンプリングし前記矩形波信号の繰返し周期のあら
かじめ定めた整数倍の計数周期ごとにこの計数周期内で
得た前記矩形波信号の高いレベルの値のサンプルの個数
又は低いレベルの値のサンプルの個数の少くとも一方を
計数し計数値があらかじめ定めた第１のしきい値以上に
なるか又はあらかじめ定めた第２のしきい値以下になる
とオーバフロー信号を出力する第１の手段と、この第１
の手段が出力した前記オーバフロー信号の発生パターン
又は発生確率に基づいて前記位相同期ループの同期・非
同期を判定する第２の手段とを含んでいる。
圧制御発振器の出力信号により周波数及び位相がきまる
信号と基準周波数信号とを入力し位相比較して比較結果
を矩形波信号のデューティ化として出力する排他的論理
和回路からなる位相比較器と、この位相比較器が出力し
た前記矩形波信号に基づいて前記電圧制御発振器を制御
する信号をつくるループフィルタとを備えた位相同期ル
ープの同期検出方式において、前記矩形波信号の繰返し
周波数の２倍以上のサンプリング周波数で前記矩形波信
号をサンプリングし前記矩形波信号の繰返し周期のあら
かじめ定めた整数倍の計数周期ごとにこの計数周期内で
得た前記矩形波信号の高いレベルの値のサンプルの個数
又は低いレベルの値のサンプルの個数の少くとも一方を
計数し計数値があらかじめ定めた第１のしきい値以上に
なるか又はあらかじめ定めた第２のしきい値以下になる
とオーバフロー信号を出力する第１の手段と、この第１
の手段が出力した前記オーバフロー信号の発生パターン
又は発生確率に基づいて前記位相同期ループの同期・非
同期を判定する第２の手段とを含んでいる。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例のブロック図、第２図はこ
の実施例の動作を説明するためのタイミングチャートで
ある。
の実施例の動作を説明するためのタイミングチャートで
ある。
VCO1が出力したVCO出力S1をＭ分周回路２でＭ分周し
た信号、及び、基準周波数信号S2をＮ分周回路３でＮ分
周した信号を排他的論理和回路である位相比較回路４で
位相比較し、比較結果S3をループフィルタ５で平滑化し
て制御信号をつくり、この制御信号でVCO1を制御して位
相同期ループを構成しているのは、既に説明した２つの
従来例におけると同じである。
た信号、及び、基準周波数信号S2をＮ分周回路３でＮ分
周した信号を排他的論理和回路である位相比較回路４で
位相比較し、比較結果S3をループフィルタ５で平滑化し
て制御信号をつくり、この制御信号でVCO1を制御して位
相同期ループを構成しているのは、既に説明した２つの
従来例におけると同じである。
比較結果S3の矩形波信号の高いレベルを“1"、低いレ
ベルを“0"、周期をＴとする。
ベルを“0"、周期をＴとする。
タイミング発生回路６は周期Ｔよりはるかに短い周期
のサンプリングクロックS4から周期Ｔのリセット信号S5
をつくる。入力した信号をサンプリングクロックS4のタ
イミングでサンプリングし、値が“1"であるサンプルを
計数し、周期ＴにおけるサンプリングクロックS4の個数
の、例えば、55％に計数値が達するとオーバフロー信号
を発生し、リセット信号S5でリセットされる計数回路７
及び８に比較結果S3及び比較結果S3をNOT回路９で反転
した信号を入力する。比較結果S3のデューティ比が55％
以上であると、計数回路７はOR回路10を介してオーバフ
ロー信号S6を発生する。デューティ比が45％以下である
と、計数回路８がオーバフロー信号S6を発生する。デュ
ーティ比が50±５％の範囲の内側であればオーバフロー
信号S6は発生しない。保護回路11は、リセット信号S5の
周期でオーバフロー信号S6の発生を監視し、連続してn1
回オーバフロー信号S6が発生すれば非同期状態と判定
し、連続してn2回の監視で１度もオーバフロー信号S6が
発生しなければ同期状態と判定し、判定結果を判定信号
S7として出力する。
のサンプリングクロックS4から周期Ｔのリセット信号S5
をつくる。入力した信号をサンプリングクロックS4のタ
イミングでサンプリングし、値が“1"であるサンプルを
計数し、周期ＴにおけるサンプリングクロックS4の個数
の、例えば、55％に計数値が達するとオーバフロー信号
を発生し、リセット信号S5でリセットされる計数回路７
及び８に比較結果S3及び比較結果S3をNOT回路９で反転
した信号を入力する。比較結果S3のデューティ比が55％
以上であると、計数回路７はOR回路10を介してオーバフ
ロー信号S6を発生する。デューティ比が45％以下である
と、計数回路８がオーバフロー信号S6を発生する。デュ
ーティ比が50±５％の範囲の内側であればオーバフロー
信号S6は発生しない。保護回路11は、リセット信号S5の
周期でオーバフロー信号S6の発生を監視し、連続してn1
回オーバフロー信号S6が発生すれば非同期状態と判定
し、連続してn2回の監視で１度もオーバフロー信号S6が
発生しなければ同期状態と判定し、判定結果を判定信号
S7として出力する。
第１図に示す実施例は、比較結果S3のデューティ比が
50±５％の範囲の内側にあれば同期状態、外側であれば
非同期状態と判定していることになる。
50±５％の範囲の内側にあれば同期状態、外側であれば
非同期状態と判定していることになる。
比較結果S3の周波数と比較してサンプリングクロック
S4の周波数が高いほど判定精度を高くすることができ、
少くとも２倍は高くなければ判定できない。
S4の周波数が高いほど判定精度を高くすることができ、
少くとも２倍は高くなければ判定できない。
Ｍ分周回路２の分周比Ｍが２以上であればVCO出力S1
をサンプリングクロックS4として用いることができ、Ｎ
分周回路３の分周比Ｎが２以上であれば基準周波数信号
S2をサンプリングクロックS4として用いることができ
る。又、サンプリングクロックS4がVCO出力S1や基準周
波数信号S2と非同期であってもよい。
をサンプリングクロックS4として用いることができ、Ｎ
分周回路３の分周比Ｎが２以上であれば基準周波数信号
S2をサンプリングクロックS4として用いることができ
る。又、サンプリングクロックS4がVCO出力S1や基準周
波数信号S2と非同期であってもよい。
リセット信号S5の周期は周期Ｔの整数倍であってもよ
い。又、保護回路11のかわりに多数決判定を用いる保護
回路を用いることもできる。
い。又、保護回路11のかわりに多数決判定を用いる保護
回路を用いることもできる。
更に、計数回路7,計数回路8,NOT回路９及びOR回路10
によってオーバフロー信号S6を得るかわりに、比較結果
S3をサンプリングクロックS4のタイミングでサンプリン
グし、リセット信号S5の周期で発生する値“1"（あるい
は“0"）のサンプルを計数し、計数値がある範囲を超え
て多くなっても少なくなってもオーバフロー信号S6を発
生する回路を用いることもできる。
によってオーバフロー信号S6を得るかわりに、比較結果
S3をサンプリングクロックS4のタイミングでサンプリン
グし、リセット信号S5の周期で発生する値“1"（あるい
は“0"）のサンプルを計数し、計数値がある範囲を超え
て多くなっても少なくなってもオーバフロー信号S6を発
生する回路を用いることもできる。
なお、位相同期ループがＭ分周回路２やＮ分周回路３
を用いない場合にも本発明は適用できる。
を用いない場合にも本発明は適用できる。
以上説明したように本発明は、位相同期ループの位相
比較器が出力した矩形波信号を高速でサンプリングし、
値“1"のサンプルの個数と値“0"のサンプルの個数との
比に基づいて同期・非同期を判定することにより、ディ
ジタル回路で構成できるので構成素子の変動や電源電圧
の変動による影響が少なく、調整を必要とせず、IC化に
適する効果があり、又、サンプリング周波数を高くして
判定精度を向上することができる効果があり、更に、値
“1"のサンプルの個数と値“0"のサンプルの個数との比
に対応する信号を短時間に多数得ることができ、保護回
路を設けているので誤判定を防止できる効果がある。
比較器が出力した矩形波信号を高速でサンプリングし、
値“1"のサンプルの個数と値“0"のサンプルの個数との
比に基づいて同期・非同期を判定することにより、ディ
ジタル回路で構成できるので構成素子の変動や電源電圧
の変動による影響が少なく、調整を必要とせず、IC化に
適する効果があり、又、サンプリング周波数を高くして
判定精度を向上することができる効果があり、更に、値
“1"のサンプルの個数と値“0"のサンプルの個数との比
に対応する信号を短時間に多数得ることができ、保護回
路を設けているので誤判定を防止できる効果がある。
第１図は本発明の一実施例のブロック図、第２図は第１
図に示す実施例の動作を説明するためのタイミングチャ
ート、第３図は従来の同期検出方式の第１の例のブロッ
ク図、第４図は第３図に示す従来例の動作を説明するた
めのタイミングチャート、第５図は同期検出方式の第２
の例のブロック図、第６図は第５図に示す従来例の動作
を説明するためのタイミングチャートである。 １……VCO、２……Ｍ分周回路、３……Ｎ分周回路、４
……位相比較回路、５……ループフィルタ、６……タイ
ミング発生回路、7,8……計数回路、９……NOT回路、10
……OR回路、11……保護回路。
図に示す実施例の動作を説明するためのタイミングチャ
ート、第３図は従来の同期検出方式の第１の例のブロッ
ク図、第４図は第３図に示す従来例の動作を説明するた
めのタイミングチャート、第５図は同期検出方式の第２
の例のブロック図、第６図は第５図に示す従来例の動作
を説明するためのタイミングチャートである。 １……VCO、２……Ｍ分周回路、３……Ｎ分周回路、４
……位相比較回路、５……ループフィルタ、６……タイ
ミング発生回路、7,8……計数回路、９……NOT回路、10
……OR回路、11……保護回路。
Claims (1)
- 【請求項１】電圧制御発振器と、この電圧制御発振器の
出力信号により周波数及び位相がきまる信号と基準周波
数信号とを入力し位相比較して比較結果を矩形波信号の
デューティ比として出力する排他的論理和回路からなる
位相比較器と、この位相比較器が出力した前記矩形波信
号に基づいて前記電圧制御発振器を制御する信号をつく
るループフィルタとを備えた位相同期ループの同期検出
方式において、前記矩形波信号の繰返し周波数の２倍以
上のサンプリング周波数で前記矩形波信号をサンプリン
グし前記矩形波信号の繰返し周期のあらかじめ定めた整
数倍の計数周期ごとにこの計数周期内で得た前記矩形波
信号の高いレベルの値のサンプルの個数又は低いレベル
の値のサンプルの個数の少くとも一方を計数し計数値が
あらかじめ定めた第１のしきい値以上になるか又はあら
かじめ定めた第２のしきい値以下になるとオーバフロー
信号を出力する第１の手段と、この第１の手段が出力し
た前記オーバフロー信号の発生パターン又は発生確率に
基づいて前記位相同期ループの同期・非同期を判定する
第２の手段とを含むことを特徴とする同期検出方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1185421A JP2531269B2 (ja) | 1989-07-17 | 1989-07-17 | 同期検出方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1185421A JP2531269B2 (ja) | 1989-07-17 | 1989-07-17 | 同期検出方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0349319A JPH0349319A (ja) | 1991-03-04 |
| JP2531269B2 true JP2531269B2 (ja) | 1996-09-04 |
Family
ID=16170497
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1185421A Expired - Fee Related JP2531269B2 (ja) | 1989-07-17 | 1989-07-17 | 同期検出方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2531269B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2607444A (en) * | 2021-02-01 | 2022-12-07 | Min Choi Jin | Removable filter system |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04351120A (ja) * | 1991-05-29 | 1992-12-04 | Nec Corp | 位相同期検出装置 |
| FR2682237B1 (fr) * | 1991-10-04 | 1993-11-19 | Alcatel Cit | Dispositif de detection d'accrochage d'une boucle a verrouillage de phase. |
| JPH0738430A (ja) * | 1993-07-23 | 1995-02-07 | Nec Corp | Ｐｌｌ回路 |
| JP4838110B2 (ja) * | 2006-12-18 | 2011-12-14 | 富士通株式会社 | システムクロック供給装置及び基準発振器の周波数ずれ判定方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58171131A (ja) * | 1982-03-31 | 1983-10-07 | Fujitsu Ltd | Ｐｌｌ電圧制御発振器のドリフト検出回路 |
-
1989
- 1989-07-17 JP JP1185421A patent/JP2531269B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2607444A (en) * | 2021-02-01 | 2022-12-07 | Min Choi Jin | Removable filter system |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0349319A (ja) | 1991-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6667663B2 (en) | Phase locked loop circuit | |
| US20090251226A1 (en) | Lock detection circuit for phase locked loop | |
| JP2825045B2 (ja) | 周波数シンセサイザ | |
| JPS6340370B2 (ja) | ||
| US5577080A (en) | Digital phase-locked loop circuit with filter coefficient generator | |
| KR100205354B1 (ko) | 데이터 분리 회로 | |
| US6757349B1 (en) | PLL frequency synthesizer with lock detection circuit | |
| US7567642B2 (en) | Phase detector with extended linear operating range | |
| US4068181A (en) | Digital phase comparator | |
| JP2531269B2 (ja) | 同期検出方式 | |
| US6107890A (en) | Digital phase comparator and frequency synthesizer | |
| JPH02124637A (ja) | 同期検出回路 | |
| JPH07162298A (ja) | デジタル位相コンパレータ | |
| CN113193868A (zh) | 锁相检测装置和锁相检测方法、锁相环 | |
| JP2010273185A (ja) | デジタルフェーズロックドループ回路 | |
| JP2001021596A (ja) | 二値信号の比較装置及びこれを用いたｐｌｌ回路 | |
| JPS6098727A (ja) | 同期はずれ検出回路 | |
| JPH05167440A (ja) | 同期外れ検出回路 | |
| JP3204175B2 (ja) | クロック位相同期回路 | |
| JPH04351120A (ja) | 位相同期検出装置 | |
| US6266381B1 (en) | Frequency control arrangement | |
| JP3042009B2 (ja) | Ｐｌｌ周波数シンセサイザ | |
| JPS6129219A (ja) | 位相同期回路 | |
| JP2748746B2 (ja) | 位相同期発振器 | |
| JPH0435929B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |