JPS6339254A - デイジタル交換機の障害検出装置 - Google Patents
デイジタル交換機の障害検出装置Info
- Publication number
- JPS6339254A JPS6339254A JP18278186A JP18278186A JPS6339254A JP S6339254 A JPS6339254 A JP S6339254A JP 18278186 A JP18278186 A JP 18278186A JP 18278186 A JP18278186 A JP 18278186A JP S6339254 A JPS6339254 A JP S6339254A
- Authority
- JP
- Japan
- Prior art keywords
- fault
- circuit
- output
- input
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 29
- 230000001052 transient effect Effects 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 2
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 208000012201 sexual and gender identity disease Diseases 0.000 description 1
- 208000015891 sexual disease Diseases 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
Landscapes
- Monitoring And Testing Of Exchanges (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
ディジタル交換機の加入者集線装置における時分割集線
スイッチ(LTSW)のドライバ回路の障害を一過性と
連続性と分け、連続性障害のみを通知するディジタル交
換機の障害検出装置である。
スイッチ(LTSW)のドライバ回路の障害を一過性と
連続性と分け、連続性障害のみを通知するディジタル交
換機の障害検出装置である。
本発明はディジタル交換機の障害検出装置に関し、特に
、時分割集線スイッチ(LTSW)のドライバ回路に発
生する連続性障害を通知するディジタル交換機の障害検
出装置に関する。
、時分割集線スイッチ(LTSW)のドライバ回路に発
生する連続性障害を通知するディジタル交換機の障害検
出装置に関する。
一般にディジタル交換機の通話路(SP)サブシステム
は、加入者トラヒックを集束する集線段(局内および遠
隔の集線装置や加入者回路)、トラヒックを目的方路へ
分配する分配段(時分割ネットワーク)のほか、回線系
装置、信号装置と交換台装置とからなる。
は、加入者トラヒックを集束する集線段(局内および遠
隔の集線装置や加入者回路)、トラヒックを目的方路へ
分配する分配段(時分割ネットワーク)のほか、回線系
装置、信号装置と交換台装置とからなる。
第6図は従来の二重化されたディジタル交換機の一形式
のSPサブシステムにおける加入者回路(SLC)
1と時分割集線スイッチ(LTSW) 2との接続の詳
細を示すものである。二重化されたLTSW 2には、
二重化されていない15個のSLCIが接続されている
。LTSW 2には図示しないO系(以後#Oと記す)
の集線段制御装置(LPR)に接続する入力端子21、
次の#0のLPRに接続する出力端子22.1系(以後
Illと記す)のLPI?に接続する入力端子23、次
の#1のLPHに接続する出力端子24が設けられてお
り、通常は#0かIllかのどちらかの系がアクト信号
により作動しており、作動している系がアクト系、非作
動状態の系がスタンバイ系と呼ばれている。
のSPサブシステムにおける加入者回路(SLC)
1と時分割集線スイッチ(LTSW) 2との接続の詳
細を示すものである。二重化されたLTSW 2には、
二重化されていない15個のSLCIが接続されている
。LTSW 2には図示しないO系(以後#Oと記す)
の集線段制御装置(LPR)に接続する入力端子21、
次の#0のLPRに接続する出力端子22.1系(以後
Illと記す)のLPI?に接続する入力端子23、次
の#1のLPHに接続する出力端子24が設けられてお
り、通常は#0かIllかのどちらかの系がアクト信号
により作動しており、作動している系がアクト系、非作
動状態の系がスタンバイ系と呼ばれている。
端子21と端子22はそれぞれドライバ回路30を介し
て往復通話メモリ(DSM/USM) 25に接続して
おり、端子23と端子24もそれぞれドライバ回路30
を介して往復通話メモリ(DSM/USM) 25に接
続している。
て往復通話メモリ(DSM/USM) 25に接続して
おり、端子23と端子24もそれぞれドライバ回路30
を介して往復通話メモリ(DSM/USM) 25に接
続している。
IIOがアクト系の時には端子21にアクト信号が入力
され、#lがアクト系の時には端子23にアクト信号が
入力されるようになっている。26はアクト系のLTS
W 2を、SLCIの何番目の基板5LCPCBX (
Xは1〜15の整数)と接続するかの信号を出力するタ
イミング信号発生用デコーダである。そして、LTSW
2のDSM/USM25およびタイミング信号発生用
デコーダ26の信号出口部にもそれぞれドライバ回路3
0が設けられており、端子21.22または端子23゜
24にローレベルの信号が入力された方のLTSW 2
がSLCIに接続されることになっている。10は5L
CI側に設けられたドライバ回路である。
され、#lがアクト系の時には端子23にアクト信号が
入力されるようになっている。26はアクト系のLTS
W 2を、SLCIの何番目の基板5LCPCBX (
Xは1〜15の整数)と接続するかの信号を出力するタ
イミング信号発生用デコーダである。そして、LTSW
2のDSM/USM25およびタイミング信号発生用
デコーダ26の信号出口部にもそれぞれドライバ回路3
0が設けられており、端子21.22または端子23゜
24にローレベルの信号が入力された方のLTSW 2
がSLCIに接続されることになっている。10は5L
CI側に設けられたドライバ回路である。
以上のように構成されたディジタル交換機では、LTS
W 2のドライバ回路で障害が検出された場合、スキャ
ン信号SCNを使用して障害を通知していたが、この場
合、例えばノイズ等の何らかの要因によって障害が誤検
出されてしまい、障害に対する不要の処置がとられてし
まうという問題点がある。
W 2のドライバ回路で障害が検出された場合、スキャ
ン信号SCNを使用して障害を通知していたが、この場
合、例えばノイズ等の何らかの要因によって障害が誤検
出されてしまい、障害に対する不要の処置がとられてし
まうという問題点がある。
この場合、LTSW 2が二重化されていれば被害は少
ないが、LTSW 2が一重化の場合は障害の誤検出に
よる被害は大きい。
ないが、LTSW 2が一重化の場合は障害の誤検出に
よる被害は大きい。
本発明の目的は前記従来のディジタル交換機のLTSW
のドライバ回路において障害が誤検出される問題点を解
消し、LTS−のドライバ回路においてノイズ等による
一過性の障害を検出した場合は障害通知をせず、実際の
障害の場合だけ障害を通知するようにすることができる
優れたディジタル交換機の障害検出装置を提供すること
にある。
のドライバ回路において障害が誤検出される問題点を解
消し、LTS−のドライバ回路においてノイズ等による
一過性の障害を検出した場合は障害通知をせず、実際の
障害の場合だけ障害を通知するようにすることができる
優れたディジタル交換機の障害検出装置を提供すること
にある。
前記目的を達成する本発明のディジタル交換機の集線装
置の原理ブロック図が第1図に示される。
置の原理ブロック図が第1図に示される。
第1図において、30はLTS−のドライバ回路であり
、このドライバ回路30にはドライバ回路30の障害状
態時に出力が切り換わる障害検出回路40が接続してい
る。この障害検出回路40には障害識別回路50が接続
しており、前記障害検出回路40からの障害信号が連続
性の時だけ信号を出力する。そして、障害識別回路50
には障害通知回路60が接続しており、障害識別回路5
0からの真の障害信号をスキャン信号により通知する。
、このドライバ回路30にはドライバ回路30の障害状
態時に出力が切り換わる障害検出回路40が接続してい
る。この障害検出回路40には障害識別回路50が接続
しており、前記障害検出回路40からの障害信号が連続
性の時だけ信号を出力する。そして、障害識別回路50
には障害通知回路60が接続しており、障害識別回路5
0からの真の障害信号をスキャン信号により通知する。
本発明のディジタル交換機の障害検出装置によれば、L
TS−のドライバ回路における障害の発生が障害検出回
路によって検出され、その信号が障害識別回路に入力さ
れる。障害識別回路では障害検出信号が一過性のものか
連続性のものかが判定され、障害検出信号が連続性の時
だけドライバ回路に障害が発生したものとして真の障害
信号を障害通知回路に送る。障害通知回路は障害識別回
路からの真の障害信号をスキャン信号に乗せて後段の装
置にドライバ理路で障害が発生したことを通知する。
TS−のドライバ回路における障害の発生が障害検出回
路によって検出され、その信号が障害識別回路に入力さ
れる。障害識別回路では障害検出信号が一過性のものか
連続性のものかが判定され、障害検出信号が連続性の時
だけドライバ回路に障害が発生したものとして真の障害
信号を障害通知回路に送る。障害通知回路は障害識別回
路からの真の障害信号をスキャン信号に乗せて後段の装
置にドライバ理路で障害が発生したことを通知する。
以下図面を用いて本発明の実施例を詳細に説明する。
第2図は本発明のディジタル交換機の障害検出装置の一
実施例の構成を示すものである。LTSW 2のデータ
信号回路に設けられたドライバ回路30の入力端子31
と出力端子32には、障害検出回路40としての排他的
OR回路41の2つの入力がそれぞれ接続されている。
実施例の構成を示すものである。LTSW 2のデータ
信号回路に設けられたドライバ回路30の入力端子31
と出力端子32には、障害検出回路40としての排他的
OR回路41の2つの入力がそれぞれ接続されている。
排他的OR回路41の出力は、ドライバ回路30の入力
と出力とが同一であればローレベルであるが、ドライバ
回路30に障害が発生してその入力と出力とが異なる場
合は、その出力はハイレベルになる。
と出力とが同一であればローレベルであるが、ドライバ
回路30に障害が発生してその入力と出力とが異なる場
合は、その出力はハイレベルになる。
排他的OR回路41の出力は障害識別回路50にある2
つのD型フリップフロップ(以後F/Fという)52お
よび53のデータ入力端子りにそれぞれ接続されており
、一方、このD型F/F52.53のクロックパルス人
力Cpには、第3図(a)に示すクロ・ツク信号CLK
の周期を2倍に逓倍するT型F/F51の口出力および
N口出力(第3図(C1,(d)に実線口、八で示す)
がそれぞれ入力されるようになっている。そして、これ
らD型F/F52.53の口出力はそれぞれNAND回
路54の2つの入力に接続されており、NAND回路5
4の出力は障害通知回路60の3ステートバフフア61
の制御端子62に接続されている。
つのD型フリップフロップ(以後F/Fという)52お
よび53のデータ入力端子りにそれぞれ接続されており
、一方、このD型F/F52.53のクロックパルス人
力Cpには、第3図(a)に示すクロ・ツク信号CLK
の周期を2倍に逓倍するT型F/F51の口出力および
N口出力(第3図(C1,(d)に実線口、八で示す)
がそれぞれ入力されるようになっている。そして、これ
らD型F/F52.53の口出力はそれぞれNAND回
路54の2つの入力に接続されており、NAND回路5
4の出力は障害通知回路60の3ステートバフフア61
の制御端子62に接続されている。
以上のように構成されたディジタル交換機の障害検出装
置では、例えば時刻t1に始まり、時刻t2に終了する
クロックパルス1周期程度の一過性の障害がドライバ回
路30に発生すると、第3図(b)に実線イで示すよう
にこの間だけ排他的OR回路41の出力がハイレベルに
なる。このハイレベルの信号が2つのF/F52,53
のD端子に入力されると、F/F52の出力は第3図(
elに実線二で示すように所定期間でけハイレベルに変
化するが、F/F53の出力は第3図(f)に実線ホで
示すように変化しない。
置では、例えば時刻t1に始まり、時刻t2に終了する
クロックパルス1周期程度の一過性の障害がドライバ回
路30に発生すると、第3図(b)に実線イで示すよう
にこの間だけ排他的OR回路41の出力がハイレベルに
なる。このハイレベルの信号が2つのF/F52,53
のD端子に入力されると、F/F52の出力は第3図(
elに実線二で示すように所定期間でけハイレベルに変
化するが、F/F53の出力は第3図(f)に実線ホで
示すように変化しない。
これは、時刻t1から時刻t2の間に、F/F52のC
p端子にはアンプエツジのパルスが入力されるが、F/
F53のCp端子にはアップエツジのパルスが入力され
ないからである。そして、Cp端子にアップエツジのパ
ルスが入力されたF/F53の出力は次のアップエツジ
のパルスがCp端子に入力されるまでハイレベルに保持
される。
p端子にはアンプエツジのパルスが入力されるが、F/
F53のCp端子にはアップエツジのパルスが入力され
ないからである。そして、Cp端子にアップエツジのパ
ルスが入力されたF/F53の出力は次のアップエツジ
のパルスがCp端子に入力されるまでハイレベルに保持
される。
このように、ドライバ回路30に発生する障害が一過性
のものである時は、F/F52と53の出力が両方同時
にハイレベルになることがないので、NAND回路54
の出力は第3図(g)に実線へで示すようにハイレベル
のままである。よって、障害通知回路60の3ステート
バツフア61はスキャン信号SCNをそのまま伝達する
ので、ドライバ回路30の一過性の障害が誤って後段に
伝えられることがない。
のものである時は、F/F52と53の出力が両方同時
にハイレベルになることがないので、NAND回路54
の出力は第3図(g)に実線へで示すようにハイレベル
のままである。よって、障害通知回路60の3ステート
バツフア61はスキャン信号SCNをそのまま伝達する
ので、ドライバ回路30の一過性の障害が誤って後段に
伝えられることがない。
一方、例えば時刻t1にドライバ回路30に発生した障
害が連続的な真の障害の時は、第3図(b)に鎖線トで
示すように排他的OR回路41の出力は時刻t1以後ハ
イレベルになったままである。この時は、アップエツジ
のパルスがCp端子に先に入力されるF/F52の出力
が第3図(e)に鎖線チで示すようにハイレベルになり
、続いてアップエツジのパルスがCp端子に入力される
F/F53の出力が第3図(f)に鎖線りで示すように
ハイレベルになる。この結果、F/F52,53の出力
が同時にローレベルとなった時点からNAND回路54
の出力がローレベルになり、この信号が3ステートバツ
フア61に伝えられる。
害が連続的な真の障害の時は、第3図(b)に鎖線トで
示すように排他的OR回路41の出力は時刻t1以後ハ
イレベルになったままである。この時は、アップエツジ
のパルスがCp端子に先に入力されるF/F52の出力
が第3図(e)に鎖線チで示すようにハイレベルになり
、続いてアップエツジのパルスがCp端子に入力される
F/F53の出力が第3図(f)に鎖線りで示すように
ハイレベルになる。この結果、F/F52,53の出力
が同時にローレベルとなった時点からNAND回路54
の出力がローレベルになり、この信号が3ステートバツ
フア61に伝えられる。
このようにして、ドライバ回路30に連続性の障害が発
生した時は、通知回路60の3ステートバツフア61の
制御端子62がローレベルになると、3ステートバツフ
ア61によりスキャン信号SCNが後段に伝えられなく
なるので、障害の発生が検知される。
生した時は、通知回路60の3ステートバツフア61の
制御端子62がローレベルになると、3ステートバツフ
ア61によりスキャン信号SCNが後段に伝えられなく
なるので、障害の発生が検知される。
第4図は本発明のディジタル交換機の障害検出装置の別
の実施例を示すものであるが、第2図の実施例とは障害
識別回路50の構成が異なっているだけであるので、残
りの同じ部品には同じ番号を付してその説明を省略する
。
の実施例を示すものであるが、第2図の実施例とは障害
識別回路50の構成が異なっているだけであるので、残
りの同じ部品には同じ番号を付してその説明を省略する
。
第4図において、障害識別回路50はAND回路55、
インバータ56、カウンタ57及びR3型F/F58と
から構成されている。AND回路55の一方の入力端子
には排他的OR回路41の出力が接続され、他方の端子
にはクロック信号CLKが入力されるようになっている
。カウンタのカウント入力端子Cには前記AND回路5
5の出力が接続され、リセット端子Rには前記排他的O
R回路41の出力をインバータ56で反転したものが入
力されるようになっている。このインバータ56の出力
はまたR3型F/F58のリセット端子Rにも入力され
るようになっている。また、R3型F/F58のセット
端子Sには前記カウンタの所定の出力端子、例えばカウ
ント入力端子Cに10個のパルスが入力された時に出力
がでるキャリアウド端子COが接続されている。
インバータ56、カウンタ57及びR3型F/F58と
から構成されている。AND回路55の一方の入力端子
には排他的OR回路41の出力が接続され、他方の端子
にはクロック信号CLKが入力されるようになっている
。カウンタのカウント入力端子Cには前記AND回路5
5の出力が接続され、リセット端子Rには前記排他的O
R回路41の出力をインバータ56で反転したものが入
力されるようになっている。このインバータ56の出力
はまたR3型F/F58のリセット端子Rにも入力され
るようになっている。また、R3型F/F58のセット
端子Sには前記カウンタの所定の出力端子、例えばカウ
ント入力端子Cに10個のパルスが入力された時に出力
がでるキャリアウド端子COが接続されている。
そして、このR3型F/FのNQ端子が3ステートバツ
フア61の制御端子62に接続されている。
フア61の制御端子62に接続されている。
次に、以上のように構成された障害識別回路50に排他
的OR回路41から第5図(b)に示す一過性障害信号
が入力された場合と、第5図(d)に示す連続性障害信
号とが入力された場合について説明する。
的OR回路41から第5図(b)に示す一過性障害信号
が入力された場合と、第5図(d)に示す連続性障害信
号とが入力された場合について説明する。
まず、一過性障害信号がAND回路55に入力された場
合は、AND回路55の一方の入力端子が一時的にハイ
レベルになり、その間だけ他方の端子に入力されるクロ
ック信号CLKが第5図(C1に示すように出力される
。排他的OR回路41の出力がハイレベルの時は、この
間カウンタ57のリセット端子Rもハイレベルになり、
カウント可能状態になっているので、前記AND回路5
5からの出力はカウンタ57にカウントされる。なお、
排他的OR回路41からの出力がローレベルになると、
ローレベルになり、カウンタ57のリセット端子Rがロ
ーレベルになるので、それまでカウントしたクロック信
号CLKの値がクリアされる。
合は、AND回路55の一方の入力端子が一時的にハイ
レベルになり、その間だけ他方の端子に入力されるクロ
ック信号CLKが第5図(C1に示すように出力される
。排他的OR回路41の出力がハイレベルの時は、この
間カウンタ57のリセット端子Rもハイレベルになり、
カウント可能状態になっているので、前記AND回路5
5からの出力はカウンタ57にカウントされる。なお、
排他的OR回路41からの出力がローレベルになると、
ローレベルになり、カウンタ57のリセット端子Rがロ
ーレベルになるので、それまでカウントしたクロック信
号CLKの値がクリアされる。
ところが、ドライバ回路30に発生した障害が一過性の
場合は、AND回路55から出力されるパルス数が少な
いので、カウンタ57のキャリアウド端子COからは信
号が出力されない。この結果、R3型F/F58のセッ
ト端子Sはローレベルのままであるので、そのNG小出
力ハイレベルに保持される。
場合は、AND回路55から出力されるパルス数が少な
いので、カウンタ57のキャリアウド端子COからは信
号が出力されない。この結果、R3型F/F58のセッ
ト端子Sはローレベルのままであるので、そのNG小出
力ハイレベルに保持される。
即ち、R3型F/Fではセット端子Sがローレベルのま
まの時に、リセット端子Rの入力が一過性障害信号によ
り変化してもそのNQ比出力ハイレベルのまま不変であ
る。よって、障害通知回路6oはスキャン信号SCNを
後段にそのまま伝え、障害は通知されない。
まの時に、リセット端子Rの入力が一過性障害信号によ
り変化してもそのNQ比出力ハイレベルのまま不変であ
る。よって、障害通知回路6oはスキャン信号SCNを
後段にそのまま伝え、障害は通知されない。
一方、連続性障害信号がAND回路55に入力された場
合は、AND回路55の一方の入力端子がその後ずつと
ハイレベルになり、この後に他方の端子に入力されるク
ロック信号CLKは第5図(elに示すようにそのまま
出力される。排他的OR回路41の出力がハイレベルに
なるとこの間カウンタ57のリセット端子Rもハイレベ
ルになり、カウント可能状態になっているので、前記A
ND回路55からの出力はカウンタ57にカウントされ
る。
合は、AND回路55の一方の入力端子がその後ずつと
ハイレベルになり、この後に他方の端子に入力されるク
ロック信号CLKは第5図(elに示すようにそのまま
出力される。排他的OR回路41の出力がハイレベルに
なるとこの間カウンタ57のリセット端子Rもハイレベ
ルになり、カウント可能状態になっているので、前記A
ND回路55からの出力はカウンタ57にカウントされ
る。
このようにドライバ回路30に発生した障害が連続性の
場合は、AND回路55から出力されるパルスが次々に
カウントされるので、カウント数が10になった時点で
カウンタ57のキャリアウド端子COから第5図(f)
に示す信号が出力される。この結果、R3型F/F5B
のセット端子Sがハイレベルの変化するので、そのNQ
比出力第5図(幻に示すようにローレベルに変化する。
場合は、AND回路55から出力されるパルスが次々に
カウントされるので、カウント数が10になった時点で
カウンタ57のキャリアウド端子COから第5図(f)
に示す信号が出力される。この結果、R3型F/F5B
のセット端子Sがハイレベルの変化するので、そのNQ
比出力第5図(幻に示すようにローレベルに変化する。
よって、障害通知回路60の3ステートバツフア61の
制御端子62がローレベルになり、スキャン信号SCN
が後段に伝えられな、くなるので、障害の発生が検知さ
れる。
制御端子62がローレベルになり、スキャン信号SCN
が後段に伝えられな、くなるので、障害の発生が検知さ
れる。
なお、この実施例ではカウンタ57のキャリアウド端子
COをR5型F/F58のセット端子Sに接続している
が、R3型F/F58のセット端子Sに接続するカウン
タ57の端子は任意に選択でき、その選択によってカウ
ンタ57にいくつクロック信号SCNが入力された時を
障害発生とするかが設定できる。
COをR5型F/F58のセット端子Sに接続している
が、R3型F/F58のセット端子Sに接続するカウン
タ57の端子は任意に選択でき、その選択によってカウ
ンタ57にいくつクロック信号SCNが入力された時を
障害発生とするかが設定できる。
以上説明したように本発明のディジタル交換機の障害検
出装置によれば、時分割集線切換回路のドライバ回路に
発生した障害が一過性のものか、連続性のものかを判定
することができ、障害が連続性の時だけこれを通知する
することができるので、ノイズ等による一過性の障害の
誤検出が防止でき、障害に対する不要な処置をとらずに
済むという効果がある。
出装置によれば、時分割集線切換回路のドライバ回路に
発生した障害が一過性のものか、連続性のものかを判定
することができ、障害が連続性の時だけこれを通知する
することができるので、ノイズ等による一過性の障害の
誤検出が防止でき、障害に対する不要な処置をとらずに
済むという効果がある。
第1図は本発明のディジタル交換機の障害検出装置の原
理ブロック図、第6図は従来のディジタル交換機の障害
検出装置が設けられる集線装置の構成を示す回路図、第
2図は本発明のディジタル交換機の障害検出装置の一実
施例の構成を示す回路図、第3図は第2図の各部位の信
号波形を示す波形図、第4図は本発明のディジタル交換
機の障害検出装置の他の実施例の構成を示す回路図、第
5図は第4図の各部位の信号波形を示す波形図である。 1・・・加入者回路、2・・・時分割集線スイッチ、3
0・・・ドライバ回路、40・・・障害検出回路、41
・・・排他的OR回路、50・・・障害識別回路、51
.52,53.58・・・フリップフロップ、54・・
・NAND回路、56・・・インバータ、57・・・カ
ウンタ、60・・・障害通知回路。
理ブロック図、第6図は従来のディジタル交換機の障害
検出装置が設けられる集線装置の構成を示す回路図、第
2図は本発明のディジタル交換機の障害検出装置の一実
施例の構成を示す回路図、第3図は第2図の各部位の信
号波形を示す波形図、第4図は本発明のディジタル交換
機の障害検出装置の他の実施例の構成を示す回路図、第
5図は第4図の各部位の信号波形を示す波形図である。 1・・・加入者回路、2・・・時分割集線スイッチ、3
0・・・ドライバ回路、40・・・障害検出回路、41
・・・排他的OR回路、50・・・障害識別回路、51
.52,53.58・・・フリップフロップ、54・・
・NAND回路、56・・・インバータ、57・・・カ
ウンタ、60・・・障害通知回路。
Claims (1)
- 【特許請求の範囲】 電話機が接続された加入者回路の所定数を受け持つディ
ジタル交換機の時分割集線切換回路(2)のドライバ回
路(30)の障害検出装置であって、前記ドライバ回路
(30)の障害状態時に出力が切り換わる障害検出回路
(40)と、 この障害検出回路(40)からの障害信号が一過性か連
続性かを判定する障害識別回路(50)と、障害が連続
性の時にこれをスキャン信号を用いて通知する障害通知
回路(60)、 とからなるディジタル交換機の障害検出装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18278186A JPS6339254A (ja) | 1986-08-05 | 1986-08-05 | デイジタル交換機の障害検出装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18278186A JPS6339254A (ja) | 1986-08-05 | 1986-08-05 | デイジタル交換機の障害検出装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6339254A true JPS6339254A (ja) | 1988-02-19 |
Family
ID=16124307
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18278186A Pending JPS6339254A (ja) | 1986-08-05 | 1986-08-05 | デイジタル交換機の障害検出装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6339254A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0329551A (ja) * | 1989-06-27 | 1991-02-07 | Fujitsu Ltd | 通信機器の試験処理方式 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60134550A (ja) * | 1983-12-22 | 1985-07-17 | Nec Corp | 時分割多重ハイウエイの障害検出方式 |
-
1986
- 1986-08-05 JP JP18278186A patent/JPS6339254A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60134550A (ja) * | 1983-12-22 | 1985-07-17 | Nec Corp | 時分割多重ハイウエイの障害検出方式 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0329551A (ja) * | 1989-06-27 | 1991-02-07 | Fujitsu Ltd | 通信機器の試験処理方式 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4490581A (en) | Clock selection control circuit | |
US3890493A (en) | Circuitry for detecting faults in duplicate controllers | |
KR19980061837A (ko) | Ipc의 이중화 버스 클럭 감시 회로 | |
JPS6339254A (ja) | デイジタル交換機の障害検出装置 | |
SU1562898A1 (ru) | Многоканальное устройство дл ввода-вывода информации | |
EP0211674A2 (en) | Clock signal selection and security arrangements | |
SU1478372A2 (ru) | Устройство распределени сигналов управлени комплектами дл узлов коммутации с программным управлением | |
KR900006965B1 (ko) | Hdb3 코드에서의 바이폴라 바이올레이션 검출회로 | |
JPS63240145A (ja) | デイジタル信号伝送方式 | |
SU1603390A1 (ru) | Устройство дл контрол цифровых узлов | |
SU1125628A1 (ru) | Устройство дл обнаружени сбоев синхронизируемых дискретных блоков | |
JP3437610B2 (ja) | 遠隔機器制御方式 | |
SU1115228A1 (ru) | Коммутатор с автоматической коррекцией | |
JPH03229175A (ja) | 半導体集積回路 | |
SU1298897A1 (ru) | Устройство дл контрол последовательности импульсов | |
JPS6339253A (ja) | デイジタル交換機の集線装置 | |
KR960012308B1 (ko) | 통신장치에 있어서 시스템 유지 및 보수를 위한 제어회로 | |
KR100208261B1 (ko) | 전전자 교환기에 있어서 공통 버스 중계기 이중화 장치 | |
SU928335A1 (ru) | Устройство дл отключени внешних устройств от линий св зи,соедин ющих внешние устройства с ЦВМ | |
SU1156077A1 (ru) | Мажоритарно-резервированное устройство | |
JPS6271366A (ja) | デイジタルハイウエイの2重化・1重化切替方式 | |
JPH02207699A (ja) | 音声チャネルの障害検出回路 | |
JPS63250234A (ja) | 同期パタ−ン発生器付中継装置 | |
JPH06315031A (ja) | 伝送制御システム | |
JPH04215080A (ja) | 故障検出回路 |