JPS6339234A - Switching circuit network - Google Patents
Switching circuit networkInfo
- Publication number
- JPS6339234A JPS6339234A JP61183213A JP18321386A JPS6339234A JP S6339234 A JPS6339234 A JP S6339234A JP 61183213 A JP61183213 A JP 61183213A JP 18321386 A JP18321386 A JP 18321386A JP S6339234 A JPS6339234 A JP S6339234A
- Authority
- JP
- Japan
- Prior art keywords
- header
- circuit network
- switch
- switch circuit
- packet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000009826 distribution Methods 0.000 abstract description 13
- 230000005540 biological transmission Effects 0.000 abstract description 4
- 238000006243 chemical reaction Methods 0.000 abstract description 2
- 239000006185 dispersion Substances 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、２人力２出力の単位スイッチを組合せて構成
され、パケットを目的とする出力端子までスイッチング
して転送するスイッチ回路網に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a switch circuit network configured by combining two unit switches with two outputs powered by two people, and which switches and transfers a packet to a target output terminal.
従来、高速パケットのスイッチ回路網として第４図に示
すスイッチ回路網がある。この従来例は、２人力、２出
力のスイッチを単位スイッチ（Ｓ）３とする、入力端子
４が２°個、出力端子５が２″個および段数が２°−１
段（ｎは自然数）のスイッチ回路網である。このスイッ
チ回路網に人力されるパケットは、スイッチ回路網全体
の出力端子５の出力端子番号をルーティングタグとして
付与されて、スイッチ回路網の入力端子４に入力される
。スイッチ回路網の前半ｎ−１段目までの単位スイッチ
３はパケットフロー分散Ｍ４１を構成しパケットのフロ
ーを分散する。すなわち、各単位スイッチ３に入力され
たパケットをランダムにそれぞれの二つの出力端子に出
力することによって、スイッチ回路網中の特定のリンク
にフローが集中することを防止する。後半ｎ段目以後の
単位スイッチ３はパケットルーティング網２を構成し、
パケットのルーティングタグを２進展間し、ｎ段目は最
上位ビット、ｎ＋１段目は最上位から２番目のビット、
−・・・−１２’−１段目は最下位ビットとして、二つ
の出力端子の一方にスイッチングして出力することによ
り、目的のスイッチ回路網の出力端子５にパケットを出
力する。Conventionally, there is a switch network shown in FIG. 4 as a switch network for high-speed packets. This conventional example uses a two-manpower, two-output switch as a unit switch (S) 3, has 2° input terminals 4, 2'' output terminals 5, and has a number of stages of 2°-1.
It is a switch network of stages (n is a natural number). A packet inputted into this switch circuit network is given the output terminal number of the output terminal 5 of the entire switch circuit network as a routing tag, and is inputted to the input terminal 4 of the switch circuit network. The unit switches 3 up to the (n-1)th stage in the first half of the switch network constitute a packet flow distribution M41 and distribute the packet flow. That is, by randomly outputting the packets input to each unit switch 3 to the respective two output terminals, concentration of flows on a specific link in the switch network is prevented. The unit switches 3 after the n-th stage in the latter half constitute a packet routing network 2,
The routing tag of the packet is divided into two stages, the nth stage is the most significant bit, the n+1th stage is the second bit from the most significant bit,
-...-12'-The first stage outputs the packet to the output terminal 5 of the target switch circuit network by switching and outputting it to one of the two output terminals as the least significant bit.
以上説明したように、従来のスイッチ回路網は、特定の
リンクにパケットのフローが集中しないようにするパケ
ットフロー分散網１と、パケットを目的の出力端子にル
ーティングするバケットルーティング網２の二つのスイ
ッチ回路網が必要で、回路が複雑となりパケットの転送
効率が悪い欠点があった。As explained above, a conventional switch network consists of two switches: a packet flow distribution network 1 that prevents the flow of packets from concentrating on a specific link, and a bucket routing network 2 that routes packets to the target output terminal. This method requires a circuit network, complicates the circuit, and has the drawback of poor packet transfer efficiency.
本発明の目的は、上記の欠点を除去することにより、簡
単で転送効率のよいスイッチ回路網を提供することにあ
る。SUMMARY OF THE INVENTION The object of the present invention is to provide a simple and transfer efficient switching network by eliminating the above-mentioned drawbacks.
本発明は、二つの入力端子と、二つの出力端子と、この
二つの出力端子に出力する信号が互いに衝突しないよう
に一方の信号を保持するバッファメモリと、入力信号に
付随したヘッダによりいずれか一つの上記出力端子を選
択する選択手段とを含む待ち合わせ形の単位スイッチを
、その二つの出力端子のそれぞれが他の異なる二つの上
記単位スイッチのそれぞれのいずれか一つの入力端子に
接続されるように複数列複数段縦統接続されたスイッチ
回路網において、上記スイッチ回路網の初段の各単位ス
イッチの一方の入力端子にその出力が接続され人力信号
に所定のヘッダを付与する第一のヘッダ付与手段と、上
記スイッチ回路網の最終段の各単位スイッチの他方の出
力端子と初段の各単位スイッチの他方の入力端子間に接
続され、上記最終段の単位スイッチから人力される信号
に対して所定のヘッダを付与する第二のヘッダ付与手段
とを含むことを特徴とする。The present invention provides two input terminals, two output terminals, a buffer memory for holding one of the signals to prevent the signals output from the two output terminals from colliding with each other, and a header attached to the input signal. a waiting-type unit switch including selection means for selecting one of the above-mentioned output terminals, such that each of its two output terminals is connected to any one input terminal of each of the other two different above-mentioned unit switches; A first header whose output is connected to one input terminal of each unit switch in the first stage of the switch circuit network and which adds a predetermined header to the human signal; a means connected between the other output terminal of each unit switch in the final stage of the switch circuit network and the other input terminal of each unit switch in the first stage, and a predetermined means for a signal manually inputted from the unit switch in the final stage; and second header adding means for adding a header.
また本発明は、第一のヘッダ付与手段が付与するヘッダ
は、その信号の出力すべきスイッチ回路網の出力端子番
号を特定するルーティングタグであり、第二のヘッダ付
与手段が付与するヘッダはその信号が一度上記スイッチ
回路網中を転送されたことを識別できる識別ヘッダであ
ることができる。Further, in the present invention, the header added by the first header adding means is a routing tag that specifies the output terminal number of the switch circuit network to which the signal is to be output, and the header added by the second header adding means is a routing tag that specifies the output terminal number of the switch circuit network to which the signal is to be output. It can be an identification header that allows identification of the signal once transferred through the switch network.
また本発明は、第一のヘッダ付与手段が付与するヘッダ
は、その信号が到達すべき第二のヘッダ付与手段を特定
するルーティングタグであり、第二のヘッダ付与手段が
付与するヘッダはその信号が出力すべきスイッチ回路網
の出力端子番号を特定するルーティングタグであること
ができる。Further, in the present invention, the header added by the first header adding means is a routing tag that specifies the second header adding means to which the signal should reach, and the header added by the second header adding means is the can be a routing tag that specifies the output terminal number of the switch circuit network to be output.
スイッチ回路網に入力された信号（パケット）は、第一
のヘッダ付与手段により、その信号の出力すべき出力端
子番号を特定したルーティングタグまたは到着すべき第
二のヘッダ付与手段としてそこを通過する信号の少ない
第二のヘッダ付与手段を特定した第一のルーティングタ
グを付与され、スイッチ回路網中を通過して上記第二の
ヘッダ付与手段に到着する。A signal (packet) input to the switch circuit network is passed therethrough by the first header adding means as a routing tag specifying the output terminal number to which the signal should be output or as a second header adding means to arrive. It is given a first routing tag that specifies the second header adding means with fewer signals, passes through the switch circuit network, and reaches the second header adding means.
そして、この第二のヘッダ付与手段により、信号に付随
したヘッダを書き替えるかもしくは新たに付加するかし
て、その信号が一度スイソチ回路網中を通過したことを
識別できる識別ヘッダまたは、その信号が出力すべき出
力端子番号を特定した第二のルーティングタグを付与す
る。Then, by this second header adding means, the header attached to the signal is rewritten or a new header is added, and an identification header or an identification header that can identify that the signal has once passed through the Swiss circuit network or the signal is added. A second routing tag is attached that specifies the output terminal number to which the output terminal should be output.
そして、最終段の各単位スイッチではその選択手段によ
り、上記第二のヘッダ付与手段により付与された上記識
別ヘッダまたは上記第二のルーティングタグを識別して
それに従って二回スイッチ回路網中を通過した信号を特
定された出力端子に出力する。Then, in each unit switch at the final stage, the selection means identifies the identification header or the second routing tag given by the second header giving means, and passes through the switch network twice in accordance with the identification header or the second routing tag given by the second header giving means. Output the signal to the specified output terminal.
すなわち、パケットを一つのスイッチ回路網を二回転送
することにより、従来必要としたパケットフロー分散網
とパケットルーティング網を、一つのバケットルーティ
ング網の構成で達成できる。That is, by transferring a packet twice through one switch circuit network, the conventionally required packet flow distribution network and packet routing network can be achieved with a single bucket routing network configuration.
従って、回路構成が簡単になること、またパケットのフ
ロー分散とルーティングを合わせたもので管理すること
で、特定の入力端子または出力端子にフローが集中した
ときに、フローの一様化ができ待ち合わせ遅延時間を短
くできるなど転送効率を向上させることが可能となる。Therefore, the circuit configuration becomes simple, and by managing packet flow distribution and routing in combination, when flows are concentrated at a specific input terminal or output terminal, it is possible to equalize the flow and wait. It is possible to improve transfer efficiency, such as by shortening delay time.
以下、本発明の実施例について図面を参照して説明する
。Embodiments of the present invention will be described below with reference to the drawings.
第１図は本発明の第一実施例を示すブロック構成図であ
る。１２個の単位スイッチ（Ｓ）３がその二つの出力端
子のそれぞれが他の異なる単位スイッチ３のそれぞれの
いずれか一方の入力端子に３段縦統接続された３段４列
のスイッチ回路網と、このスイッチ回路網の最終段の各
単位スイッチ３の他方の出力端子と初段の各単位スイッ
チ３の他方の入力端子間に接続され、最終段の単位スイ
ッチから人力されるパケットに付随したヘッダを、この
パケットが一度スイッチ回路網を転送されたことを識別
できるように書き替えまたは新たに付加するヘッダ変換
部（ＨＣ）６と、上記スイッチ回路網の初段の各単位ス
イッチ３の一方の入力端子にその出力が接続され入力信
号に上記スイッチ回路網の出力端子番号を特定するルー
ティングタグを付与するヘッダ付与部（ＨＧ）７と、最
終段の各単位スイッチ３の一方の出力端子にそれぞれ接
続されたスイッチ回路網の出力端子５とを含んでいる。FIG. 1 is a block diagram showing a first embodiment of the present invention. A three-stage, four-column switch circuit network in which twelve unit switches (S) 3 each having two output terminals thereof are cascade-connected in three stages to one input terminal of each of other different unit switches (S) 3. , is connected between the other output terminal of each unit switch 3 at the final stage of this switch circuit network and the other input terminal of each unit switch 3 at the first stage, and the header attached to the packet manually input from the unit switch at the final stage is connected. , a header converter (HC) 6 that rewrites or adds a new one to identify that this packet has once been transferred through the switch network, and one input terminal of each unit switch 3 at the first stage of the switch network. The output is connected to a header adding section (HG) 7 which adds a routing tag for specifying the output terminal number of the switch circuit network to the input signal, and is connected to one output terminal of each unit switch 3 in the final stage. and an output terminal 5 of the switch network.
なお、第１図において単位スイッチ３は１２個としたが
、これは一般にｎ段ｍ列のスイッチ回路網を構成するよ
うに（ｎＸｍ）個用いられる。Although the number of unit switches 3 is 12 in FIG. 1, (nXm) units are generally used to constitute a switch network with n stages and m columns.
第３図は、第１図の単位スイッチ３の詳細を示すブロッ
ク構成図である。二つの入力端子１６にそれぞれ接続さ
れたルーティングタグ抽出部１０と、ルーティングタグ
抽出部１０で抽出されたタグに従って、制御部１２の制
御によりパケットの転送先を選択するセレクタ（１）と
、一方のパケットの処理が終わるまで他方のパケットを
保持しておくバッファメモリ１３と、バッファメモリ１
３からのパケットを制御部１４の選択により選択して出
力端子１７に出力するセレクタ１５とを含んでいる。FIG. 3 is a block diagram showing details of the unit switch 3 of FIG. 1. A routing tag extractor 10 connected to each of the two input terminals 16, a selector (1) that selects a packet transfer destination under the control of the controller 12 according to the tag extracted by the routing tag extractor 10; Buffer memory 13 holds the other packet until processing of the other packet is completed, and buffer memory 1
3 and a selector 15 for selecting the packets from 3 by the control unit 14 and outputting the selected packets to the output terminal 17.
次に、本実施例の動作について説明する。Next, the operation of this embodiment will be explained.
入力端子４から入ったパケットは、ヘッダ付与部７で出
力端子番号を特定するルーティングタグを付与され、従
来のスイッチ回路網のフロー分散スイッチ回路網と同じ
く、フローの分散を行い、各パケットヘッダ変換部６に
パケットのフローが均等に分散される。パケットヘッダ
変換部６はパケットのヘッダを書き替えることにより、
スイッチ回路網内でフロー分散を行うべきパケットと、
ルーティングを行うべきパケットを識別できるようにす
る。これはパケットヘッダ変換部６でヘッダの特定ビッ
トを反転させることにより行う。パケットヘッダ変換部
６から出力されたパケットは、初段の単位スイッチ３の
他方の入力端子へ折り返えされ、従来のスイッチ回路網
のルーテインダスインチ回路網部分と同じくルーティン
グタグによってルーティングされる。ただし最終段の単
位スイッチ３は、フロー分散のパケットとルーティング
のパケットをヘッダ変換部６で書き替えたヘッダの特定
ビットを読むことにより分離する。Packets that enter from the input terminal 4 are given a routing tag that specifies the output terminal number in the header adding section 7, and, like the flow distribution switch network of the conventional switch network, flows are distributed and each packet header is converted. The flow of packets is evenly distributed among the sections 6. The packet header converter 6 rewrites the packet header to
packets whose flow should be distributed within the switch network;
Allows you to identify packets that should be routed. This is done by inverting specific bits of the header in the packet header converter 6. The packet output from the packet header converter 6 is returned to the other input terminal of the first-stage unit switch 3, and is routed by a routing tag in the same manner as in the router-in-inch circuit network portion of a conventional switch circuit network. However, the unit switch 3 at the final stage separates the flow distribution packet and the routing packet by reading specific bits of the header rewritten by the header converter 6.
すなわち、本実施例においては、スイッチ回路網はパケ
ット通過−回目でパケットフロー分散を行い、二回目で
スイッチ回路網の各出力端子にパケットをルーティング
する。従って、パケットフロー分散スイッチ網とパケッ
トルーティング面を共用化しパケットフロー分散スイッ
チ網を省略することができ、回路網の簡単化と伝送効率
の向上が図れる。That is, in this embodiment, the switch network performs packet flow distribution at the second pass of the packet, and routes the packet to each output terminal of the switch network at the second pass. Therefore, the packet flow distribution switch network and the packet routing surface can be shared, and the packet flow distribution switch network can be omitted, thereby simplifying the circuit network and improving transmission efficiency.
第２図は本発明の第二実施例を示すブロック構成図であ
る。本実施例は第１図の第一実施例において、ヘッダ付
与部（ＨＧ）７の代わりに、人力されたパケットが到達
すべき第二のヘッダ付与手段（ＨＧ２）９を特定する第
一のルーティングタグを付与する第一のヘッダ付与部８
を設け、ヘッダ変換部６の代わりに、パケットが出力す
べきスイッチ回路網の出力端子番号を特定する第二のル
ーティングタグを付与する第二のヘッダ付与部（ＨＧ２
）を設けたことにある。FIG. 2 is a block diagram showing a second embodiment of the present invention. In this embodiment, in place of the header adding unit (HG) 7 in the first embodiment shown in FIG. First header adding section 8 that adds tags
In place of the header conversion unit 6, a second header adding unit (HG2
) was established.
次に、本実施例の動作について説明する。入力端子４に
入力されたパケットは、第一のヘッダ付与部８で、パケ
ットが各第二のヘッダ付与部９に均等に分散されるよう
に、第二のへ・ノダ付与部９のうちそこを通過するパケ
ットが少ないへ・ノダ付与部９を特定する第一のルーテ
ィングタグが付与され、それに従ってスイッチ回路網中
を分散通過してその特定された第二のき・ンダ付与部に
到達する。Next, the operation of this embodiment will be explained. The packet inputted to the input terminal 4 is sent to the first header adding section 8, and is sent to the second header adding section 9 so that the packet is evenly distributed to each of the second header adding sections 9. A first routing tag that specifies the node assigning unit 9 is attached to the packets that pass through the switch network, and the packets pass through the switch network in a distributed manner to reach the specified second node assigning unit. .
そして、第二のヘッダ付与部では、そのパケットの出力
すべきスイッチ回路網の出力端子番号を特定する第二の
ルーティングタグを付与して、初段の単位スイッチ３の
他方の入力端子に送り返される。そして再び付与された
第二のルーティングタグに従ってスイッチ回路網中をル
ーティグして、特定された出力端子番号の出力端子５か
ら出力される。Then, the second header adding section adds a second routing tag that specifies the output terminal number of the switch circuit network to which the packet is to be output, and the packet is sent back to the other input terminal of the first-stage unit switch 3. Then, the signal is routed through the switch circuit network according to the assigned second routing tag, and is output from the output terminal 5 having the specified output terminal number.
すなわち、本実施例においては、スイッチ回路網通過−
回目も通過二回目もルーティングタグによるルーティン
グとなる。従って、−回目、二回目のルーティングの合
計フローが均等になるよう一回目のルーティングを行う
ことにより、第一実施例の場合より、より一様に各リン
クにフローを分散でき、平均待ち合わせ時間を減少させ
て、スイッチ回路網平均遅延時間を減少させることがで
きる。またパケットのハーチャルコールごと、また論理
チャンネルごとに一回目および二回目のスイ・ソチ回路
網通過リンクを固定するようにルーティングタグを付与
することにより、同一パーチャルコール内、論理チャン
ネル内では、スイッチ回路網内通過ルートが単一となり
、各単位スイッチ３は先入れ先出しくＦＩＦＯ）のハソ
ファメモリ１３を持っているので、パケットの順序が入
れ替わることはなく、パケットのシーケンスが保存でき
る利点がある。That is, in this embodiment, the switch circuit network passes through -
Both the second pass and the second pass are routed using the routing tag. Therefore, by performing the first routing so that the total flows of the -th and second routings are equal, the flows can be distributed more uniformly to each link than in the first embodiment, and the average waiting time is can be reduced to reduce the switch network average delay time. In addition, by assigning a routing tag to fix the first and second links that pass through the Swiss-Sochi network for each virtual call and logical channel of a packet, switches can be used within the same virtual call or logical channel. There is a single route through the circuit network, and each unit switch 3 has a first-in, first-out (FIFO) hasher memory 13, which has the advantage that the order of packets is not changed and the sequence of packets can be saved.
本発明の特徴は第１図において、ヘッダ付与部７および
ヘッダ変換部６を設け、第２図において、第一および第
二のヘッダ付与部８および９を設け、ヘッダ変換部６ま
たは第二のヘッダ付与部９を介して出力の一部をスイッ
チ回路網の初段の単位スイッチ３の他方の入力端子に折
り返えすようにしたことにある。The feature of the present invention is that in FIG. 1, a header adding section 7 and a header converting section 6 are provided, and in FIG. A part of the output is returned to the other input terminal of the first-stage unit switch 3 of the switch circuit network via the header adding section 9.
以上説明したように、本発明は、同一のスイ・ノチ網を
折り返しにより一回目はフロー分散、二回目はルーティ
ングに用いることにより、フロー分散網を省略でき、−
回目のフローと二回目のフローを合わせて均等にルーテ
ィングすることにより、スイッチ回路網内の各リンクを
均一に使用し、待ち合わせ遅延時間を減少させ伝送効率
を高める効果がある。As explained above, the present invention makes it possible to omit the flow distribution network by using the same Sui-Nochi network for flow distribution the first time and for routing the second time.
By uniformly routing both the first flow and the second flow, each link in the switch network is used uniformly, which has the effect of reducing waiting delay time and increasing transmission efficiency.
従って、本発明をあらかじめ各バーチャルコールあるい
は論理チャンネルのパケットのスループットが判明して
いるような場合に用いれば、スループットが統計的に大
きく変動する場合に比べ単位スイッチの必要バッファ量
が確定でき、ハ諏ファオーバーフローが生じない有効な
スイッチ回路網が得られその効果は大である。Therefore, if the present invention is used in a case where the packet throughput of each virtual call or logical channel is known in advance, the required buffer amount of the unit switch can be determined compared to the case where the throughput fluctuates significantly statistically. An effective switch circuit network that does not cause overflow can be obtained, and the effect is great.
第１図は本発明の第一実施例を示すブロック構成図。
第２図は本発明の第二実施例を示すブロック構成図。
第３図は第１図および第２図中の単位スイッチの詳細を
示すブロック構成図。
第４図は従来例を示すブロック構成図。
１・・・パケットフロー分散網、２・・・パケットルー
ティング網、３・・・単位スイッチ（Ｓ） 、４・・・
（スイッチ回路網の）入力端子、５・・・（スイッチ回
路網の）出力端子、６・・・パケットヘッダ変換部（Ｈ
Ｃ）、７・・・ヘッダ付与部（ＨＧ） 、８・・・第一
のヘッダ付与部（ＨＧＩ）、９・・・第二のヘッダ付与
部（ＨＣ２）、１０・・・ルーティングタグ抽出部、（
１）．１５・・・セレクタ、１２．１４・・・制御部、
１３・・・バッファメモリ、１６・・・（単位スイッチ
の）入力端子、１７・・・（単位スイッチの）出力端子
。FIG. 1 is a block diagram showing a first embodiment of the present invention. FIG. 2 is a block diagram showing a second embodiment of the present invention. FIG. 3 is a block diagram showing details of the unit switches in FIGS. 1 and 2. FIG. FIG. 4 is a block diagram showing a conventional example. 1... Packet flow distribution network, 2... Packet routing network, 3... Unit switch (S), 4...
Input terminal (of the switch circuit network), 5... Output terminal (of the switch circuit network), 6... Packet header converter (H
C), 7... Header adding section (HG), 8... First header adding section (HGI), 9... Second header adding section (HC2), 10... Routing tag extracting section ,(
1). 15...Selector, 12.14...Control unit,
13...Buffer memory, 16...Input terminal (of unit switch), 17...Output terminal (of unit switch).
Claims (3)
の出力端子に出力する信号が互いに衝突しないように一
方の信号を保持するバッファメモリと、入力信号に付随
したヘッダによりいずれか一つの上記出力端子を選択す
る選択手段とを含む待ち合わせ形の単位スイッチを、そ
の二つの出力端子のそれぞれが他の異なる二つの上記単
位スイッチのそれぞれのいずれか一つの入力端子に接続
されるように複数列複数段縦統接続されたスイッチ回路
網において、 上記スイッチ回路網の初段の各単位スイッチの一方の入
力端子にその出力が接続され入力信号に所定のヘッダを
付与する第一のヘッダ付与手段と、上記スイッチ回路網
の最終段の各単位スイッチの他方の出力端子と初段の各
単位スイッチの他方の入力端子間に接続され、上記最終
段の単位スイッチから入力される信号に対して所定のヘ
ッダを付与する第二のヘッダ付与手段と を含むことを特徴とするスイッチ回路網。(1) Two input terminals, two output terminals, a buffer memory that holds one of the signals so that the signals output to these two output terminals do not collide with each other, and a header attached to the input signal to ensure that either one and a selection means for selecting one of the above-mentioned output terminals, such that each of its two output terminals is connected to any one input terminal of each of the other two different above-mentioned unit switches. In a switch circuit network having multiple rows and multiple stages connected vertically, a first header adding means whose output is connected to one input terminal of each unit switch in the first stage of the switch circuit network and adds a predetermined header to an input signal. is connected between the other output terminal of each unit switch in the final stage of the switch circuit network and the other input terminal of each unit switch in the first stage, and is connected to a predetermined value for the signal input from the unit switch in the final stage. and second header adding means for adding a header.
信号の出力すべきスイッチ回路網の出力端子番号を特定
するルーティングタグであり、第二のヘッダ付与手段が
付与するヘッダはその信号が一度上記スイッチ回路網中
を転送されたことを識別できる識別ヘッダである特許請
求の範囲第（１）項に記載のスイッチ回路網。(2) The header added by the first header adding means is a routing tag that specifies the output terminal number of the switch circuit network to which the signal should be output, and the header added by the second header adding means is a routing tag that specifies the output terminal number of the switch circuit network to which the signal should be output. The switch circuit network according to claim 1, wherein the switch circuit network is an identification header that can identify that the data has been transferred once through the switch circuit network.
信号が到達すべき第二のヘッダ付与手段を特定するルー
ティングタグであり、第二のヘッダ付与手段が付与する
ヘッダはその信号が出力すべきスイッチ回路網の出力端
子番号を特定するルーティングタグである特許請求の範
囲第（１）項に記載のスイッチ回路網。(3) The header added by the first header adding means is a routing tag that specifies the second header adding means the signal should reach, and the header added by the second header adding means is a routing tag that specifies the second header adding means the signal should reach. The switch circuit network according to claim 1, which is a routing tag that specifies an output terminal number of the switch circuit network to be used.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61183213A JPS6339234A (en) | 1986-08-04 | 1986-08-04 | Switching circuit network |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61183213A JPS6339234A (en) | 1986-08-04 | 1986-08-04 | Switching circuit network |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6339234A true JPS6339234A (en) | 1988-02-19 |
Family
ID=16131759
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61183213A Pending JPS6339234A (en) | 1986-08-04 | 1986-08-04 | Switching circuit network |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6339234A (en) |
-
1986
- 1986-08-04 JP JP61183213A patent/JPS6339234A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Giacopelli et al. | Sunshine: A high performance self-routing broadband packet switch architecture | |
| US4621359A (en) | Load balancing for packet switching nodes | |
| US4755986A (en) | Packet switching system | |
| US4893304A (en) | Broadband packet switch with combined queuing | |
| JPH05207062A (en) | Packet switching system | |
| JPH01123548A (en) | Communication exchanger | |
| JPH01238248A (en) | High-speed packet exchange device using special dividing type switch | |
| US5285444A (en) | Multi-stage link switch | |
| JPH02198246A (en) | Cell exchange device | |
| JP2738762B2 (en) | High-speed packet switch | |
| WO2000076256A1 (en) | Photonic switch using time-slot interchange | |
| JPS6339234A (en) | Switching circuit network | |
| US5128927A (en) | Switching network and switching network control for a transmission system | |
| US5305310A (en) | Packet switching system having arbitrative function for competing packets | |
| JPH06244869A (en) | Method and apparatus for packet switching | |
| JPS6367047A (en) | Packet switch | |
| JPS63135039A (en) | Path selection control method for waiting type switching network | |
| JP3208078B2 (en) | Packet communication network | |
| JP3177206B2 (en) | ATM switch | |
| JPS63135040A (en) | Path selection control method for waiting type switching network | |
| JP2786246B2 (en) | Self-routing channel | |
| JPH0429441A (en) | Switch circuit network | |
| KR100200569B1 (en) | Cell ordering system | |
| JPH03235449A (en) | Multistage link switch | |
| JP3113856B2 (en) | ATM switch |