KR100200569B1 - Cell ordering system - Google Patents

Abstract

본 발명은 다단접속 ATM교환기에서 ATM셀 순서의 유지에 관한 것으로, 특히 삼단접속 ATM교환기에서 별도의 ATM셀 순서 보장 회로없이 ATM셀의 순서를 보장할 수 있어 다단 구조로 확장이 용이하여 대용량 ATM교환기에 적합하도록 한 다단접속 ATM교환기의 셀 순서 보장 시스템에 관한 것이다.The present invention relates to the maintenance of ATM cell order in a multi-stage access ATM switch, and in particular, in a 3-stage access ATM switch, it is possible to guarantee the order of ATM cells without a separate ATM cell order guarantee circuit, so that it is easy to expand into a multi-stage structure and thus a large capacity ATM switch. The present invention relates to a cell order guarantee system of a multi-stage access ATM switch.

종래의 기술은 각 ATM교환 모듈의 메모리나 버퍼에 저장된 ATM셀의 갯수가 서로 다른 경우에 동시에 전달된 ATM셀일지라도 지연 시간이 서로 다르므로 ATM셀 순서의 위반이 발생하고 이를 방지하기 위한 ATM셀 재순서 회로가 필요하여 대용량 ATM교환기의 구성이 복잡하게 되는 문제점이 있었다.In the conventional technology, when the number of ATM cells stored in the memory or buffer of each ATM exchange module is different, even if the ATM cells are delivered simultaneously, the delay time is different, so that the ATM cell sequence violation occurs and to prevent the ATM cell reconfiguration. There is a problem that the configuration of a large-capacity ATM switch is complicated because a sequential circuit is required.

본 발명에 의해 삼단접속 ATM교환기에서 별도의 ATM셀 재순서 회로없이 제1교환단에서 상위 모듈에서 하위 모듈로 ATM셀 정보를 인가하고 해당 ATM셀 정보에 따라 복사와 분배를 수행하며 제2교환단에서 지연없이 ATM셀의 전달을 수행하여 제3교환단에 인가하므로서, ATM셀의 순서를 보장할 수 있어 대용량 ATM교환기에 적합하다.According to the present invention, ATM cell information is applied from an upper module to a lower module in a first switching stage without a separate ATM cell reordering circuit in a three-stage access ATM switch, and copies and distributes according to the corresponding ATM cell information. The ATM cell transfer is performed without delay and is applied to the third switch, thereby ensuring the order of the ATM cells, which is suitable for a large capacity ATM switch.

Description

다단접속 ATM교환기의 셀 순서 보장 시스템Cell Order Assurance System of Multi-stage ATM Switching System

본 발명은 다단접속 ATM교환기에서 ATM셀 순서의 유지에 관한 것으로, 특히 삼단접속 ATM교환기에서 별도의 ATM셀 순서 보장 회로없이 ATM셀의 순서를 보장할 수 있어 다단 구조로 확장이 용이하여 대용량 ATM교환기에 적합하도록 한 다단접속 ATM교환기의 셀 순서 보장 시스템에 관한 것이다.The present invention relates to the maintenance of ATM cell order in a multi-stage access ATM switch, and in particular, in a 3-stage access ATM switch, it is possible to guarantee the order of ATM cells without a separate ATM cell order guarantee circuit, so that it is easy to expand into a multi-stage structure and thus a large capacity ATM switch The present invention relates to a cell order guarantee system of a multi-stage access ATM switch.

일반적으로, 대용량 ATM교환기는 소용량의 ATM교환 모듈을 다단으로 접속하여 이루어지는데, 해당 ATM교환 모듈은 64 개 또는 32 개의 입출력 포트를 갖는 교환기로서 동시에 많은 ATM셀이 입력되는 경우에 해당 입력되는 ATM셀의 손실없이 스위칭하기 위하여 일정한 용량의 메모리나 버퍼를 구비한다.In general, a large-capacity ATM switch is formed by connecting a small capacity ATM exchange module in multiple stages. The ATM exchange module is a switch having 64 or 32 input / output ports. It has a certain amount of memory or buffer to switch without loss.

만약, 대용량 ATM교환기의 입출력 포트의 수를 N 개이고 해당 대용량 ATM교환기를 구성하는 ATM교환 모듈의 입출력 포트의 수를 M이라고 하면,하나의 ATM교환단을 구성하는 ATM교환 모듈의 수는 N/M 개다. 그리고, 해당 ATM교환 모듈의 M 개의 출력 포트는 다음 교환단에 있는 N/M 개의 ATM교환 모듈과 접속되므로, ATM교환 모듈 간에는 M×M/N 개의 포트가 직접 접속된다.If the number of I / O ports of the high-capacity ATM exchanger is N and the number of I / O ports of the ATM exchange module constituting the high-capacity ATM exchange is M, the number of ATM exchange modules constituting one ATM switching unit is N / M. fold. Since the M output ports of the corresponding ATM switching module are connected to the N / M ATM switching modules in the next switching stage, M × M / N ports are directly connected between the ATM switching modules.

따라서, 하나의 ATM교환 모듈에서는 한 번에 M×M/N 개의 ATM셀이 동시에 다른 하나의 다음 ATM교환 모듈로 전달될 수 있고, 전체적으로 보았을 때 M 개의 ATM셀이 다음 교환단으로 전달될 수 있다. 그런데, 만약 그 이상의 ATM셀이 존재하면, 나머지의 ATM셀은 메모리나 버퍼에 잠시 저장되었다가 다음 차례에 전달 되도록 한다.Therefore, in one ATM switching module, M × M / N ATM cells can be simultaneously delivered to another next ATM switching module at a time, and when viewed as a whole, M ATM cells can be delivered to the next switching end. . However, if there are more ATM cells, the remaining ATM cells are stored in memory or buffer for a while and then delivered to the next time.

이러한 경우에 하나늬 채널의 ATM셀이 서로 다른 경로를 통해 스위칭되고 이로 인해 ATM셀의 순서가 어긋나게 되므로, 최종 교환단의 출력 포트에 ATM셀 재순서 회로(ATM Cell Resequencer)가 반드시 필요하게 된다. 그리고, 해당 ATM셀의 재순서화를 위하여 입력 포트에 도착하는 ATM셀에 도착 시간을 부여하고 해당 ATM셀 재순서 회로는 해당 도착 시간에 대응하여 정렬(Sorting)하여야 하므로, 회로의 구성이 매우 복잡하였다.In this case, since ATM cells of one channel are switched through different paths, and the ATM cells are out of order, an ATM cell resequencer is required at the output port of the final switching end. In order to reorder the ATM cells, the ATM cell arriving at the input port should be given an arrival time and the ATM cell reordering circuit should be sorted according to the arrival time. .

그러면, 종래 기술에 따른 삼단접속 ATM교환기를 도 1을 참고하여 살펴보면, 해당 삼단접속 ATM교환기는 세 개의 교환단(1, 2, 3)과 ATM셀 재순서 보장 회로부(100)를 포함하여 이루어져 있고, 해당 각 교환단(1, 2, 3)은 N/M 개의 ATM교환 모듈(1-1 ~ 1-N/M, 2-1 ~ 2-N/M, 3-1 ~ 3-N/M)을 각각 포함하여 이루어져 있다.Then, referring to the three-stage access ATM switch according to the prior art with reference to Figure 1, the three-stage access ATM switch comprises three switching stages (1, 2, 3) and ATM cell reorder guarantee circuit unit 100 and Each exchange (1, 2, 3) has N / M ATM switching modules (1-1 to 1-N / M, 2-1 to 2-N / M, 3-1 to 3-N / M) ), Respectively.

해당 제1교환단(1)은 입력되는 ATM셀을 해당 제2교환단(2)으로 고르게 분배하여 주고, 해당 제2교환단(2)과 제3교환단(3)은 고르게 분배되어 입력되는 ATM셀을 복사와 전달을 수행하여 원하는 출력 포트로 출력하게 한다.The first exchange stage 1 distributes the input ATM cell evenly to the second exchange stage 2, and the second exchange stage 2 and the third exchange stage 3 are evenly distributed and inputted. Copies and forwards the ATM cell to the desired output port.

예로, N을 16, M을 4라고 하면 도 2에 도시된 바와 같이, 제1교환단(1)으로부터 입력되는 ATM셀은 제2교환단(2)의 각 ATM교환 모듈(2-1 ~ 2-4)에 전달되는데, 해당 제1ATM교환 모듈(2-1)로 입력된 ATM셀 중에서 제1출력 포트(OUT1)로 전달될 ATM셀이 둘 이상 존재할 경우에 하나을 제외한 나머지 하나의 ATM셀은 해당 제1ATM교환 모듈(2-1)의 메모리나 버퍼에 저장되어야 한다.For example, if N is 16 and M is 4, as shown in FIG. 2, the ATM cells input from the first switching terminal 1 are each ATM switching module 2-1 to 2 of the second switching terminal 2. In the case of two or more ATM cells to be delivered to the first output port OUT1 among the ATM cells inputted to the corresponding ATM switching module 2-1, the other one ATM cell except for one It must be stored in the memory or buffer of the first ATM exchange module 2-1.

즉, 제2ATM교환 모듈(2-1)과 제3ATM교환 모듈(3-1) 간의 제1링크(Link1)는 M×M/N의 값이 `4×4/16 = 1'이므로 한 번에 하나의 ATM셀만을 전달할 수 있어 그 이상의 ATM셀은 해당 제1ATM교환 모듈(2-1)의 메모리나 버퍼에 저장되었다가 다음 차례에 스위칭되어야 한다.That is, the first link Link1 between the second ATM exchange module 2-1 and the third ATM exchange module 3-1 has a value of M × M / N of '4 × 4/16 = 1' at once. Since only one ATM cell can be delivered, more ATM cells must be stored in a memory or buffer of the corresponding ATM switching module 2-1 and then switched next.

이런 종래의 기술에 의해 제1교환단(1)에서 출력되는 ATM셀이 제2교환단(2)을 거쳐 제3교환단(3)의 ATM교환 모듈(3-1 ~ 3-4) 중의 하나로 전달될 때에 서로 다른 지연 시간이 걸리는데, 예를 들어 제2교환단(2)의 ATM교환 모듈(2-1 ~ 2-4)에서 출력되지 않고 메모리나 버퍼에 저장된 ATM셀의 갯수가 서로 다르다고 하면 동시에 제2교환단(2)으로 전달된 ATM셀일지라도 제3교환단(3)으로 입력되는 시간이 서로 다를 수 있다.According to this conventional technique, the ATM cell output from the first switching stage 1 passes through the second switching stage 2 and is one of the ATM switching modules 3-1 to 3-4 of the third switching stage 3. When the transfer takes different delay time, for example, if the number of ATM cells stored in the memory or buffer without being output from the ATM switching modules 2-1 to 2-4 of the second switching stage 2 are different from each other. At the same time, even the ATM cell delivered to the second switching stage 2 may have a different time input to the third switching stage 3.

이렇게 다른 시간에 제3교환단(3)에 도착한 ATM셀이 만약 동일한 채널 상의 ATM셀이라면, 입력 순서와 출력 순서가 달라지는 `셀 순서 위반' 현상이 발생하므로 이를 방지하기 위해서는 ATM셀 재순서 회로가 반드시 필요하여 대용량 ATM교환기의 구성이 복잡하게 된다.If the ATM cells arriving at the third exchange stage 3 at different times are ATM cells on the same channel, the cell sequence violation occurs because the input sequence and the output sequence are different. It is necessary to compose a large capacity ATM switch.

예를 들어, 도 2에서 제1입력 포트(IN1)로 ATM셀이 입력되어 제2출력 포트(OUT2)로 전달되는 통신 채널이 설정되었다고 하면, 제1입력 포트(IN1)를 통해 ATM셀 x,y가 순서대로 입력되어 제1교환단(1)의 제1ATM교환 모듈(1-1)을 거쳐 제2교환단(2)의 제1ATM교환 모듈(2-1)과 제2ATM교환 모듈(2-2)로 각각 전달될 때에 해당 제1ATM교환 모듈(2-1)의 메모리나 버퍼에 대기 중인 ATM셀의 수가 제2ATM교환 모듈(2-2)의 메모리나 버퍼에 대기 중인 ATM셀의 수보다 많을 경우, 두 번째로 도착한 ATM셀 y가 ATM셀 x보다 먼저 제3교환단(3)의 제1ATM교환 모듈(3-1)에 도착되므로 먼저 제2출력 포트(OUT2)로 출력되어 ATM셀의 순서가 위반된다.For example, in FIG. 2, if an ATM cell is input to the first input port IN1 and a communication channel to the second output port OUT2 is set, the ATM cell x, through the first input port IN1, may be set. y is input in order to pass through the first ATM exchange module 1-1 of the first exchange stage 1 and the first ATM exchange module 2-1 and the second ATM exchange module 2-2 of the second exchange stage 2. 2) the number of ATM cells waiting in the memory or buffer of the first ATM switching module 2-1, when delivered to each of the 2), is greater than the number of ATM cells waiting in the memory or buffer of the second ATM switching module 2-1. In this case, since the second arrival ATM cell y arrives at the first ATM exchange module 3-1 of the third exchange stage 3 before the ATM cell x, the ATM cell y is first outputted to the second output port OUT2, and the sequence of the ATM cells. Is violated.

상술한 바와 같은 종래의 기술은 각 ATM교환 모듈의 메모리나 버퍼에 저장된 ATM셀의 갯수가 서로 다른 경우에 동시에 전달된 ATM셀일지라도 지연 시간이 서로 다르므로 ATM셀 순서의 위반이 발생하고 이를 방지하기 위한 ATM셀 재순서 회로가 필요하여 대용량 ATM교환기의 구성이 복잡하게 되는 문제점이 있었다.As described above, in the conventional technology, when the number of ATM cells stored in a memory or a buffer of each ATM exchange module is different, even if the ATM cells are delivered simultaneously, the delay time is different so that the violation of the order of the ATM cells occurs and is prevented. There is a problem that the configuration of a large-capacity ATM switch is complicated because an ATM cell reordering circuit is required.

상기한 문제점을 해결하기 위해, 본 발명은 삼단접속 ATM교환기에서 별도의 ATM셀 재순서 회로없이 ATM셀의 순서를 보장할 수 있어 다단 구조로 확장이 용이하여 대용량 ATM교환기에 적합하도록 한 다단접속 ATM교환기의 셀 순서 보장 시스템을 제공하는 것을 목적으로 한다.In order to solve the above problems, the present invention can ensure the order of the ATM cells without a separate ATM cell reordering circuit in the three-stage access ATM switch, it is easy to expand to a multi-stage structure, it is suitable for large capacity ATM switch It is an object to provide a cell order guarantee system of an exchange.

상기와 같은 목적을 달성하기 위한 본 발명은 전달된 ATM셀을 복사하고 원하는 출력 포트로 전달하는 제3교환단의 다수개의 ATM교환 모듈을 구비하는 다단접속 ATM교환기의 셀 순서 보장 시스템에 있어서, 입력 포트를 통해 ATM셀을 입력받으며, 상위 모듈로부터 ATM셀의 정보를 하위 모듈로 전달하고 해당 ATM셀의 정보에 따라 해당 입력된 ATM셀을 복사와 분배 동작을 수행하여 출력하는 제1교환단의 다수개의 ATM교환 모듈과; 상기 하위 모듈로 전달되는 ATM셀의 정보의 갯수만큼 상기 ATM교환 모듈의 각 출력에 구비되며, 상기 제1교환단의 각 ATM교환 모듈로부터 출력되는 ATM셀을 각각 지연하여 처리되는 시점을 통일시켜 출력하는 제1교환단의 다수개의 지연 회로와; 상기 제1교환단의 지연 회로로부터 동시에 입력되는 전체 ATM셀을 지연없이 상기 제3교환단의 각 ATM교환 모듈에 전달하는 제2교환단의 다수개의 ATM교환 모듈을 포함하여 이루어진 것을 특징으로 한다.In order to achieve the above object, the present invention provides a cell order guarantee system of a multi-stage access ATM switch having a plurality of ATM switching modules of a third switching stage for copying a transferred ATM cell and delivering the same to a desired output port. Receives ATM cells through the port, and transfers ATM cell information from the upper module to the lower module and copies and distributes the corresponding ATM cell according to the information of the corresponding ATM cell, and outputs the multiple switching stages. Two ATM switching modules; The number of ATM cell information transmitted to the lower module is provided in each output of the ATM switching module, and outputs by unifying the processing time by delaying each ATM cell output from each ATM switching module of the first switching stage. A plurality of delay circuits of the first exchange stage; And a plurality of ATM switching modules of the second switching stage for transferring all ATM cells simultaneously inputted from the delay circuit of the first switching stage to each ATM switching module of the third switching stage without delay.

도 1은 종래의 기술에 따른 삼단접속 ATM교환기의 구성을 나타낸 블록도.1 is a block diagram showing the configuration of a three-stage access ATM switch according to the prior art.

도 2는 도 1에 있어 ATM셀의 교환을 설명하기 위한 예시도.2 is an exemplary diagram for explaining the exchange of ATM cells in FIG.

도 3은 본 발명의 실시예에 따른 다단접속 ATM교환기의 셀 순서 보장 시스템을 나타낸 구성 블록도.3 is a block diagram showing a cell order guarantee system of a multi-stage access ATM switch according to an embodiment of the present invention.

도 4는 도 3에 있어 ATM교환 모듈에서 ATM셀 정보의 처리를 설명하기 위한 예시도.FIG. 4 is an exemplary diagram for explaining processing of ATM cell information in an ATM switching module in FIG. 3; FIG.

* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

1, 2, 3 : ATM교환단1, 2, 3: ATM switch

SM11 ~ SM14, SM21 ~ SM24, SM31 ~ SM34 : ATM교환 모듈SM11 ~ SM14, SM21 ~ SM24, SM31 ~ SM34: ATM Switching Module

DLC : 지연 회로DLC: delay circuit

본 발명의 실시예에 따른 삼단접속 ATM교환기의 셀 순서 보장 시스템은 도 3에 도시된 바와 같이, 세 개의 교환단(1, 2, 3)을 포함하여 이루어지고, 해당 각 교환단(1, 2, 3)은 ATM교환 모듈(SM11 ~ SM14, SM21 ~ SM24, SM31 ~ SM34)을 각각 포함하여 이루어진다.As shown in FIG. 3, a cell order guarantee system of a three-stage access ATM switch system according to an embodiment of the present invention includes three switching stages 1, 2, and 3, respectively. , 3) comprises ATM switching modules SM11 to SM14, SM21 to SM24, and SM31 to SM34, respectively.

상기 제1교환단(1)의 각 ATM교환 모듈(SM11 ~ SM14)과 상기 제3교환단(3)의 각 ATM교환 모듈(SM31 ~ SM34)은 입력되는 ATM셀의 손실없이 스위칭하기 위하여 일정한 용량의 메모리나 버퍼를 각각 구비하나, 상기 제2교환단(2)의 각 ATM교환 모듈(SM21 ~ SM24)은 해당 메모리나 버퍼를 구비하지 않고 전달(Routing)의 동작만을 수행한다.Each ATM switching module SM11 to SM14 of the first switching stage 1 and each ATM switching module SM31 to SM34 of the third switching stage 3 have a constant capacity to switch without loss of an input ATM cell. Each of the ATM switching modules SM21 to SM24 of the second switching stage 2 performs only the routing operation without the corresponding memory or buffer.

그리고, 상기 제1교환단(1)의 ATM교환 모듈(SM11 ~ SM14) 중에 상위 모듈로부터 출력되는 ATM셀의 정보(Out-log)를 바로 다음의 하위 모듈로 전달하므로, 해당 하위 모듈에서는 해당 ATM셀의 정보(Out-log)에 따라 입력되는 ATM셀을 상기 제2교환단(2)으로 출력하여 상기 제2교환단(2)에서 ATM셀을 한 번에 처리되지 못하는 경우가 발생되지 않도록 복사(Copy)와 분배(Distribution)의 동작을 수행하는데, 즉 예로 상기 제1교환단(1)의 제1ATM교환 모듈(SM11)에서 출력된 ATM셀의 정보(Out-log)를 상기 제2ATM교환 모듈(SM12)로 전달하므로 한 번에 제3교환단(3)의 각 ATM교환 모듈(SM31 ~ SM34)로 전달되는 ATM셀의 갯수를 제한한다. 여기서, 해당 ATM셀의 정보(Out-log)는 상위 ATM교환 모듈에서 출력된 ATM셀의 수를 마지막 교환단의 각 ATM교환 모듈별로 나타낸 것이다.In addition, since the information (Out-log) of the ATM cell output from the upper module among the ATM switching modules SM11 to SM14 of the first switching terminal 1 is transferred to the next lower module, the corresponding lower module The ATM cell inputted according to the information (Out-log) of the cell is output to the second switching stage 2 so that the case where the ATM cell cannot be processed at one time by the second switching stage 2 is copied so as not to occur. (Copy) and distribution, that is, for example, the information (Out-log) of the ATM cell output from the first ATM exchange module (SM11) of the first switching stage 1 is the second ATM exchange module Since the transfer to the SM12, the number of ATM cells delivered to each ATM switching module SM31 to SM34 of the third switching stage 3 at a time is limited. Here, the information (Out-log) of the corresponding ATM cell represents the number of ATM cells output from the upper ATM switching module for each ATM switching module of the last switching end.

이 때, 상기 제1교환단(1)의 제1ATM교환 모듈(SM11)과 제2ATM교환 모듈(SM12)의 처리 시간의 차가 발생하므로 상기 제1교환단(1)에 다수의 지연 회로(DLC)를 더 포함하여 이루어지는데, 해당 하위 모듈로 출력하는 ATM셀의 정보(Out-log)의 갯수만큼 상기 ATM교환 모듈(SM11 ~ SM14)의 출력에 각각 구비한다.At this time, since a difference in processing time between the first ATM exchange module SM11 and the second ATM exchange module SM12 of the first exchange stage 1 occurs, a plurality of delay circuits (DLC) are provided in the first exchange stage 1. It further comprises a, provided in the output of the ATM switching module (SM11 ~ SM14) as much as the number of information (Out-log) of the ATM cell output to the lower module.

즉, 상기 제1ATM교환 모듈(SM11)에서 출력되는 ATM셀은 세 개의 지연 회로(DLC)에 의해 세 번의 지연을 각각 거치고, 상기 제1ATM교환 모듈(SM11)로부터 인가되는 ATM셀의 제1정보(Out-log1)에 의해 상기 제2ATM교환 모듈(SM12)에서 출력되는 ATM셀은 두 개의 지연 회로(DLC)에 의해 두 번의 지연을 각각 거치고, 상기 제2ATM교환 모듈(SM12)로부터 인가되는 ATM셀의 제2정보(Out-log2)에 의해 상기 제3ATM교환 모듈(SM13)에서 출력되는 ATM셀은 한 개의 지연 회로(DLC)에 의해 한 번의 지연을 각각 거쳐 상기 제1교환단(1)에서 출력된 전체 ATM셀이 상기 제2교환단(2)을 거쳐 상기 제3교환단(3)에 도착하는데, 상기 제2교환단(2)은 메모리나 버퍼가 없으므로 ATM셀이 지연없이 상기 제3교환단(3)으로 전달되어 서로 다른 경로를 통과한 ATM셀도 동일한 시간에 상기 제3교환단(3)까지 전달되도록 이루어진다. 그리고, 여기서 해당 t3은 제3정보(Out-log3)의 지연 시간을 나타내고, 해당 t2는 상기 제2정보(Out-log2)의 지연 시간을 나타내고, 해당 t1은 제1정보(Out-log1)의 지연 시간을 나타낸다.That is, the ATM cells output from the first ATM exchange module SM11 undergo three delays by three delay circuits DLC, respectively, and provide the first information (the first information of the ATM cells applied from the first ATM exchange module SM11). The ATM cells outputted from the second ATM switching module SM12 by Out-log1 are subjected to two delays by the two delay circuits DLC, respectively. The ATM cells output from the third ATM switching module SM13 by the second information (Out-log2) are output from the first switching terminal 1 through one delay by one delay circuit (DLC), respectively. The entire ATM cell arrives at the third exchange stage 3 via the second exchange stage 2, and since the second exchange stage 2 has no memory or a buffer, the ATM cell has no delay. The ATM cells delivered to (3) and passed through different paths are also delivered to the third exchange stage 3 at the same time. Eojinda. Here, t3 represents a delay time of the third information (Out-log3), t2 represents a delay time of the second information (Out-log2), and t1 represents a delay time of the first information (Out-log1). Delay time.

만약에 하나의 ATM교환단의 입출력 포트의 수가 N 개이고 해당 ATM교환단을 구성하는 ATM교환 모듈의 입출력 포트의 수를 M이라고 하면, 해당 ATM교환 모듈의 수는 N/M 개이며 최종 교환단의 하나의 ATM교환 모듈에 도착할 수 있는 ATM셀의 갯수는 최대로 M 개이므로 이것을 첫 번째 교환단에서 미리 제어함으로써 두 번째 교환단은 메모리나 버퍼없이 스위칭 동작만 수행할 수 있다.If the number of I / O ports of one ATM switching edge is N and the number of I / O ports of the ATM switching module constituting the ATM switching edge is M, the number of corresponding ATM switching modules is N / M and Since the maximum number of ATM cells that can arrive at one ATM switching module is M, the first switch can control this in advance so that the second switch can only perform switching without memory or buffer.

그러면, 제1교환단(1)의 ATM교환 모듈(SM11 ~ SM14) 중에 하나의 동작을 도 4를 참고하여 살펴 보면, 해당 ATM교환 모듈(SM11 ~ SM14) 내의 메모리나 버퍼에 저장된 ATM셀은 상위 모듈로부터 인가되는 제어 정보(Out-log)에 의해 최종의 출력 포트가 미리 알려지게 된다.Then, referring to FIG. 4, the operation of one of the ATM switching modules SM11 to SM14 of the first switching stage 1 will be described. The final output port is known in advance by control information (Out-log) applied from the module.

상기 ATM교환 모듈(SM11)의 입력되는 ATM셀의 수가 64 개인 경우를 예를 들면, 상위 ATM교환 모듈에서 출력된 ATM셀의 정보(Out-log)는 마지막 교환단의 각 ATM교환 모듈에 입력될 ATM셀의 수를 나타내는데, 상기 ATM교환 모듈(SM11)은 상위 모듈이 없으므로 상기 ATM교환 모듈(SM11)로 전달된 ATM셀의 수가 ATM셀의 초기 정보(Out-log0)에 의해 모두 `0'인 값으로 설정된다.For example, when the number of ATM cells input by the ATM switching module SM11 is 64, the out-log of the ATM cells output from the upper ATM switching module may be input to each ATM switching module of the last switching end. The number of ATM cells. The ATM switch module SM11 has no higher level module. Therefore, the number of ATM cells delivered to the ATM switch module SM11 is all zero because of the initial information (Out-log0) of the ATM cell. It is set to a value.

그리고, 상기 ATM교환 모듈(SM11)에서 상기 제3교환단(3)의 각 ATM교환 모듈(SM31 ~ SM34)로 전달될 ATM셀의 수가 8, 20, 12, 24 개로 해당 제1정보(Out-log1)는 하위 모듈인 제2ATM교환 모듈(SM12)로 전달되므로, 최대 64개의 ATM셀을 한 번에 전달할 수 있고 만약 초과하면 ATM교환 모듈에 저장하였다가 다음 차례에 처리한다.In addition, the number of ATM cells to be transferred from the ATM switching module SM11 to each ATM switching module SM31 to SM34 of the third switching stage 3 is 8, 20, 12, 24, and the corresponding first information (Out−). log1) is transmitted to the second ATM exchange module SM12, which is a lower module, so that up to 64 ATM cells can be delivered at one time, and if exceeded, it is stored in the ATM exchange module and processed next time.

이상과 같이, 본 발명에 의해 삼단접속 ATM교환기에서 별도의 ATM셀 재순서 회로없이 제1교환단에서 상위 모듈에서 하위 모듈로 ATM셀 정보를 인가하고 해당 ATM셀 정보에 따라 복사와 분배를 수행하며 제2교환단에서 지연없이 ATM셀의 전달을 수행하여 제3교환단에 인가하므로서, ATM셀의 순서를 보장할 수 있어 대용량 ATM교환기에 적합하다.As described above, according to the present invention, ATM cell information is applied from the upper module to the lower module in the first switching stage without a separate ATM cell reordering circuit in the three-stage access ATM switch, and copies and distributes according to the corresponding ATM cell information. It is suitable for a large-capacity ATM switch because it can guarantee the order of ATM cells by performing the transfer of ATM cells without delay at the second exchange stage and applying them to the third exchange stage.

Claims (1)

전달된 ATM셀을 복사하고 원하는 출력 포트(OUT1 ~ OUT16)로 전달하는 제3교환단(3)의 다수개의 ATM교환 모듈(SM31 ~ SM34)을 구비하는 다단접속 ATM교환기의 셀 순서 보장 시스템에 있어서, 입력 포트(IN1 ~ IN16)를 통해 ATM셀을 입력받으며, 상위 모듈로부터 ATM셀의 정보(Out-log)를 하위 모듈로 전달하고 해당 ATM셀의 정보(Out-log)에 따라 해당 입력된 ATM셀을 복사와 분배 동작을 수행하여 출력하는 제1교환단(1)의 다수개의 ATM교환 모듈(SM11 ~ SM14)과; 상기 하위 모듈로 전달되는 ATM셀의 정보(Out-log)의 갯수만큼 상기 ATM교환 모듈(SM11 ~ SM14)의 각 출력에 구비되며, 상기 제1교환단(1)의 각 ATM교환 모듈(SM11 ~ SM14)로부터 출력되는 ATM셀을 각각 지연하여 처리되는 시점을 통일시켜 출력하는 제1교환단(1)의 다수개의 지연 회로(DLC)와; 상기 제1교환단(1)의 지연 회로(DLC)로부터 동시에 입력되는 전체 ATM셀을 지연없이 상기 제3교환단(3)의 각 ATM교환 모듈(SM31 ~ SM34)에 전달하는 제2교환단(2)의 다수개의 ATM교환 모듈(SM21 ~ SM24)을 포함하여 이루어진 것을 특징으로 하는 다단접속 ATM교환기의 셀 순서 보장 시스템.In the cell order guarantee system of a multi-stage access ATM exchanger having a plurality of ATM exchange modules (SM31 ~ SM34) of the third switching stage (3) for copying the transferred ATM cells to the desired output port (OUT1 ~ OUT16) Receives ATM cell through input port (IN1 ~ IN16), transfers ATM cell information (Out-log) from upper module to lower module and inputs corresponding ATM according to ATM cell information (Out-log) A plurality of ATM switching modules SM11 to SM14 of the first switching stage 1 for copying and distributing cells and outputting the cells; It is provided at each output of the ATM switching modules SM11 to SM14 as many as the number of out-logs of the ATM cells delivered to the lower module, and each ATM switching module SM11 to of the first switching stage 1 is provided. A plurality of delay circuits (DLCs) of the first switching stage (1) for unifying and outputting the processing points by delaying the ATM cells output from the SM14, respectively; A second switching stage for transferring all ATM cells simultaneously inputted from the delay circuit DLC of the first switching stage 1 to each of the ATM switching modules SM31 to SM34 of the third switching stage 3 without delay; Cell order guarantee system of a multi-stage access ATM switch, comprising a plurality of ATM exchange modules (SM21 ~ SM24) of 2).