JPS6339234A - スイツチ回路網 - Google Patents

スイツチ回路網

Info

Publication number
JPS6339234A
JPS6339234A JP61183213A JP18321386A JPS6339234A JP S6339234 A JPS6339234 A JP S6339234A JP 61183213 A JP61183213 A JP 61183213A JP 18321386 A JP18321386 A JP 18321386A JP S6339234 A JPS6339234 A JP S6339234A
Authority
JP
Japan
Prior art keywords
header
circuit network
switch
switch circuit
packet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61183213A
Other languages
English (en)
Inventor
Hitoshi Uematsu
仁 上松
Takaichi Watanabe
隆市 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP61183213A priority Critical patent/JPS6339234A/ja
Publication of JPS6339234A publication Critical patent/JPS6339234A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、2人力2出力の単位スイッチを組合せて構成
され、パケットを目的とする出力端子までスイッチング
して転送するスイッチ回路網に関する。
〔従来の技術〕
従来、高速パケットのスイッチ回路網として第4図に示
すスイッチ回路網がある。この従来例は、2人力、2出
力のスイッチを単位スイッチ(S)3とする、入力端子
4が2°個、出力端子5が2″個および段数が2°−1
段(nは自然数)のスイッチ回路網である。このスイッ
チ回路網に人力されるパケットは、スイッチ回路網全体
の出力端子5の出力端子番号をルーティングタグとして
付与されて、スイッチ回路網の入力端子4に入力される
。スイッチ回路網の前半n−1段目までの単位スイッチ
3はパケットフロー分散M41を構成しパケットのフロ
ーを分散する。すなわち、各単位スイッチ3に入力され
たパケットをランダムにそれぞれの二つの出力端子に出
力することによって、スイッチ回路網中の特定のリンク
にフローが集中することを防止する。後半n段目以後の
単位スイッチ3はパケットルーティング網2を構成し、
パケットのルーティングタグを2進展間し、n段目は最
上位ビット、n+1段目は最上位から2番目のビット、
−・・・−12’−1段目は最下位ビットとして、二つ
の出力端子の一方にスイッチングして出力することによ
り、目的のスイッチ回路網の出力端子5にパケットを出
力する。
〔発明が解決しようとする問題点〕
以上説明したように、従来のスイッチ回路網は、特定の
リンクにパケットのフローが集中しないようにするパケ
ットフロー分散網1と、パケットを目的の出力端子にル
ーティングするバケットルーティング網2の二つのスイ
ッチ回路網が必要で、回路が複雑となりパケットの転送
効率が悪い欠点があった。
本発明の目的は、上記の欠点を除去することにより、簡
単で転送効率のよいスイッチ回路網を提供することにあ
る。
〔問題点を解決するための手段〕
本発明は、二つの入力端子と、二つの出力端子と、この
二つの出力端子に出力する信号が互いに衝突しないよう
に一方の信号を保持するバッファメモリと、入力信号に
付随したヘッダによりいずれか一つの上記出力端子を選
択する選択手段とを含む待ち合わせ形の単位スイッチを
、その二つの出力端子のそれぞれが他の異なる二つの上
記単位スイッチのそれぞれのいずれか一つの入力端子に
接続されるように複数列複数段縦統接続されたスイッチ
回路網において、上記スイッチ回路網の初段の各単位ス
イッチの一方の入力端子にその出力が接続され人力信号
に所定のヘッダを付与する第一のヘッダ付与手段と、上
記スイッチ回路網の最終段の各単位スイッチの他方の出
力端子と初段の各単位スイッチの他方の入力端子間に接
続され、上記最終段の単位スイッチから人力される信号
に対して所定のヘッダを付与する第二のヘッダ付与手段
とを含むことを特徴とする。
また本発明は、第一のヘッダ付与手段が付与するヘッダ
は、その信号の出力すべきスイッチ回路網の出力端子番
号を特定するルーティングタグであり、第二のヘッダ付
与手段が付与するヘッダはその信号が一度上記スイッチ
回路網中を転送されたことを識別できる識別ヘッダであ
ることができる。
また本発明は、第一のヘッダ付与手段が付与するヘッダ
は、その信号が到達すべき第二のヘッダ付与手段を特定
するルーティングタグであり、第二のヘッダ付与手段が
付与するヘッダはその信号が出力すべきスイッチ回路網
の出力端子番号を特定するルーティングタグであること
ができる。
〔作 用〕
スイッチ回路網に入力された信号(パケット)は、第一
のヘッダ付与手段により、その信号の出力すべき出力端
子番号を特定したルーティングタグまたは到着すべき第
二のヘッダ付与手段としてそこを通過する信号の少ない
第二のヘッダ付与手段を特定した第一のルーティングタ
グを付与され、スイッチ回路網中を通過して上記第二の
ヘッダ付与手段に到着する。
そして、この第二のヘッダ付与手段により、信号に付随
したヘッダを書き替えるかもしくは新たに付加するかし
て、その信号が一度スイソチ回路網中を通過したことを
識別できる識別ヘッダまたは、その信号が出力すべき出
力端子番号を特定した第二のルーティングタグを付与す
る。
そして、最終段の各単位スイッチではその選択手段によ
り、上記第二のヘッダ付与手段により付与された上記識
別ヘッダまたは上記第二のルーティングタグを識別して
それに従って二回スイッチ回路網中を通過した信号を特
定された出力端子に出力する。
すなわち、パケットを一つのスイッチ回路網を二回転送
することにより、従来必要としたパケットフロー分散網
とパケットルーティング網を、一つのバケットルーティ
ング網の構成で達成できる。
従って、回路構成が簡単になること、またパケットのフ
ロー分散とルーティングを合わせたもので管理すること
で、特定の入力端子または出力端子にフローが集中した
ときに、フローの一様化ができ待ち合わせ遅延時間を短
くできるなど転送効率を向上させることが可能となる。
〔実施例〕
以下、本発明の実施例について図面を参照して説明する
第1図は本発明の第一実施例を示すブロック構成図であ
る。12個の単位スイッチ(S)3がその二つの出力端
子のそれぞれが他の異なる単位スイッチ3のそれぞれの
いずれか一方の入力端子に3段縦統接続された3段4列
のスイッチ回路網と、このスイッチ回路網の最終段の各
単位スイッチ3の他方の出力端子と初段の各単位スイッ
チ3の他方の入力端子間に接続され、最終段の単位スイ
ッチから人力されるパケットに付随したヘッダを、この
パケットが一度スイッチ回路網を転送されたことを識別
できるように書き替えまたは新たに付加するヘッダ変換
部(HC)6と、上記スイッチ回路網の初段の各単位ス
イッチ3の一方の入力端子にその出力が接続され入力信
号に上記スイッチ回路網の出力端子番号を特定するルー
ティングタグを付与するヘッダ付与部(HG)7と、最
終段の各単位スイッチ3の一方の出力端子にそれぞれ接
続されたスイッチ回路網の出力端子5とを含んでいる。
なお、第1図において単位スイッチ3は12個としたが
、これは一般にn段m列のスイッチ回路網を構成するよ
うに(nXm)個用いられる。
第3図は、第1図の単位スイッチ3の詳細を示すブロッ
ク構成図である。二つの入力端子16にそれぞれ接続さ
れたルーティングタグ抽出部10と、ルーティングタグ
抽出部10で抽出されたタグに従って、制御部12の制
御によりパケットの転送先を選択するセレクタ(1)と
、一方のパケットの処理が終わるまで他方のパケットを
保持しておくバッファメモリ13と、バッファメモリ1
3からのパケットを制御部14の選択により選択して出
力端子17に出力するセレクタ15とを含んでいる。
次に、本実施例の動作について説明する。
入力端子4から入ったパケットは、ヘッダ付与部7で出
力端子番号を特定するルーティングタグを付与され、従
来のスイッチ回路網のフロー分散スイッチ回路網と同じ
く、フローの分散を行い、各パケットヘッダ変換部6に
パケットのフローが均等に分散される。パケットヘッダ
変換部6はパケットのヘッダを書き替えることにより、
スイッチ回路網内でフロー分散を行うべきパケットと、
ルーティングを行うべきパケットを識別できるようにす
る。これはパケットヘッダ変換部6でヘッダの特定ビッ
トを反転させることにより行う。パケットヘッダ変換部
6から出力されたパケットは、初段の単位スイッチ3の
他方の入力端子へ折り返えされ、従来のスイッチ回路網
のルーテインダスインチ回路網部分と同じくルーティン
グタグによってルーティングされる。ただし最終段の単
位スイッチ3は、フロー分散のパケットとルーティング
のパケットをヘッダ変換部6で書き替えたヘッダの特定
ビットを読むことにより分離する。
すなわち、本実施例においては、スイッチ回路網はパケ
ット通過−回目でパケットフロー分散を行い、二回目で
スイッチ回路網の各出力端子にパケットをルーティング
する。従って、パケットフロー分散スイッチ網とパケッ
トルーティング面を共用化しパケットフロー分散スイッ
チ網を省略することができ、回路網の簡単化と伝送効率
の向上が図れる。
第2図は本発明の第二実施例を示すブロック構成図であ
る。本実施例は第1図の第一実施例において、ヘッダ付
与部(HG)7の代わりに、人力されたパケットが到達
すべき第二のヘッダ付与手段(HG2)9を特定する第
一のルーティングタグを付与する第一のヘッダ付与部8
を設け、ヘッダ変換部6の代わりに、パケットが出力す
べきスイッチ回路網の出力端子番号を特定する第二のル
ーティングタグを付与する第二のヘッダ付与部(HG2
)を設けたことにある。
次に、本実施例の動作について説明する。入力端子4に
入力されたパケットは、第一のヘッダ付与部8で、パケ
ットが各第二のヘッダ付与部9に均等に分散されるよう
に、第二のへ・ノダ付与部9のうちそこを通過するパケ
ットが少ないへ・ノダ付与部9を特定する第一のルーテ
ィングタグが付与され、それに従ってスイッチ回路網中
を分散通過してその特定された第二のき・ンダ付与部に
到達する。
そして、第二のヘッダ付与部では、そのパケットの出力
すべきスイッチ回路網の出力端子番号を特定する第二の
ルーティングタグを付与して、初段の単位スイッチ3の
他方の入力端子に送り返される。そして再び付与された
第二のルーティングタグに従ってスイッチ回路網中をル
ーティグして、特定された出力端子番号の出力端子5か
ら出力される。
すなわち、本実施例においては、スイッチ回路網通過−
回目も通過二回目もルーティングタグによるルーティン
グとなる。従って、−回目、二回目のルーティングの合
計フローが均等になるよう一回目のルーティングを行う
ことにより、第一実施例の場合より、より一様に各リン
クにフローを分散でき、平均待ち合わせ時間を減少させ
て、スイッチ回路網平均遅延時間を減少させることがで
きる。またパケットのハーチャルコールごと、また論理
チャンネルごとに一回目および二回目のスイ・ソチ回路
網通過リンクを固定するようにルーティングタグを付与
することにより、同一パーチャルコール内、論理チャン
ネル内では、スイッチ回路網内通過ルートが単一となり
、各単位スイッチ3は先入れ先出しくFIFO)のハソ
ファメモリ13を持っているので、パケットの順序が入
れ替わることはなく、パケットのシーケンスが保存でき
る利点がある。
本発明の特徴は第1図において、ヘッダ付与部7および
ヘッダ変換部6を設け、第2図において、第一および第
二のヘッダ付与部8および9を設け、ヘッダ変換部6ま
たは第二のヘッダ付与部9を介して出力の一部をスイッ
チ回路網の初段の単位スイッチ3の他方の入力端子に折
り返えすようにしたことにある。
〔発明の効果〕
以上説明したように、本発明は、同一のスイ・ノチ網を
折り返しにより一回目はフロー分散、二回目はルーティ
ングに用いることにより、フロー分散網を省略でき、−
回目のフローと二回目のフローを合わせて均等にルーテ
ィングすることにより、スイッチ回路網内の各リンクを
均一に使用し、待ち合わせ遅延時間を減少させ伝送効率
を高める効果がある。
従って、本発明をあらかじめ各バーチャルコールあるい
は論理チャンネルのパケットのスループットが判明して
いるような場合に用いれば、スループットが統計的に大
きく変動する場合に比べ単位スイッチの必要バッファ量
が確定でき、ハ諏ファオーバーフローが生じない有効な
スイッチ回路網が得られその効果は大である。
【図面の簡単な説明】
第1図は本発明の第一実施例を示すブロック構成図。 第2図は本発明の第二実施例を示すブロック構成図。 第3図は第1図および第2図中の単位スイッチの詳細を
示すブロック構成図。 第4図は従来例を示すブロック構成図。 1・・・パケットフロー分散網、2・・・パケットルー
ティング網、3・・・単位スイッチ(S) 、4・・・
(スイッチ回路網の)入力端子、5・・・(スイッチ回
路網の)出力端子、6・・・パケットヘッダ変換部(H
C)、7・・・ヘッダ付与部(HG) 、8・・・第一
のヘッダ付与部(HGI)、9・・・第二のヘッダ付与
部(HC2)、10・・・ルーティングタグ抽出部、(
1).15・・・セレクタ、12.14・・・制御部、
13・・・バッファメモリ、16・・・(単位スイッチ
の)入力端子、17・・・(単位スイッチの)出力端子

Claims (3)

    【特許請求の範囲】
  1. (1)二つの入力端子と、二つの出力端子と、この二つ
    の出力端子に出力する信号が互いに衝突しないように一
    方の信号を保持するバッファメモリと、入力信号に付随
    したヘッダによりいずれか一つの上記出力端子を選択す
    る選択手段とを含む待ち合わせ形の単位スイッチを、そ
    の二つの出力端子のそれぞれが他の異なる二つの上記単
    位スイッチのそれぞれのいずれか一つの入力端子に接続
    されるように複数列複数段縦統接続されたスイッチ回路
    網において、 上記スイッチ回路網の初段の各単位スイッチの一方の入
    力端子にその出力が接続され入力信号に所定のヘッダを
    付与する第一のヘッダ付与手段と、上記スイッチ回路網
    の最終段の各単位スイッチの他方の出力端子と初段の各
    単位スイッチの他方の入力端子間に接続され、上記最終
    段の単位スイッチから入力される信号に対して所定のヘ
    ッダを付与する第二のヘッダ付与手段と を含むことを特徴とするスイッチ回路網。
  2. (2)第一のヘッダ付与手段が付与するヘッダは、その
    信号の出力すべきスイッチ回路網の出力端子番号を特定
    するルーティングタグであり、第二のヘッダ付与手段が
    付与するヘッダはその信号が一度上記スイッチ回路網中
    を転送されたことを識別できる識別ヘッダである特許請
    求の範囲第(1)項に記載のスイッチ回路網。
  3. (3)第一のヘッダ付与手段が付与するヘッダは、その
    信号が到達すべき第二のヘッダ付与手段を特定するルー
    ティングタグであり、第二のヘッダ付与手段が付与する
    ヘッダはその信号が出力すべきスイッチ回路網の出力端
    子番号を特定するルーティングタグである特許請求の範
    囲第(1)項に記載のスイッチ回路網。
JP61183213A 1986-08-04 1986-08-04 スイツチ回路網 Pending JPS6339234A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61183213A JPS6339234A (ja) 1986-08-04 1986-08-04 スイツチ回路網

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61183213A JPS6339234A (ja) 1986-08-04 1986-08-04 スイツチ回路網

Publications (1)

Publication Number Publication Date
JPS6339234A true JPS6339234A (ja) 1988-02-19

Family

ID=16131759

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61183213A Pending JPS6339234A (ja) 1986-08-04 1986-08-04 スイツチ回路網

Country Status (1)

Country Link
JP (1) JPS6339234A (ja)

Similar Documents

Publication Publication Date Title
Giacopelli et al. Sunshine: A high performance self-routing broadband packet switch architecture
US4621359A (en) Load balancing for packet switching nodes
US4893304A (en) Broadband packet switch with combined queuing
EP0312628B1 (en) High-speed modular switching apparatus for circuit and packet switched traffic
JPH05207062A (ja) パケット交換方式
JPH01238248A (ja) 空間分割形スイッチを用いた高速パケット交換装置
US5285444A (en) Multi-stage link switch
JPH02198246A (ja) セル交換装置
JP2738762B2 (ja) 高速パケット交換機
WO2000076256A1 (en) Photonic switch using time-slot interchange
JPS6339234A (ja) スイツチ回路網
US5128927A (en) Switching network and switching network control for a transmission system
JPH06244869A (ja) パケット交換方法および交換システム
JPS6367047A (ja) パケツトスイツチ
JPS63135039A (ja) 待ち合わせ形スイツチ網の経路選択制御方法
JP3208078B2 (ja) パケット通信網
JP3177206B2 (ja) Atmスイッチ
JPS63135040A (ja) 待ち合わせ形スイツチ網の経路選択制御方法
JP2786246B2 (ja) 自己ルーチング通話路
JPH0429441A (ja) スイッチ回路網
JPH03235449A (ja) 多段リンクスイッチ
JP3113856B2 (ja) Atmスイッチ
JPH0693696B2 (ja) 分散制御形自己ルーティング交換システム
JPH08125659A (ja) 光バッファメモリ装置
JPS63267041A (ja) 非同期時分割多重スイツチ回路