JPS6334436B2 - - Google Patents
Info
- Publication number
- JPS6334436B2 JPS6334436B2 JP52119278A JP11927877A JPS6334436B2 JP S6334436 B2 JPS6334436 B2 JP S6334436B2 JP 52119278 A JP52119278 A JP 52119278A JP 11927877 A JP11927877 A JP 11927877A JP S6334436 B2 JPS6334436 B2 JP S6334436B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- input
- pulse
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000005259 measurement Methods 0.000 claims description 106
- 238000001514 detection method Methods 0.000 claims description 12
- 230000010355 oscillation Effects 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 8
- 230000004044 response Effects 0.000 description 6
- 230000000630 rising effect Effects 0.000 description 4
- 230000001360 synchronised effect Effects 0.000 description 3
- 244000145845 chattering Species 0.000 description 2
- 230000001186 cumulative effect Effects 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G04—HOROLOGY
- G04F—TIME-INTERVAL MEASURING
- G04F10/00—Apparatus for measuring unknown time intervals by electric means
-
- G—PHYSICS
- G04—HOROLOGY
- G04C—ELECTROMECHANICAL CLOCKS OR WATCHES
- G04C3/00—Electromechanical clocks or watches independent of other time-pieces and in which the movement is maintained by electric means
- G04C3/14—Electromechanical clocks or watches independent of other time-pieces and in which the movement is maintained by electric means incorporating a stepping motor
- G04C3/146—Electromechanical clocks or watches independent of other time-pieces and in which the movement is maintained by electric means incorporating a stepping motor incorporating two or more stepping motors or rotors
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Measurement Of Unknown Time Intervals (AREA)
Description
【発明の詳細な説明】
本発明は、複数の指針によつて電子的に時間計
測を行う時間計測装置に関するものである。
測を行う時間計測装置に関するものである。
従来の、いわゆる機械式の時間計測装置は、諸
制限によつて高い精度での計測動作が不可能であ
り、仮にそれを実現するとしても機械的に非常に
複雑になつてしまい、装置の大型化、高価格化等
を招いてしまうものであつた。
制限によつて高い精度での計測動作が不可能であ
り、仮にそれを実現するとしても機械的に非常に
複雑になつてしまい、装置の大型化、高価格化等
を招いてしまうものであつた。
本発明は、ステツプモータと指針を複数個有し
各ステツプモータに対応する制御手段をスイツチ
により操作することにより、高い精度での時間計
測を可能とする時間計測装置を提供することにあ
る。以下、実施例に基づきその詳細を説明する。
各ステツプモータに対応する制御手段をスイツチ
により操作することにより、高い精度での時間計
測を可能とする時間計測装置を提供することにあ
る。以下、実施例に基づきその詳細を説明する。
第1図において、ケース1には、時間計測の開
始、停止を指示するためのスイツチボタン2と、
時間計測中の途中掲示および時間計測停止後のリ
セツトを指示するためのスイツチボタン3が、手
動操作可能に装着されている。一方、文字板4に
は、秒単位の計測時間を示す秒目盛5と、1/100
秒単位の計測時間を示す1/100秒目盛6と、分単
位の計測時間を示す分目盛7が設けられている。
また、文字板4の上部には、第1の表示機構に含
まれる秒針8および分針9と、第2の表示機構に
含まれ1/100秒単位で時間表示を行う副秒針10
が設けられている。
始、停止を指示するためのスイツチボタン2と、
時間計測中の途中掲示および時間計測停止後のリ
セツトを指示するためのスイツチボタン3が、手
動操作可能に装着されている。一方、文字板4に
は、秒単位の計測時間を示す秒目盛5と、1/100
秒単位の計測時間を示す1/100秒目盛6と、分単
位の計測時間を示す分目盛7が設けられている。
また、文字板4の上部には、第1の表示機構に含
まれる秒針8および分針9と、第2の表示機構に
含まれ1/100秒単位で時間表示を行う副秒針10
が設けられている。
第2図は、第1図に示したストツプウオツチの
内部を示す概略図である。図中、符号11は、ス
イツチボタン2の操作によつてON−OFFするス
イツチで、符号12は、スイツチボタン3の操作
によつてON−OFFするスイツチである。これら
のスイツチ11,12は、後述するスイツチ回路
23に含まれるものである。一方、ストツプウオ
ツチの内部には、その他に第1のステツプモータ
14、およびそれによつて駆動され秒針8を運針
する輪列15を含む第1の表示機構13と、第2
のステツプモータ17、およびそれによつて駆動
され副秒針10を運針する輪列18を含む第2の
表示機構16が設けられている。尚、分針9は、
輪列15に連なる他の輪列(図示せず)によつて
運針されるものである。また、符号19は、内蔵
電源としての電池である。
内部を示す概略図である。図中、符号11は、ス
イツチボタン2の操作によつてON−OFFするス
イツチで、符号12は、スイツチボタン3の操作
によつてON−OFFするスイツチである。これら
のスイツチ11,12は、後述するスイツチ回路
23に含まれるものである。一方、ストツプウオ
ツチの内部には、その他に第1のステツプモータ
14、およびそれによつて駆動され秒針8を運針
する輪列15を含む第1の表示機構13と、第2
のステツプモータ17、およびそれによつて駆動
され副秒針10を運針する輪列18を含む第2の
表示機構16が設けられている。尚、分針9は、
輪列15に連なる他の輪列(図示せず)によつて
運針されるものである。また、符号19は、内蔵
電源としての電池である。
第3図は、本発明に従うストツプウオツチの回
路部分を示すブロツク図で、符号20は水晶振動
子を用いた発振回路である。発振回路20で出力
される原信号は、分周回路21に供給され、所定
周波数の分周信号となる。符号22は分周信号が
供給されるパルス発生回路で、三つの出力端子2
2A,22B,22Cからそれぞれ1Hzの第1の
パルス信号と、100Hzの第2のパルス信号と、128
Hzの第3のパルス信号とを出力する。これら3つ
のパルス信号は第4図に波形22a,22b,2
2cで示すように、相互に同期したものである。
また第3のパルス信号は、第1のパルス信号とは
同時に出力されない信号となつている。尚、第
1、第2、第3の各パルス信号を得るための具体
的な回路構成は、従来技術において周知であるた
め、示していない。
路部分を示すブロツク図で、符号20は水晶振動
子を用いた発振回路である。発振回路20で出力
される原信号は、分周回路21に供給され、所定
周波数の分周信号となる。符号22は分周信号が
供給されるパルス発生回路で、三つの出力端子2
2A,22B,22Cからそれぞれ1Hzの第1の
パルス信号と、100Hzの第2のパルス信号と、128
Hzの第3のパルス信号とを出力する。これら3つ
のパルス信号は第4図に波形22a,22b,2
2cで示すように、相互に同期したものである。
また第3のパルス信号は、第1のパルス信号とは
同時に出力されない信号となつている。尚、第
1、第2、第3の各パルス信号を得るための具体
的な回路構成は、従来技術において周知であるた
め、示していない。
符号23は第2図に示されたスイツチ11,1
2を含むスイツチ回路で、スイツチ11に連なる
チヤタリング防止回路24と、その出力をクロツ
クとする立ち上がり動作のフリツプフロツプ回路
(以下、FFと略称する)25と、スイツチ12に
連なるチヤタリング防止回路26と、その出力が
各々供給される一方、他方の入力側にFF25の
Q出力、Q出力が各々供給される2入力のAND
回路27,28を有している。従つて、今、スイ
ツチ11,12を第5図の波形11a,12aで
示したように操作すると、出力端子23Aからは
波形23aで示す計測開始信号、端子23Bから
は波形23bで示す計測停止信号、端子23Cか
らは波形23cで示すリセツト信号、端子23D
からは波形23dで示す途中掲示信号が出力され
る。
2を含むスイツチ回路で、スイツチ11に連なる
チヤタリング防止回路24と、その出力をクロツ
クとする立ち上がり動作のフリツプフロツプ回路
(以下、FFと略称する)25と、スイツチ12に
連なるチヤタリング防止回路26と、その出力が
各々供給される一方、他方の入力側にFF25の
Q出力、Q出力が各々供給される2入力のAND
回路27,28を有している。従つて、今、スイ
ツチ11,12を第5図の波形11a,12aで
示したように操作すると、出力端子23Aからは
波形23aで示す計測開始信号、端子23Bから
は波形23bで示す計測停止信号、端子23Cか
らは波形23cで示すリセツト信号、端子23D
からは波形23dで示す途中掲示信号が出力され
る。
符号29は入力端子29Aに第1のパルス信号
が供給されると共に、入力端子29Bに計測開始
信号が供給される第1の駆動制御回路である。第
1の駆動制御回路29は、詳細についは後述する
ように、入力端子29B,29C,29D,29
Eにそれぞれ供給される信号により、第1のステ
ツプモータ14(第2図示)を駆動する第1の駆
動パルス、早送り駆動パルスおよび桁上げ駆動パ
ルスを出力端子29F,29Gから出力し、第1
の表示機構13に供給する。
が供給されると共に、入力端子29Bに計測開始
信号が供給される第1の駆動制御回路である。第
1の駆動制御回路29は、詳細についは後述する
ように、入力端子29B,29C,29D,29
Eにそれぞれ供給される信号により、第1のステ
ツプモータ14(第2図示)を駆動する第1の駆
動パルス、早送り駆動パルスおよび桁上げ駆動パ
ルスを出力端子29F,29Gから出力し、第1
の表示機構13に供給する。
符号30は、時間の計測中に途中掲示信号が入
力端子30Dに入力された時、およびそれが解除
された時に、上記第1の駆動制御回路29の出力
端子30E,30Fを介して信号を出力する第1
の制御回路である。この第1の制御回路30に
は、上述した端子の他に、入力端子30A〜30
Cが設けられていて、それぞれ第3のパルス信号
と、リセツト信号と、第1のパルス信号が供給さ
れている。
力端子30Dに入力された時、およびそれが解除
された時に、上記第1の駆動制御回路29の出力
端子30E,30Fを介して信号を出力する第1
の制御回路である。この第1の制御回路30に
は、上述した端子の他に、入力端子30A〜30
Cが設けられていて、それぞれ第3のパルス信号
と、リセツト信号と、第1のパルス信号が供給さ
れている。
符号31は入力端子31Aに第2のパルス信号
が供給され、入力端子31B〜31Iに各々供給
される信号に応答して第3のパルス信号に基づ
き、第2のステツプモータ(第2図示)を駆動す
る第2の駆動パルスを出力端子31J,31Kか
ら出力するとともに、出力端子31M,31Lは
後述する第2の制御回路に信号を出力し、出力端
子31Nは第1の駆動制御回路29に信号を出力
する第2の駆動制御回路である。
が供給され、入力端子31B〜31Iに各々供給
される信号に応答して第3のパルス信号に基づ
き、第2のステツプモータ(第2図示)を駆動す
る第2の駆動パルスを出力端子31J,31Kか
ら出力するとともに、出力端子31M,31Lは
後述する第2の制御回路に信号を出力し、出力端
子31Nは第1の駆動制御回路29に信号を出力
する第2の駆動制御回路である。
符号32は時間の計測中に途中掲示信号が入力
端子32Aを介して入力された時、およびそれが
解除された場合に、第2の駆動制御回路31を制
御する信号を出力端子32D〜32Fを介して出
力するとともに、第2の駆動制御回路31から出
力される信号を入力端子32B,32Cに入力す
る第2の制御回路である。
端子32Aを介して入力された時、およびそれが
解除された場合に、第2の駆動制御回路31を制
御する信号を出力端子32D〜32Fを介して出
力するとともに、第2の駆動制御回路31から出
力される信号を入力端子32B,32Cに入力す
る第2の制御回路である。
次に、第6図以下の図面に基づき、第3図に示
した第1の駆動制御回路29、第1の制御回路3
0および第2の駆動制御回路31、第2の制御回
路32の詳細を説明する。
した第1の駆動制御回路29、第1の制御回路3
0および第2の駆動制御回路31、第2の制御回
路32の詳細を説明する。
第6図は、第3図に示した第1の駆動制御回路
29と第1の制御回路30を示すものである。第
1の駆動制御回路29は、第1のパルス信号、お
よび計測開始信号であるスイツチ回路23のFF
25のQ出力と、第1の制御回路30から入力端
子29Cを介して入力される途中掲示切換信号と
が各々供給される3入力のAND回路33と、
AND回路33の出力および入力端子29Dを介
して入力される早送り駆動用信号と入力端子29
Eからの桁上げ指令信号が供給される3入力の
OR回路34と、前記OR回路34の出力が供給
され、供給される信号に基づいて、第1のステツ
プモータ14を駆動するための第1の駆動パル
ス、早送り駆動パルス、桁上げ駆動パルスといつ
た2相の駆動パルスを発生出力する駆動回路35
とから構成されている。
29と第1の制御回路30を示すものである。第
1の駆動制御回路29は、第1のパルス信号、お
よび計測開始信号であるスイツチ回路23のFF
25のQ出力と、第1の制御回路30から入力端
子29Cを介して入力される途中掲示切換信号と
が各々供給される3入力のAND回路33と、
AND回路33の出力および入力端子29Dを介
して入力される早送り駆動用信号と入力端子29
Eからの桁上げ指令信号が供給される3入力の
OR回路34と、前記OR回路34の出力が供給
され、供給される信号に基づいて、第1のステツ
プモータ14を駆動するための第1の駆動パル
ス、早送り駆動パルス、桁上げ駆動パルスといつ
た2相の駆動パルスを発生出力する駆動回路35
とから構成されている。
一方、第1の制御回路30は、第3のパルス信
号が一方の入力側に供給される2入力のAND回
路36と、AND回路36の他方の入力側にQ出
力を供給する立ち上がり動作のFF37と、入力
端子30Dを介してクロツク端子Cに途中掲示信
号が供給され、そのQ出力がFF37のクロツク
端子Cに供給される立ち上がり動作のFF38と、
FF38のQ入力と入力端子30Cを介して第1
のパルス信号が供給される2入力のAND回路3
9と、入力端子30Bを介したリセツト信号と、
入力端子30Dを介した途中掲示信号と、後述す
る一致検出回路44からの一致信号が供給される
3入力のOR回路40と、AND回路36の出力が
クロツク端子CLに供給される一方、OR回路40
の出力がリセツト端子Rに供給される60進の第1
の計数カウンタ41と、リセツト信号および一致
信号が供給される2入力のOR回路42と、AND
回路39の出力がクロツク端子CLに供給される
と共に、OR回路42の出力がリセツト端子Rに
供給される60進の第1の計測時間記憶カウンタ4
3と、各カウンタ41,43の各ビツト出力が共
に供給される第1の一致検出回路44とから構成
されている。
号が一方の入力側に供給される2入力のAND回
路36と、AND回路36の他方の入力側にQ出
力を供給する立ち上がり動作のFF37と、入力
端子30Dを介してクロツク端子Cに途中掲示信
号が供給され、そのQ出力がFF37のクロツク
端子Cに供給される立ち上がり動作のFF38と、
FF38のQ入力と入力端子30Cを介して第1
のパルス信号が供給される2入力のAND回路3
9と、入力端子30Bを介したリセツト信号と、
入力端子30Dを介した途中掲示信号と、後述す
る一致検出回路44からの一致信号が供給される
3入力のOR回路40と、AND回路36の出力が
クロツク端子CLに供給される一方、OR回路40
の出力がリセツト端子Rに供給される60進の第1
の計数カウンタ41と、リセツト信号および一致
信号が供給される2入力のOR回路42と、AND
回路39の出力がクロツク端子CLに供給される
と共に、OR回路42の出力がリセツト端子Rに
供給される60進の第1の計測時間記憶カウンタ4
3と、各カウンタ41,43の各ビツト出力が共
に供給される第1の一致検出回路44とから構成
されている。
尚、第1の一致検出回路44は、カウンタ4
1,43の計数内容が一致すると同時にパルス状
の一致信号を出力する回路構成を成したものであ
る。
1,43の計数内容が一致すると同時にパルス状
の一致信号を出力する回路構成を成したものであ
る。
かかる構成を成した第1の駆動制御回路29お
よび第1の制御回路30の動作を、3つの場合、
即ちスタート、ストツプ、リセツトと、スター
ト、ストツプ、スタート、ストツプ、リセツト
と、スタート、途中掲示、途中掲示解除、ストツ
プ、リセツトに分けて説明する。
よび第1の制御回路30の動作を、3つの場合、
即ちスタート、ストツプ、リセツトと、スター
ト、ストツプ、スタート、ストツプ、リセツト
と、スタート、途中掲示、途中掲示解除、ストツ
プ、リセツトに分けて説明する。
まず、第1の場合において、スイツチ11およ
びスイツチ12を、第7図の波形11a,12a
に示すように操作する。この操作に伴いスイツチ
回路23の出力端子23A,23Cからは、波形
23a,23cで示す計測開始信号、およびリセ
ツト信号が出力される。また、第1、第2、第3
のパルス信号はスタートのスイツチ操作に同期さ
れ、例えば秒信号である1Hzの第1のパルス信号
はスタート後1秒後に出力されるよう同期させる
ことは言うまでもない。
びスイツチ12を、第7図の波形11a,12a
に示すように操作する。この操作に伴いスイツチ
回路23の出力端子23A,23Cからは、波形
23a,23cで示す計測開始信号、およびリセ
ツト信号が出力される。また、第1、第2、第3
のパルス信号はスタートのスイツチ操作に同期さ
れ、例えば秒信号である1Hzの第1のパルス信号
はスタート後1秒後に出力されるよう同期させる
ことは言うまでもない。
波形22aは入力端子29Aに入力される1Hz
の第1のパルス信号、波形22cは入力端子30
Aに入力される128Hzの第3のパルス信号である。
ところで、第1の制御回路30においては、上述
した計測開始信号、第1のパルス信号、第3のパ
ルス信号が供給されても、FF37、FF38は動
作しない。従つて途中掲示切換信号であるFF3
8の出力は論理「1」であり、AND回路36
の出力は論理「0」のままである。このため、波
形23aで示す計測開始信号が、論理「1」にな
ると、AND回路33の出力は、波形33aで示
すように第1のパルス信号を出力するようにな
り、駆動回路35からは、波形29f,29gで
示すような1秒運針のための第1の駆動パルスが
出力され、第1の表示機構13に供給される。し
かる後に、ストツプのスイツチ操作により波形2
3aで示す計測開始信号の入力が解除され論理が
「0」になると、AND回路33の入力のうち1つ
が「0」となり、その結果第1のパルス信号は
AND回路33から出力されなくなり、第1の駆
動パルスの出力は停止する。その後、波形12a
に示すリセツト信号の出力と同時に秒針8(第1
図示)は、図示していない機械的機構により0位
置に強制的に復帰される。
の第1のパルス信号、波形22cは入力端子30
Aに入力される128Hzの第3のパルス信号である。
ところで、第1の制御回路30においては、上述
した計測開始信号、第1のパルス信号、第3のパ
ルス信号が供給されても、FF37、FF38は動
作しない。従つて途中掲示切換信号であるFF3
8の出力は論理「1」であり、AND回路36
の出力は論理「0」のままである。このため、波
形23aで示す計測開始信号が、論理「1」にな
ると、AND回路33の出力は、波形33aで示
すように第1のパルス信号を出力するようにな
り、駆動回路35からは、波形29f,29gで
示すような1秒運針のための第1の駆動パルスが
出力され、第1の表示機構13に供給される。し
かる後に、ストツプのスイツチ操作により波形2
3aで示す計測開始信号の入力が解除され論理が
「0」になると、AND回路33の入力のうち1つ
が「0」となり、その結果第1のパルス信号は
AND回路33から出力されなくなり、第1の駆
動パルスの出力は停止する。その後、波形12a
に示すリセツト信号の出力と同時に秒針8(第1
図示)は、図示していない機械的機構により0位
置に強制的に復帰される。
次に第2の場合においては、スイツチ11,1
2の操作は、第8図の波形11a,12aのよう
になり、また、スイツチ回路23における出力端
子23A,23Cからは、波形23a,23cで
示す計測開始信号およびリセツト信号が出力され
る。従つて、第1の場合と同様に、第1の制御回
路30のFF37,38は動作しない。このため、
AND回路33からは計測開始信号の入力により
波形33aで示す1Hzの第1のパルス信号に出力
され、出力端子29F,29Gには駆動回路35
により波形29f,29gで示す第1の駆動パル
スが出力される。また、スタートからストツプの
間の時間が各々1秒以下で、積算すると1秒以上
となる場合は、後述する1/100秒を計測する第2
の駆動制御回路31により、その分を積算して桁
上げ指令信号を入力端子29Eに出力するように
している。尚、リセツト動作に関しては第1の場
合と同様である。
2の操作は、第8図の波形11a,12aのよう
になり、また、スイツチ回路23における出力端
子23A,23Cからは、波形23a,23cで
示す計測開始信号およびリセツト信号が出力され
る。従つて、第1の場合と同様に、第1の制御回
路30のFF37,38は動作しない。このため、
AND回路33からは計測開始信号の入力により
波形33aで示す1Hzの第1のパルス信号に出力
され、出力端子29F,29Gには駆動回路35
により波形29f,29gで示す第1の駆動パル
スが出力される。また、スタートからストツプの
間の時間が各々1秒以下で、積算すると1秒以上
となる場合は、後述する1/100秒を計測する第2
の駆動制御回路31により、その分を積算して桁
上げ指令信号を入力端子29Eに出力するように
している。尚、リセツト動作に関しては第1の場
合と同様である。
次に、第3の場合、即ち所定の時間を計測して
いる間に途中経過時間を知りたい場合には、スイ
ツチ11を一度操作した後、スイツチ12を操作
する。この操作態様は、例えば第9図の波形11
a,12aで示すようになる。この操作に伴いス
イツチ回路23の出力端子23A,23C,23
Dからは波形23d,23c,23dで示す計測
開始信号、リセツト信号、途中掲示信号が出力さ
れる。波形23aで示す計測開始信号が入力され
論理「1」になり、途中掲示信号(波形23d)
が入力されるまでは、上述した第1、第2の場合
と同様の動作を行うが、途中掲示信号が入力され
ることによつて、途中掲示切換信号であるFF3
8の出力は波形38で示すように、論理
「0」に変わり、第1の駆動制御回路29への入
力は解除される。これによつて、AND回路33
からは、第1のパルス信号が出力されなくなり、
秒針8(第1図示)は停止する。この状態におい
て、秒針8の示す値を読むことにより、計時開始
信号の入力から途中掲示信号が入力されるまでの
間の途中経過時間を知ることができる。一方、
FF38のQ出力によつて、AND回路39からは
波形39aで示すように入力端子30Cに入力さ
れる第1のパルス信号が出力され、第1の計測時
間記憶カウンタ43によつて計数される。第1の
計測時間記憶カウンタ43は秒針8が停止してい
る間、すなわち途中時間を掲示している時間を計
測するものである。今、途中掲示信号の入力から
10秒経過して第1の計測時間記憶カウンタ43の
計数内容が「10」になつた時、スイツチ12を再
度操作すると、途中掲示信号が再度入力してFF
38の出力は反転し、途中掲示切換信号である
出力は論理「1」となり、第1の駆動制御回路2
9のAND回路33からは再び第1のパルス信号
が出力される。また、Q出力は、論理「0」に復
帰し、このFF38のQ出力の変化に伴いFF37
のQ出力は、波形37Qで示すように、論理
「1」となる。これによつて、AND回路36から
は、入力端子30Aから入力される128Hzの第3
のパルス信号(波形36a)が出力される。この
第3のパルス信号は、出力端子30Fから早送り
駆動用信号として、第1の駆動制御回路29の入
力端子29DからOR回路34に供給されて第1
のステツプモータ14を128Hzで駆動する早送り
駆動パルスとなる一方、第1の計数カウンタ41
によつて計数される。第1の計数カウンタ41の
計数内容が「10」になると、第1の計測時間記憶
カウンタ43の内容と一致する。この一致に応答
して第1の一致検出回路44は、一致信号(波形
44a)を出力し、各カウンタ41,43をリセ
ツトすると共にFF37をリセツトし、AND回路
36からの第3のパルス信号の出力を停止する。
これによつて、途中掲示時間の遅れを128Hzの早
送りで取り戻すことができる。尚、上記秒針8の
早送り中に、AND回路33を介して第1のパル
ス信号が駆動回路35に供給されることがある
が、この第1のパルス信号の発生時には、第4図
の波形22cに示したように128Hzのクロツクパ
ルスは発生しない。従つて、早送り中の時間遅れ
は実質的に不都合とはならない。しかる後に、ス
イツチ11およびスイツチ12を操作することに
よつて、計測の停止、およびリセツトをすること
ができるが、この動作は、上述した第1、第2の
場合と同様である。
いる間に途中経過時間を知りたい場合には、スイ
ツチ11を一度操作した後、スイツチ12を操作
する。この操作態様は、例えば第9図の波形11
a,12aで示すようになる。この操作に伴いス
イツチ回路23の出力端子23A,23C,23
Dからは波形23d,23c,23dで示す計測
開始信号、リセツト信号、途中掲示信号が出力さ
れる。波形23aで示す計測開始信号が入力され
論理「1」になり、途中掲示信号(波形23d)
が入力されるまでは、上述した第1、第2の場合
と同様の動作を行うが、途中掲示信号が入力され
ることによつて、途中掲示切換信号であるFF3
8の出力は波形38で示すように、論理
「0」に変わり、第1の駆動制御回路29への入
力は解除される。これによつて、AND回路33
からは、第1のパルス信号が出力されなくなり、
秒針8(第1図示)は停止する。この状態におい
て、秒針8の示す値を読むことにより、計時開始
信号の入力から途中掲示信号が入力されるまでの
間の途中経過時間を知ることができる。一方、
FF38のQ出力によつて、AND回路39からは
波形39aで示すように入力端子30Cに入力さ
れる第1のパルス信号が出力され、第1の計測時
間記憶カウンタ43によつて計数される。第1の
計測時間記憶カウンタ43は秒針8が停止してい
る間、すなわち途中時間を掲示している時間を計
測するものである。今、途中掲示信号の入力から
10秒経過して第1の計測時間記憶カウンタ43の
計数内容が「10」になつた時、スイツチ12を再
度操作すると、途中掲示信号が再度入力してFF
38の出力は反転し、途中掲示切換信号である
出力は論理「1」となり、第1の駆動制御回路2
9のAND回路33からは再び第1のパルス信号
が出力される。また、Q出力は、論理「0」に復
帰し、このFF38のQ出力の変化に伴いFF37
のQ出力は、波形37Qで示すように、論理
「1」となる。これによつて、AND回路36から
は、入力端子30Aから入力される128Hzの第3
のパルス信号(波形36a)が出力される。この
第3のパルス信号は、出力端子30Fから早送り
駆動用信号として、第1の駆動制御回路29の入
力端子29DからOR回路34に供給されて第1
のステツプモータ14を128Hzで駆動する早送り
駆動パルスとなる一方、第1の計数カウンタ41
によつて計数される。第1の計数カウンタ41の
計数内容が「10」になると、第1の計測時間記憶
カウンタ43の内容と一致する。この一致に応答
して第1の一致検出回路44は、一致信号(波形
44a)を出力し、各カウンタ41,43をリセ
ツトすると共にFF37をリセツトし、AND回路
36からの第3のパルス信号の出力を停止する。
これによつて、途中掲示時間の遅れを128Hzの早
送りで取り戻すことができる。尚、上記秒針8の
早送り中に、AND回路33を介して第1のパル
ス信号が駆動回路35に供給されることがある
が、この第1のパルス信号の発生時には、第4図
の波形22cに示したように128Hzのクロツクパ
ルスは発生しない。従つて、早送り中の時間遅れ
は実質的に不都合とはならない。しかる後に、ス
イツチ11およびスイツチ12を操作することに
よつて、計測の停止、およびリセツトをすること
ができるが、この動作は、上述した第1、第2の
場合と同様である。
第10図は、第3図に示した第2の駆動制御回
路31と、第2の制御回路32を示すものであ
る。第2の駆動制御回路31は、入力端子31A
から入力され100Hzの第2のパルス信号、計測開
始信号として入力端子31Bから入力されるスイ
ツチ回路23のFF25のQ出力、および入力端
子31Gから後述する計測制御信号が供給される
3入力のAND回路45と、入力端子31Cを介
した第1のパルス信号および後述するFF54の
Q出力が供給される2入力のAND回路46と、
入力端子31Dからの計測停止信号と入力端子3
1Eからの128Hzの第3のパルス信号と後述する
FF51のQ出力が供給される3入力のAND回路
47と、前記第3のパルス信号および後述する
FF52のQ出力が供給される2入力のAND回路
48と、前記第3のパルス信号および入力端子3
1Hから後述する途中掲示指令信号が供給される
2入力のAND回路49と、前記第3のパルス信
号および入力端子31Iから後述する途中掲示解
除指令信号が供給される2入力のAND回路50
を備えている。更に、この第2の駆動制御回路3
1は、上記回路の他に、入力端子31Bからの計
測開始信号がクロツク端子Cに供給される立ち上
がり動作のFF51と、入力端子31Fからのリ
セツト信号がクロツク端子Cに供給される立ち上
がり動作のFF52と、FF51のQ出力が一方の
入力端子に供給され、その出力がFF51のリセ
ツト端子Rに供給される2入力のAND回路53
と、入力端子31Iを介して途中掲示解除指令信
号がクロツク端子Cに供給されAND回路46の
出力がリセツト端子Rに入力される立ち下がり動
作のFF54と、AND回路46の出力および入力
端子31Fからのリセツト信号が供給される2入
力のOR回路55と、AND回路47〜50の各出
力が供給される4入力のOR回路56と、AND回
路45の出力がクロツク端子CLに供給されると
共に、OR回路55の出力がリセツト端子Rに供
給される100進の第2の計測時間記憶カウンタ5
7と、OR回路56の出力が供給され、それに基
づいて第2のステツプモータ17(第2図示)を
駆動する2相の第2の駆動パルスを発生出力する
駆動回路58と、OR回路56の出力がクロツク
端子CLに供給され、その計数内容が「0」にな
るタイミングでカウントアツプ信号を発生する出
力端子59Aを有した100進の第2の計数カウン
タ59と、各カウンタ57,59の各ビツト出力
が共に供給され、各カウンタのカウント内容の一
致を検出して一致信号を出力する第2の一致検出
回路60と、カウンタ59の出力端子59Aの出
力およびFF51のQ出力を入力し、出力端子3
1Nに桁上げ指令信号を出力する2入力のAND
回路61とを備えている。尚、第2の一致検出回
路60から出力される一致信号は、AND回路5
3の残る入力端子と出力端子31Lに供給され
る。また、カウンタ59の出力端子59Aからの
カウントアツプ信号は、FF52のリセツト端子
Rに供給されると共に、出力端子31Mを介して
第2の制御回路32の入力端子32Cに供給され
る。
路31と、第2の制御回路32を示すものであ
る。第2の駆動制御回路31は、入力端子31A
から入力され100Hzの第2のパルス信号、計測開
始信号として入力端子31Bから入力されるスイ
ツチ回路23のFF25のQ出力、および入力端
子31Gから後述する計測制御信号が供給される
3入力のAND回路45と、入力端子31Cを介
した第1のパルス信号および後述するFF54の
Q出力が供給される2入力のAND回路46と、
入力端子31Dからの計測停止信号と入力端子3
1Eからの128Hzの第3のパルス信号と後述する
FF51のQ出力が供給される3入力のAND回路
47と、前記第3のパルス信号および後述する
FF52のQ出力が供給される2入力のAND回路
48と、前記第3のパルス信号および入力端子3
1Hから後述する途中掲示指令信号が供給される
2入力のAND回路49と、前記第3のパルス信
号および入力端子31Iから後述する途中掲示解
除指令信号が供給される2入力のAND回路50
を備えている。更に、この第2の駆動制御回路3
1は、上記回路の他に、入力端子31Bからの計
測開始信号がクロツク端子Cに供給される立ち上
がり動作のFF51と、入力端子31Fからのリ
セツト信号がクロツク端子Cに供給される立ち上
がり動作のFF52と、FF51のQ出力が一方の
入力端子に供給され、その出力がFF51のリセ
ツト端子Rに供給される2入力のAND回路53
と、入力端子31Iを介して途中掲示解除指令信
号がクロツク端子Cに供給されAND回路46の
出力がリセツト端子Rに入力される立ち下がり動
作のFF54と、AND回路46の出力および入力
端子31Fからのリセツト信号が供給される2入
力のOR回路55と、AND回路47〜50の各出
力が供給される4入力のOR回路56と、AND回
路45の出力がクロツク端子CLに供給されると
共に、OR回路55の出力がリセツト端子Rに供
給される100進の第2の計測時間記憶カウンタ5
7と、OR回路56の出力が供給され、それに基
づいて第2のステツプモータ17(第2図示)を
駆動する2相の第2の駆動パルスを発生出力する
駆動回路58と、OR回路56の出力がクロツク
端子CLに供給され、その計数内容が「0」にな
るタイミングでカウントアツプ信号を発生する出
力端子59Aを有した100進の第2の計数カウン
タ59と、各カウンタ57,59の各ビツト出力
が共に供給され、各カウンタのカウント内容の一
致を検出して一致信号を出力する第2の一致検出
回路60と、カウンタ59の出力端子59Aの出
力およびFF51のQ出力を入力し、出力端子3
1Nに桁上げ指令信号を出力する2入力のAND
回路61とを備えている。尚、第2の一致検出回
路60から出力される一致信号は、AND回路5
3の残る入力端子と出力端子31Lに供給され
る。また、カウンタ59の出力端子59Aからの
カウントアツプ信号は、FF52のリセツト端子
Rに供給されると共に、出力端子31Mを介して
第2の制御回路32の入力端子32Cに供給され
る。
一方、第2の制御回路32は、入力端子32A
から入力される途中掲示信号が一方の入力端子に
供給される2入力のOR回路62と、OR回路6
2の出力がクロツク端子CLに供給され、Q0ビツ
トの出力が計測制御信号として出力端子32Dを
介して第2の駆動制御回路31の入力端子31G
へ、Q1ビツトの出力が途中掲示指令信号として
出力端子32Eを介して第2の駆動制御回路31
の入力端子31HへQ3ビツトの出力が途中掲示
解除指令信号として出力端子32Fを介して第2
の駆動制御回路31の入力端子31Iに出力され
る4ビツトのリングカウンタ63と、リングカウ
ンタ63のQ1ビツトの出力および入力端子32
Bからの一致信号が供給され、その出力がOR回
路62の残る入力端子に供給される2入力の
AND回路64とから構成されている。尚、入力
端子32Cから入力されるカウントアツプ信号
は、リングカウンタ63のリセツト端子Rに供給
され、また、このリセツトによつてリングカウン
タ63のQ0ビツトの論理が、「1」になるもので
ある。
から入力される途中掲示信号が一方の入力端子に
供給される2入力のOR回路62と、OR回路6
2の出力がクロツク端子CLに供給され、Q0ビツ
トの出力が計測制御信号として出力端子32Dを
介して第2の駆動制御回路31の入力端子31G
へ、Q1ビツトの出力が途中掲示指令信号として
出力端子32Eを介して第2の駆動制御回路31
の入力端子31HへQ3ビツトの出力が途中掲示
解除指令信号として出力端子32Fを介して第2
の駆動制御回路31の入力端子31Iに出力され
る4ビツトのリングカウンタ63と、リングカウ
ンタ63のQ1ビツトの出力および入力端子32
Bからの一致信号が供給され、その出力がOR回
路62の残る入力端子に供給される2入力の
AND回路64とから構成されている。尚、入力
端子32Cから入力されるカウントアツプ信号
は、リングカウンタ63のリセツト端子Rに供給
され、また、このリセツトによつてリングカウン
タ63のQ0ビツトの論理が、「1」になるもので
ある。
かかる構成をなした第2の駆動制御回路31お
よび第2の制御回路32の動作を、前記した第1
の駆動制御回路29と第1の制御回路30と同様
に、3つの場合に分けて説明する。
よび第2の制御回路32の動作を、前記した第1
の駆動制御回路29と第1の制御回路30と同様
に、3つの場合に分けて説明する。
まず、第1の場合において、スイツチ11,1
2の操作態様は、第11図における波形11a,
12aに示すようになる。この操作によつて、ス
イツチ回路23の出力端子23A,23B,23
Cからは、波形23a,23b,23cに示す計
測開始信号、計測停止信号、リセツト信号が出力
される。一方、第2の制御回路32は、途中掲示
信号が供給されないため、リングカウンタ63の
Q0ビツトの論理は「1」のままで計測制御信号
が出力されている状態である。そこで、まず、計
測開始信号(波形23a)が出力されると、
AND回路45から波形45aで示す100Hzの第2
のパルス信号が出力される。この第2のパルスス
信号は、第2の計測時間記憶カウンタ57によつ
て計数されるが、その計数内容は、1秒間に
「0」から最大「99」まで変化し、それを繰り返
す。そこで今、第2の計測時間記憶カウンタ57
の計数内容が、例えば「34」に達した時、スイツ
チ11を再度操作したとする。これによつて、計
測開始信号の入力が解除され、入力端子31Bが
論理「0」になると共に、計測停止信号が入力さ
れて入力端子31Dが論理「1」となり、計測開
始信号の解除により立ち下がり動作をするFF5
1のQ出力(波形51Q)が論理「1」となり
AND回路47に入力される。これによつて、OR
回路56からは早送り用の第3のパルス信号が波
形56aで示すように出力される。この第3のパ
ルス信号は、駆動回路58に供給される一方、第
2の計数カウンタ59にも供給される。これによ
つて駆動回路58は第2の駆動パルスを第2の表
示機構16に出力し、第2のステツプモータ17
を駆動して、副秒針10を運針する。一方、第2
の一致検出回路60は、第2の計測時間記憶カウ
ンタ57の計数内容「34」と第2の計数カウンタ
59の計数内容とが一致することに応答して、一
致信号(波形60a)を発生する。この一致信号
により、FF51はリセツトされQ出力は論理
「0」となり、OR回路56からの第3のパルス
信号の出力が停止される。即ち、計測停止信号の
入力によつて、副秒針10が128Hzの第3のパル
ス信号による第2の駆動パルスで早送りされて、
計測開始信号の入力から計測停止信号の入力まで
の間に、第2のパルス信号である100Hzの信号が
第2の計測時間記憶カウンタ57で計数された内
容を表示するものであり、スイツチボタン2を再
度操作した後に、副秒針10により1/100秒の単
位である0.34秒を読み取ることができる。次に、
スイツチボタン3を操作し、リセツト信号(波形
23c)を発生させると、FF52のQ出力(波
形52Q)が論理「1」となる。これによつて
128Hzの第3のパルス信号はAND回路48とOR
回路56とを介して第2の計数カウンタ59に再
び供給される。第2の計数カウンタ59は、この
第3のパルス信号を計数して、計数内容がオール
「0」になる66個パルスが入力された時のタイミ
ングで出力端子59Aよりカウントアツプ信号
(波形59a)を発生し、FF52をリセツトす
る。一方、OR回路56を介して出力される前記
第3のパルス信号は、第2の計数カウンタ59の
計数内容がオール「0」になるまで、駆動回路5
8にも供給され、駆動回路58に供給された66個
の第3のパルス信号は、すでに0.34秒を表示して
いる第2の表示機構に第2の駆動パルスとして入
力し、これにより副秒針10は0.66秒分だけ駆動
されて零帰動作を行なう。また、上記リセツト信
号はOR回路55を介して第2の計測時間記憶カ
ウンタ57のリセツト端子にも入力され、第2の
計測時間記憶カウンタ57の内容もリセツトされ
る。
2の操作態様は、第11図における波形11a,
12aに示すようになる。この操作によつて、ス
イツチ回路23の出力端子23A,23B,23
Cからは、波形23a,23b,23cに示す計
測開始信号、計測停止信号、リセツト信号が出力
される。一方、第2の制御回路32は、途中掲示
信号が供給されないため、リングカウンタ63の
Q0ビツトの論理は「1」のままで計測制御信号
が出力されている状態である。そこで、まず、計
測開始信号(波形23a)が出力されると、
AND回路45から波形45aで示す100Hzの第2
のパルス信号が出力される。この第2のパルスス
信号は、第2の計測時間記憶カウンタ57によつ
て計数されるが、その計数内容は、1秒間に
「0」から最大「99」まで変化し、それを繰り返
す。そこで今、第2の計測時間記憶カウンタ57
の計数内容が、例えば「34」に達した時、スイツ
チ11を再度操作したとする。これによつて、計
測開始信号の入力が解除され、入力端子31Bが
論理「0」になると共に、計測停止信号が入力さ
れて入力端子31Dが論理「1」となり、計測開
始信号の解除により立ち下がり動作をするFF5
1のQ出力(波形51Q)が論理「1」となり
AND回路47に入力される。これによつて、OR
回路56からは早送り用の第3のパルス信号が波
形56aで示すように出力される。この第3のパ
ルス信号は、駆動回路58に供給される一方、第
2の計数カウンタ59にも供給される。これによ
つて駆動回路58は第2の駆動パルスを第2の表
示機構16に出力し、第2のステツプモータ17
を駆動して、副秒針10を運針する。一方、第2
の一致検出回路60は、第2の計測時間記憶カウ
ンタ57の計数内容「34」と第2の計数カウンタ
59の計数内容とが一致することに応答して、一
致信号(波形60a)を発生する。この一致信号
により、FF51はリセツトされQ出力は論理
「0」となり、OR回路56からの第3のパルス
信号の出力が停止される。即ち、計測停止信号の
入力によつて、副秒針10が128Hzの第3のパル
ス信号による第2の駆動パルスで早送りされて、
計測開始信号の入力から計測停止信号の入力まで
の間に、第2のパルス信号である100Hzの信号が
第2の計測時間記憶カウンタ57で計数された内
容を表示するものであり、スイツチボタン2を再
度操作した後に、副秒針10により1/100秒の単
位である0.34秒を読み取ることができる。次に、
スイツチボタン3を操作し、リセツト信号(波形
23c)を発生させると、FF52のQ出力(波
形52Q)が論理「1」となる。これによつて
128Hzの第3のパルス信号はAND回路48とOR
回路56とを介して第2の計数カウンタ59に再
び供給される。第2の計数カウンタ59は、この
第3のパルス信号を計数して、計数内容がオール
「0」になる66個パルスが入力された時のタイミ
ングで出力端子59Aよりカウントアツプ信号
(波形59a)を発生し、FF52をリセツトす
る。一方、OR回路56を介して出力される前記
第3のパルス信号は、第2の計数カウンタ59の
計数内容がオール「0」になるまで、駆動回路5
8にも供給され、駆動回路58に供給された66個
の第3のパルス信号は、すでに0.34秒を表示して
いる第2の表示機構に第2の駆動パルスとして入
力し、これにより副秒針10は0.66秒分だけ駆動
されて零帰動作を行なう。また、上記リセツト信
号はOR回路55を介して第2の計測時間記憶カ
ウンタ57のリセツト端子にも入力され、第2の
計測時間記憶カウンタ57の内容もリセツトされ
る。
次に、第2の場合においては、スイツチ11,
12の操作は、第12図の波形11a,12aの
ようになり、また、スイツチ回路23における出
力端子23A,23B,23Cからは波形23
a,23b,23cで示す計測開始信号、計測停
止信号、リセツト信号が出力される。従つて、最
初の計測開始信号の入力後、第2の一致検出回路
60から最初の一致信号(波形60a)が出力さ
れるまでの間の各部の動作は、第1の場合と同様
である。この時第2の計測時間記憶カウンタ57
の計数内容が、例えば「34」(0.34秒)であると、
第2の計数カウンタ59の計数内容も「34」であ
る。またFF51,52の各Q出力は論理「0」
である。この状態で計測開始信号が再度端子31
Bに供給されると、第2の計測時間記憶カウンタ
57にはAND回路45から100Hzの第2のパルス
信号が再び入力して計数を再開する。そして次の
計測停止信号を1.50秒の後に入力したとすると、
100進カウンタである第2の計測時間記憶カウン
タ57の計数内容は、計測を開始してから0.66秒
後に「0」となり、計測停止信号の入力時、即ち
1.50秒後には「84」となる。前記計測停止信号の
入力によつて128Hzの第3のパルス信号がAND回
路47およびOR回路56を介して第2の計数カ
ウンタ59に出力されるが、50個のパルス信号が
入力し第2の計数カウンタ59の計数内容が第2
の計測時間記憶カウンタ57と同じ「84」になる
と第2の一致検出回路60から一致信号(波形6
0a)を発生する。そして第2の計数カウンタ5
9と同様に駆動回路58にも50個のパルスが供給
され、それは第2の駆動パルスとなり、副秒針1
0は0.84秒を表示する。その後、更に計数を開始
した後、今度は計測停止信号が1.60秒の後に入力
したとする。この時、第2の計測時間記憶カウン
タ57の計数内容は計測を開始してから0.16秒後
に「0」となり、計測停止信号の入力時、即ち、
1.60秒後には「44」となつている。前記計測停止
信号の入力によつて、第2の計数カウンタ59及
び駆動回路58には128Hzの第3のパルス信号が
供給されるが、16個のパルスが供給されて第2の
計数カウンタ59の計数内容が「84」から「0」
になつた時に、カウンタ59は出力端子59Aか
らカウントアツプ信号を発生する。この時、FF
51のQ出力は論理「1」である。従つてAND
回路61から波形61aで示す桁上げ指令信号が
出力され、この桁上げ指令信号は第6図に示した
第1の駆動制御回路29の入力端子29Eに供給
されOR回路34に供給される。この桁上げ指令
信号は秒針8を1秒運針する桁上げ駆動パルスと
なる。この第2の場合が、スタートとストツプを
繰り返す時間の総和を計測する積算計として動作
し、各カウンタ57,59が1/100秒の単位の総
和を計測し、その総和が1秒分を越えた時に1秒
桁へ桁上げ指令信号を出力する構成であることが
理解されよう。
12の操作は、第12図の波形11a,12aの
ようになり、また、スイツチ回路23における出
力端子23A,23B,23Cからは波形23
a,23b,23cで示す計測開始信号、計測停
止信号、リセツト信号が出力される。従つて、最
初の計測開始信号の入力後、第2の一致検出回路
60から最初の一致信号(波形60a)が出力さ
れるまでの間の各部の動作は、第1の場合と同様
である。この時第2の計測時間記憶カウンタ57
の計数内容が、例えば「34」(0.34秒)であると、
第2の計数カウンタ59の計数内容も「34」であ
る。またFF51,52の各Q出力は論理「0」
である。この状態で計測開始信号が再度端子31
Bに供給されると、第2の計測時間記憶カウンタ
57にはAND回路45から100Hzの第2のパルス
信号が再び入力して計数を再開する。そして次の
計測停止信号を1.50秒の後に入力したとすると、
100進カウンタである第2の計測時間記憶カウン
タ57の計数内容は、計測を開始してから0.66秒
後に「0」となり、計測停止信号の入力時、即ち
1.50秒後には「84」となる。前記計測停止信号の
入力によつて128Hzの第3のパルス信号がAND回
路47およびOR回路56を介して第2の計数カ
ウンタ59に出力されるが、50個のパルス信号が
入力し第2の計数カウンタ59の計数内容が第2
の計測時間記憶カウンタ57と同じ「84」になる
と第2の一致検出回路60から一致信号(波形6
0a)を発生する。そして第2の計数カウンタ5
9と同様に駆動回路58にも50個のパルスが供給
され、それは第2の駆動パルスとなり、副秒針1
0は0.84秒を表示する。その後、更に計数を開始
した後、今度は計測停止信号が1.60秒の後に入力
したとする。この時、第2の計測時間記憶カウン
タ57の計数内容は計測を開始してから0.16秒後
に「0」となり、計測停止信号の入力時、即ち、
1.60秒後には「44」となつている。前記計測停止
信号の入力によつて、第2の計数カウンタ59及
び駆動回路58には128Hzの第3のパルス信号が
供給されるが、16個のパルスが供給されて第2の
計数カウンタ59の計数内容が「84」から「0」
になつた時に、カウンタ59は出力端子59Aか
らカウントアツプ信号を発生する。この時、FF
51のQ出力は論理「1」である。従つてAND
回路61から波形61aで示す桁上げ指令信号が
出力され、この桁上げ指令信号は第6図に示した
第1の駆動制御回路29の入力端子29Eに供給
されOR回路34に供給される。この桁上げ指令
信号は秒針8を1秒運針する桁上げ駆動パルスと
なる。この第2の場合が、スタートとストツプを
繰り返す時間の総和を計測する積算計として動作
し、各カウンタ57,59が1/100秒の単位の総
和を計測し、その総和が1秒分を越えた時に1秒
桁へ桁上げ指令信号を出力する構成であることが
理解されよう。
第3の場合、即ち所定の時間を計測している間
に途中経過時間を知りたい場合には、スイツチ1
1を一度操作し、時間計測を開始した後に、スイ
ツチ12を操作する。この操作態様は、前出の第
9図に示したものと同様、第13図に波形11
a,12aで示すようになる。これらのスイツチ
操作に伴い、スイツチ回路23の出力端子23A
〜23Dからは、波形23a,23b,23c,
23dで示す計測開始信号、計測停止信号、リセ
ツト信号、途中掲示信号が出力される。最初の計
測開始信号が出力されてから、最初の途中掲示信
号が出力されるまでは、第1、第2の場合の初期
状態と同様の動作を行うが、途中掲示信号が第2
の制御回路32の入力端子32Aに入力される
と、OR回路62を介してリングカウンタ63の
クロツク端子CLに入力され、リングカウンタ6
3のQ0の出力の計測制御信号Q0aは論理「0」
に変わり、Q1の出力の途中掲示指令信号Q1a
が論理「1」に変わる。前記計測制御信号出力の
解除によりAND回路45の出力は波形45aに
示すように、100Hzの第2のパルス信号が出力さ
れない状態となる一方、途中掲示指令信号の出力
によりAND回路49を介してOR回路56から
は、今度は波形49aで示す128Hzの第3のパル
ス信号が出力される。ここで、スイツチ12を操
作して途中掲示信号が出力された時が、計測開始
信号が出されてから11.34秒後であつたとすると、
途中掲示信号が出力された時点で、第2の計測時
間記憶カウンタ57の内容は「34」になつてい
る。
に途中経過時間を知りたい場合には、スイツチ1
1を一度操作し、時間計測を開始した後に、スイ
ツチ12を操作する。この操作態様は、前出の第
9図に示したものと同様、第13図に波形11
a,12aで示すようになる。これらのスイツチ
操作に伴い、スイツチ回路23の出力端子23A
〜23Dからは、波形23a,23b,23c,
23dで示す計測開始信号、計測停止信号、リセ
ツト信号、途中掲示信号が出力される。最初の計
測開始信号が出力されてから、最初の途中掲示信
号が出力されるまでは、第1、第2の場合の初期
状態と同様の動作を行うが、途中掲示信号が第2
の制御回路32の入力端子32Aに入力される
と、OR回路62を介してリングカウンタ63の
クロツク端子CLに入力され、リングカウンタ6
3のQ0の出力の計測制御信号Q0aは論理「0」
に変わり、Q1の出力の途中掲示指令信号Q1a
が論理「1」に変わる。前記計測制御信号出力の
解除によりAND回路45の出力は波形45aに
示すように、100Hzの第2のパルス信号が出力さ
れない状態となる一方、途中掲示指令信号の出力
によりAND回路49を介してOR回路56から
は、今度は波形49aで示す128Hzの第3のパル
ス信号が出力される。ここで、スイツチ12を操
作して途中掲示信号が出力された時が、計測開始
信号が出されてから11.34秒後であつたとすると、
途中掲示信号が出力された時点で、第2の計測時
間記憶カウンタ57の内容は「34」になつてい
る。
従つて、第2の計数カウンタ59にAND回路
49およびOR回路56を介して第3のパルス信
号の34個のパルスが供給されると、第2の一致検
出回路60は波形60aに示す一致信号を出力す
る。一致信号は、AND回路64およびOR回路6
2を介してリングカウンタ63にクロツクパルス
として供給される。このクロツクパルスによつ
て、リングカウンタ63では、波形Q2aで示す
Q2出力だけが論理「1」となり、他のQ0、Q1、
Q3の出力は論理「0」となる。そして、Q1出力
の途中掲示指示信号が論理「1」の間にOR回路
56から駆動回路58に供給される第3のパルス
信号の34個のパルスによる第2の駆動パルスによ
つて副秒針10は運針され、0.34秒を表示する。
このように、スイツチ11を操作し、その後、ス
イツチ12を操作することによつて、途中経過時
間を容易に、しかも精度よく読み取ることができ
る。この途中経過時間を読み取ると、次にこれを
解除する必要がある。この場合には再びスイツチ
12を操作する。このことによつて、途中掲示信
号が再び出力され、リングカウンタ63は更にシ
フトし、今度はQ3出力の途中掲示解除指令信号
(波形Q3a)のみが論理「1」となる。前記途
中掲示解除指令信号の出力に応答して、AND回
路50から波形50aで示す128Hzの第3のパル
ス信号が出力され、OR回路56を介して第2の
計数カウンタ59および駆動回路58に供給され
る。第2の計数カウンタ59は、第3のパルス信
号の66個のパルスが入ると、出力端子59Aから
カウントアツプ信号(波形59a)を発生し、リ
ングカウンタ63をリセツトすることにより、
Q3出力の途中掲示解除指令信号を論理「0」に
し、Q0出力の計測制御信号を論理「1」に変化
させる。この66個のパルスは、駆動回路58にも
入力され副秒針10を運針する第2の駆動パルス
となり、副秒針10を零帰する。一方、リングカ
ウンタ63のQ3出力の途中掲示解除指令信号が
論理「1」から「0」に変化すると、FF54の
Q出力(波形54Q)は論理「1」となる。この
状態となつてから出力端子31Cから入力される
1Hzの第1のパルス信号の最初のパルスはAND
回路46を介してFF54をリセツトするととも
にOR回路55を介して第2の計測時間記憶カウ
ンタ57をリセツトする。これにより第2の計測
時間記憶カウンタ57は初期の計数状態、即ち、
正規の1/100秒を計数する状態に戻る。尚、途中
掲示解除指令信号の出力後、ある程度スイツチ操
作できない時間が存在するが、途中経過時間の記
録時間等を考慮すると、事実上の不都合とはなら
ない。次に、スイツチ11を操作すると、計測停
止信号が出力されるとともに計測開始信号の入力
が解除され第2の計測時間記憶カウンタ57は計
測を停止するが、以下の動作は、第1、第2の場
合と同様である。
49およびOR回路56を介して第3のパルス信
号の34個のパルスが供給されると、第2の一致検
出回路60は波形60aに示す一致信号を出力す
る。一致信号は、AND回路64およびOR回路6
2を介してリングカウンタ63にクロツクパルス
として供給される。このクロツクパルスによつ
て、リングカウンタ63では、波形Q2aで示す
Q2出力だけが論理「1」となり、他のQ0、Q1、
Q3の出力は論理「0」となる。そして、Q1出力
の途中掲示指示信号が論理「1」の間にOR回路
56から駆動回路58に供給される第3のパルス
信号の34個のパルスによる第2の駆動パルスによ
つて副秒針10は運針され、0.34秒を表示する。
このように、スイツチ11を操作し、その後、ス
イツチ12を操作することによつて、途中経過時
間を容易に、しかも精度よく読み取ることができ
る。この途中経過時間を読み取ると、次にこれを
解除する必要がある。この場合には再びスイツチ
12を操作する。このことによつて、途中掲示信
号が再び出力され、リングカウンタ63は更にシ
フトし、今度はQ3出力の途中掲示解除指令信号
(波形Q3a)のみが論理「1」となる。前記途
中掲示解除指令信号の出力に応答して、AND回
路50から波形50aで示す128Hzの第3のパル
ス信号が出力され、OR回路56を介して第2の
計数カウンタ59および駆動回路58に供給され
る。第2の計数カウンタ59は、第3のパルス信
号の66個のパルスが入ると、出力端子59Aから
カウントアツプ信号(波形59a)を発生し、リ
ングカウンタ63をリセツトすることにより、
Q3出力の途中掲示解除指令信号を論理「0」に
し、Q0出力の計測制御信号を論理「1」に変化
させる。この66個のパルスは、駆動回路58にも
入力され副秒針10を運針する第2の駆動パルス
となり、副秒針10を零帰する。一方、リングカ
ウンタ63のQ3出力の途中掲示解除指令信号が
論理「1」から「0」に変化すると、FF54の
Q出力(波形54Q)は論理「1」となる。この
状態となつてから出力端子31Cから入力される
1Hzの第1のパルス信号の最初のパルスはAND
回路46を介してFF54をリセツトするととも
にOR回路55を介して第2の計測時間記憶カウ
ンタ57をリセツトする。これにより第2の計測
時間記憶カウンタ57は初期の計数状態、即ち、
正規の1/100秒を計数する状態に戻る。尚、途中
掲示解除指令信号の出力後、ある程度スイツチ操
作できない時間が存在するが、途中経過時間の記
録時間等を考慮すると、事実上の不都合とはなら
ない。次に、スイツチ11を操作すると、計測停
止信号が出力されるとともに計測開始信号の入力
が解除され第2の計測時間記憶カウンタ57は計
測を停止するが、以下の動作は、第1、第2の場
合と同様である。
このように、本発明に従うストツプウオツチ
は、秒単位以下の時間計測を行うための第2の表
示機構16およびそれを駆動する第2の駆動制御
回路31を備えているため、容易に1/100秒の精
度で時間計測を行うことができる。また、この計
測内容を読み取る場合にも、ステツプモータ17
によるステツプ駆動の表示であるため読み取り誤
差を完全に除去することが可能である。更に、第
1、第2の制御回路30,32を備えているた
め、計測中の途中経過時間の表示が、スイツチ操
作によつて容易に行うこともできる。また、時間
の計測中は、副秒針10の駆動が行われないこと
も電力の浪費を防止する上で極めて効果的であ
る。一方、例えば、スタート、ストツプの繰り返
し操作、即ち、積算計測は、説明をわかりやすく
するために3度の場合を示したが、同様の操作を
複数回繰り返すことや、途中掲示の繰り返しも可
能なことは理解され得よう。尚、図面では示され
ていないが、分周回路21はスイツチ11の操作
に伴う計測開始信号の立ち上がり時にリセツトさ
れる回路構成をなしたものである。
は、秒単位以下の時間計測を行うための第2の表
示機構16およびそれを駆動する第2の駆動制御
回路31を備えているため、容易に1/100秒の精
度で時間計測を行うことができる。また、この計
測内容を読み取る場合にも、ステツプモータ17
によるステツプ駆動の表示であるため読み取り誤
差を完全に除去することが可能である。更に、第
1、第2の制御回路30,32を備えているた
め、計測中の途中経過時間の表示が、スイツチ操
作によつて容易に行うこともできる。また、時間
の計測中は、副秒針10の駆動が行われないこと
も電力の浪費を防止する上で極めて効果的であ
る。一方、例えば、スタート、ストツプの繰り返
し操作、即ち、積算計測は、説明をわかりやすく
するために3度の場合を示したが、同様の操作を
複数回繰り返すことや、途中掲示の繰り返しも可
能なことは理解され得よう。尚、図面では示され
ていないが、分周回路21はスイツチ11の操作
に伴う計測開始信号の立ち上がり時にリセツトさ
れる回路構成をなしたものである。
以上ように、本発明に従う時間計測装置は、従
来の機械式の時間計測装置とは基本的にその機構
が異なり、複雑な機械部分を減らし、かつ高精度
の計測が可能となる。また、従来のステツプモー
タが1つだけの電子式時間計測装置に比べ、本発
明では複数のステツプモータを同一のスイツチで
制御して各種計時動作が行えるため、そこから得
られる時間情報は格段に多くなり、その有用性は
多大なものになる。
来の機械式の時間計測装置とは基本的にその機構
が異なり、複雑な機械部分を減らし、かつ高精度
の計測が可能となる。また、従来のステツプモー
タが1つだけの電子式時間計測装置に比べ、本発
明では複数のステツプモータを同一のスイツチで
制御して各種計時動作が行えるため、そこから得
られる時間情報は格段に多くなり、その有用性は
多大なものになる。
第1図は本発明の時間計測装置の一実施例を示
す外観図、第2図は第1図の実施例の内部を示す
概略図、第3図は本発明に従う時間計測装置のブ
ロツク図、第4図は第3図に示したパルス発生回
路から出力される信号の波形図、第5図は第3図
に示したスイツチ回路の動作を説明するための波
形図、第6図は第1の駆動制御回路と第1の制御
回路の一具体例を示す回路図、第7図、第8図及
び第9図は第6図の回路の動作を説明するための
タイムチヤート、第10図は第2の駆動制御回路
と第2の制御回路の一具体例を示す回路図、第1
1図、第12図及び第13図は第10図の回路の
動作を説明するためのタイムチヤートである。 8……秒針、10……副秒針、11,12……
スイツチ、13……第1の表示機構、14……第
1のステツプモータ、16……第2の表示機構、
17……第2のステツプモータ、23……スイツ
チ回路、29……第1の駆動制御回路、30……
第1の制御回路、31……第2の駆動制御回路、
32……第2の制御回路、35,38……駆動回
路、41,43,57,59……カウンタ、63
……リングカウンタ。
す外観図、第2図は第1図の実施例の内部を示す
概略図、第3図は本発明に従う時間計測装置のブ
ロツク図、第4図は第3図に示したパルス発生回
路から出力される信号の波形図、第5図は第3図
に示したスイツチ回路の動作を説明するための波
形図、第6図は第1の駆動制御回路と第1の制御
回路の一具体例を示す回路図、第7図、第8図及
び第9図は第6図の回路の動作を説明するための
タイムチヤート、第10図は第2の駆動制御回路
と第2の制御回路の一具体例を示す回路図、第1
1図、第12図及び第13図は第10図の回路の
動作を説明するためのタイムチヤートである。 8……秒針、10……副秒針、11,12……
スイツチ、13……第1の表示機構、14……第
1のステツプモータ、16……第2の表示機構、
17……第2のステツプモータ、23……スイツ
チ回路、29……第1の駆動制御回路、30……
第1の制御回路、31……第2の駆動制御回路、
32……第2の制御回路、35,38……駆動回
路、41,43,57,59……カウンタ、63
……リングカウンタ。
Claims (1)
- 【特許請求の範囲】 1 発振回路と、前記発振回路の出力信号を入力
する分周回路と、前記分周回路の出力信号を入力
して計時用の第1のパルス信号と前記第1のパル
ス信号よりも短い周期の第2のパルス信号および
早送り用の第3のパルス信号を出力するパルス発
生回路と、 スイツチの操作により計測開始信号、計測停止
信号、リセツト信号、および途中掲示信号を発生
するスイツチ回路と、 前記計測開始信号の入力により前記第1のパル
ス信号の周期に基づく第1の駆動パルスを出力
し、前記計測開始信号の解除もしくは前記途中掲
示信号の第1回目の入力による第1の制御回路か
ら出力される途中掲示切換信号の解除により前記
第1の駆動パルスの出力を停止する第1の駆動制
御回路と、 前記途中掲示信号の第1回目の入力により前記
途中掲示切換信号を解除するとともに前記第1の
パルス信号を第1の計測時間記憶カウンタへ入力
し、前記途中掲示信号の第2回目の入力により前
記途中掲示切換信号を出力し、かつ前記第3のパ
ルス信号を第1の計数カウンタへ入力するととも
に前記第1の駆動制御回路に前記第3のパルス信
号の周期に基づく早送り駆動パルスを出力させる
早送り駆動用信号を出力し、前記第1の計測時間
記憶カウンタと第1の計数カウンタの計数内容の
一致を検出する第1の一致検出回路から出力され
る一致信号により前記早送り駆動用信号の出力を
停止し、前記リセツト信号の入力により前記第1
の計測時間記憶カウンタと第1の計数カウンタを
リセツトする第1の制御回路と、 第1のステツプモータを有し、前記第1の駆動
制御回路から出力される前記第1の駆動パルスと
早送り駆動パルスにより計測時間を指針で表示す
る第1の表示機構と、 前記計測開始信号の入力により前記第2のパル
ス信号を第2の計測時間記憶カウンタへ入力し、
前記途中掲示信号の第1回目の入力で第2の制御
回路から出力される計測制御信号の解除により前
記第2のパルス信号の入力を停止し、かつ前記第
2の制御回路から出力される途中掲示指令信号の
入力により前記第3のパルス信号を第2の計数カ
ウンタへ入力するとともに前記第3のパルス信号
の周期に基づく第2の駆動パルスを前記第2の計
測時間記憶カウンタと第2の計数カウンタの計数
内容の一致を検出する第2の一致検出回路から出
力される一致信号が出力され前記途中掲示指令信
号が解除されるまで出力し、前記リセツト信号の
入力もしくは前記途中掲示信号の第2回目の入力
による前記第2の制御回路から出力される途中掲
示解除指令信号の入力により前記第2の計数カウ
ンタの計数内容が零となつた時に出力されるカウ
ントアツプ信号が出力されるまで前記第3のパル
ス信号を前記第2の計数カウンタに入力するとと
もに前記第2の駆動パルスを出力し、前記カウン
トアツプ信号の出力により前記第2の制御回路か
ら入力される前記計測制御信号と前記計測開始信
号の入力によつて前記第2のパルス信号を前記第
2の計測時間記憶カウンタへ入力し、前記計測開
始信号の解除により前記第2のパルス信号の入力
を停止し、前記計数開始信号の解除および前記計
数停止信号の入力により前記第3のパルス信号を
前記第2の計数カウンタへ入力するとともに前記
第2の駆動パルスを前記一致信号が出力されるま
で出力し、前記カウントアツプ信号の出力により
前記第1の駆動制御回路に桁上げ駆動パルスを出
力させる桁上げ指令信号を出力する第2の駆動制
御回路と、 前記途中掲示信号と前記第2の駆動制御回路か
ら出力される一致信号をクロツク端子に入力し、
0ビツト目の出力を前記計測制御信号、1ビツト
目の出力を前記途中掲示指令信号、3ビツト目の
出力を前記途中掲示解除指令信号とし、前記カウ
ントアツプ信号をリセツト端子に入力するリング
カウンタを有し、前記途中掲示信号の第1回目の
入力により前記計測制御信号を解除するとともに
前記途中掲示指令信号を出力し、前記第2の駆動
制御回路から出力される一致信号の入力により前
記途中掲示指令信号を解除し、前記途中掲示信号
の第2回目の入力により前記途中掲示解除指令信
号を出力し、前記カウントアツプ信号の出力によ
り前記途中掲示解除指令信号を解除するとともに
前記計測制御信号を出力する第2の制御回路と、 第2のステツプモータを有し、前記第2の駆動
制御回路から出力される前記第2の駆動パルスに
より前記第1の表示機構よりも小さい単位の計測
時間を指針で表示する第2の表示機構を備えたこ
とを特徴とする時間計測装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11927877A JPS5452578A (en) | 1977-10-04 | 1977-10-04 | Stopwatch |
GB7838949A GB2005875B (en) | 1977-10-04 | 1978-10-02 | Chronographs |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11927877A JPS5452578A (en) | 1977-10-04 | 1977-10-04 | Stopwatch |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5452578A JPS5452578A (en) | 1979-04-25 |
JPS6334436B2 true JPS6334436B2 (ja) | 1988-07-11 |
Family
ID=14757413
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11927877A Granted JPS5452578A (en) | 1977-10-04 | 1977-10-04 | Stopwatch |
Country Status (2)
Country | Link |
---|---|
JP (1) | JPS5452578A (ja) |
GB (1) | GB2005875B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0741464Y2 (ja) * | 1990-07-11 | 1995-09-27 | 象印マホービン株式会社 | 漢方薬煎じ器 |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS54136875A (en) * | 1978-04-17 | 1979-10-24 | Seiko Epson Corp | Analog electronic watch |
JPS55160890A (en) * | 1979-06-04 | 1980-12-15 | Seiko Epson Corp | Analog type chronograph |
CH641923B (fr) * | 1980-02-12 | Ebauches Sa | Montre munie d'un micro-ordinateur. | |
EP0048217A1 (fr) * | 1980-09-12 | 1982-03-24 | Compagnie des Montres Longines, Francillon S.A. | Pièce d'horlogerie électronique |
CH634713B (fr) * | 1981-07-09 | Umberto Maglioli | Piece d'horlogerie electronique. | |
CH649189GA3 (ja) * | 1981-12-28 | 1985-05-15 | ||
GB2124803B (en) * | 1982-06-07 | 1985-12-11 | Suwa Seikosha Kk | Improvements in or relating to electronic analog timepieces |
JPS58214873A (ja) * | 1982-06-07 | 1983-12-14 | Seiko Epson Corp | 指針表示ストップウォッチ |
JPS58214874A (ja) * | 1982-06-07 | 1983-12-14 | Seiko Epson Corp | 指針表示ストツプウオツチ |
JPS58214875A (ja) * | 1982-06-08 | 1983-12-14 | Seiko Epson Corp | 指針表示式ストツプウオツチ |
JPS5917892U (ja) * | 1982-07-23 | 1984-02-03 | セイコーエプソン株式会社 | 指針表示ストツプ・ウオツチ |
JPS5940290A (ja) * | 1982-08-31 | 1984-03-05 | Seiko Epson Corp | アナログ多機能時計 |
CH654717GA3 (ja) * | 1983-06-23 | 1986-03-14 | ||
CH653846GA3 (ja) * | 1983-12-06 | 1986-01-31 | ||
JPS60259980A (ja) * | 1985-05-31 | 1985-12-23 | Seiko Epson Corp | アナログ電子時計 |
JPS62265587A (ja) * | 1987-05-01 | 1987-11-18 | Seiko Epson Corp | 指針表示ストップウォッチ |
JPS63265188A (ja) * | 1987-10-30 | 1988-11-01 | Seiko Epson Corp | アナログ多機能時計 |
JPS63277992A (ja) * | 1988-03-24 | 1988-11-15 | Seiko Epson Corp | 指針表示ストップ・ウォッチ |
JPH068867B2 (ja) * | 1989-11-13 | 1994-02-02 | セイコーエプソン株式会社 | 時計の指針位置修正手段 |
DE69409612T2 (de) * | 1993-12-13 | 1998-11-12 | Isa Ag Arch | Elektronischer analoger Chronograph mit Einholzeiger |
WO1999054791A1 (fr) * | 1998-04-21 | 1999-10-28 | Seiko Epson Corporation | Horloge et methode de mesure du temps |
EP2485102A1 (fr) * | 2011-02-02 | 2012-08-08 | Patek Philippe SA Genève | Dispositif d'affichage |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4995656A (ja) * | 1972-10-13 | 1974-09-11 | ||
JPS5039584A (ja) * | 1973-07-10 | 1975-04-11 |
-
1977
- 1977-10-04 JP JP11927877A patent/JPS5452578A/ja active Granted
-
1978
- 1978-10-02 GB GB7838949A patent/GB2005875B/en not_active Expired
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4995656A (ja) * | 1972-10-13 | 1974-09-11 | ||
JPS5039584A (ja) * | 1973-07-10 | 1975-04-11 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0741464Y2 (ja) * | 1990-07-11 | 1995-09-27 | 象印マホービン株式会社 | 漢方薬煎じ器 |
Also Published As
Publication number | Publication date |
---|---|
GB2005875B (en) | 1982-03-31 |
JPS5452578A (en) | 1979-04-25 |
GB2005875A (en) | 1979-04-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6334436B2 (ja) | ||
US4211066A (en) | Stop watch | |
US4433918A (en) | Analog display electronic timepiece with multi-mode display capability | |
JP2716449B2 (ja) | 指針式表示機器 | |
US4270197A (en) | Analog display electronic stopwatch | |
JPH0347718B2 (ja) | ||
JP2542939B2 (ja) | ストップウォッチ付アナログ電子時計 | |
JPS6015901B2 (ja) | 時間測定装置 | |
JPS5885185A (ja) | 指針式多機能時計 | |
JPH0217354Y2 (ja) | ||
JP2742642B2 (ja) | 発振同期型周波数等変化測定法及びその装置 | |
US4184320A (en) | Electronic stop watches | |
JP2979091B2 (ja) | 指針式計測装置 | |
JPS6230596B2 (ja) | ||
JPS641680Y2 (ja) | ||
US4293939A (en) | Electronic timepiece having an alarm system | |
JP3745052B2 (ja) | 指針式電子時計 | |
JPS5814625B2 (ja) | ストツプウオツチ装置 | |
JPS6032146B2 (ja) | 2針水晶腕時計 | |
JP2820418B2 (ja) | 指針式時計 | |
JPS6038234Y2 (ja) | 水晶時計 | |
JPS5942272B2 (ja) | アラ−ム電子時計 | |
JPH0810257B2 (ja) | 電子時計 | |
JPH031836Y2 (ja) | ||
JPS6244387Y2 (ja) |