JPS6333868A - Ｍｉｓ型電界効果トランジスタの製造方法 - Google Patents
Ｍｉｓ型電界効果トランジスタの製造方法Info
- Publication number
- JPS6333868A JPS6333868A JP17821786A JP17821786A JPS6333868A JP S6333868 A JPS6333868 A JP S6333868A JP 17821786 A JP17821786 A JP 17821786A JP 17821786 A JP17821786 A JP 17821786A JP S6333868 A JPS6333868 A JP S6333868A
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- film
- thin
- oxide film
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 title claims description 10
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 239000010409 thin film Substances 0.000 claims abstract description 21
- 239000012535 impurity Substances 0.000 claims abstract description 15
- 150000002500 ions Chemical class 0.000 claims abstract description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 7
- 238000005530 etching Methods 0.000 claims abstract description 7
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 7
- 239000010703 silicon Substances 0.000 claims abstract description 7
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 239000013078 crystal Substances 0.000 claims abstract description 5
- 238000000034 method Methods 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 4
- 238000009792 diffusion process Methods 0.000 claims description 3
- 239000010408 film Substances 0.000 abstract description 15
- 229910052698 phosphorus Inorganic materials 0.000 abstract description 6
- 239000011574 phosphorus Substances 0.000 abstract description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 abstract description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 5
- 239000000969 carrier Substances 0.000 abstract description 4
- 230000006866 deterioration Effects 0.000 abstract description 3
- 230000000694 effects Effects 0.000 abstract description 3
- 239000011248 coating agent Substances 0.000 abstract 1
- 238000000576 coating method Methods 0.000 abstract 1
- 230000002040 relaxant effect Effects 0.000 abstract 1
- 238000005468 ion implantation Methods 0.000 description 5
- 229910021332 silicide Inorganic materials 0.000 description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 235000012431 wafers Nutrition 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- -1 phosphorus ions Chemical class 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ＭＩＳ型電界効果トランジスタの製造方法に
関し、特にホットキャリヤによる素子性能の劣化の少な
いＭＩＳ型電界効果トランジスタの製造方法に関する。
関し、特にホットキャリヤによる素子性能の劣化の少な
いＭＩＳ型電界効果トランジスタの製造方法に関する。
ホットキャリアによる素子性能の劣化の少ないＭＩＳ型
電界効果トランジスタとしては、例えばソース・ドレイ
ン領域のゲート電極近傍で不純物濃度が低くなったＬＤ
Ｄ構造が提案されている。
電界効果トランジスタとしては、例えばソース・ドレイ
ン領域のゲート電極近傍で不純物濃度が低くなったＬＤ
Ｄ構造が提案されている。
従来、ＬＤＤ構造を得るためには、ゲート電極形成後、
ソース・ドレイン領域に低濃度のリンのイオン注入を行
い、その後イオン注入のマスクをゲート電極側壁に自己
整合的に形成し、高濃度のヒ素をイオン注入する方法が
用いられている。
ソース・ドレイン領域に低濃度のリンのイオン注入を行
い、その後イオン注入のマスクをゲート電極側壁に自己
整合的に形成し、高濃度のヒ素をイオン注入する方法が
用いられている。
しかしながら、上述した従来の製造方法では、ソ
ゲート電極形成後状−スおよびドレインを形成するたあ
たシ、２度のイオン注入を行う工程と、イオン注入のマ
スクをゲート電極側壁に自己整合的に形成する工程とを
必要とするため、製造方法が複雑になシかつ、ウェハ面
内およびウェア１間のパラツギが大きくなるという欠点
がある。
たシ、２度のイオン注入を行う工程と、イオン注入のマ
スクをゲート電極側壁に自己整合的に形成する工程とを
必要とするため、製造方法が複雑になシかつ、ウェハ面
内およびウェア１間のパラツギが大きくなるという欠点
がある。
本発明は、ＭＩＳ型電界効果トランジスタのＪ−ス・ド
レインの不純物拡散領域を第１の導電型のシリコン単結
晶基板の一主面に形成する堀たシ、ゲート電極となる導
電性薄膜を含む１層以上の薄膜を被着する工程と、この
薄膜を７オトレジストによるパターニング後テーパーエ
ツチングする工程と、絶縁性の薄膜を被着する工程と、
逆導電型の不純物イオンを絶縁性の薄膜およびゲート電
極部薄膜のテーパーの一部を透過し、ソース・ドレイン
形成領域のシリコン基板中に到達するエネルギーでイオ
ン注入する工程を有している。
レインの不純物拡散領域を第１の導電型のシリコン単結
晶基板の一主面に形成する堀たシ、ゲート電極となる導
電性薄膜を含む１層以上の薄膜を被着する工程と、この
薄膜を７オトレジストによるパターニング後テーパーエ
ツチングする工程と、絶縁性の薄膜を被着する工程と、
逆導電型の不純物イオンを絶縁性の薄膜およびゲート電
極部薄膜のテーパーの一部を透過し、ソース・ドレイン
形成領域のシリコン基板中に到達するエネルギーでイオ
ン注入する工程を有している。
このように、本発明によれば、ゲート電極をテーパーエ
ツチングし、その上に被着した絶縁性薄膜およびゲート
電極部薄膜のテーパーの一部を透過するエネルギーで不
純物のイオン注入を行うことによシ、１度のイオン注入
工程で、ゲート電極の隣接する部分が低不純物濃度とな
ったソースおよびドレイン領域を設けることができる。
ツチングし、その上に被着した絶縁性薄膜およびゲート
電極部薄膜のテーパーの一部を透過するエネルギーで不
純物のイオン注入を行うことによシ、１度のイオン注入
工程で、ゲート電極の隣接する部分が低不純物濃度とな
ったソースおよびドレイン領域を設けることができる。
次に、本発明について図面を参照して説明する。
第１図（Ｑ〜（Φは本発明の一実施例を工程順に示した
縦断面図である。Ｐ型シリコン単結晶基板１上の素子領
域上にゲート酸化膜２を形成し、ゲート電極として例え
ば多結晶シリコン薄膜３をａｏｏｏＸの膜厚で被着し、
フォトレジストによるマスクを用いてテーパーエツチン
グを行いゲート電極４ｆ！ｃ形成する。その後、絶縁膜
として例えば酸化膜５をｘｏｏｏＸ程度被着し、酸化膜
５とゲート電極４のテーパーの一部を透過するエネルギ
ーでリンのイオン注入６を行う。以下、層間絶縁膜を被
着し、通常の製造方法により、ＭＩＳ型電界効果トラン
ジスタを得ることができる。
縦断面図である。Ｐ型シリコン単結晶基板１上の素子領
域上にゲート酸化膜２を形成し、ゲート電極として例え
ば多結晶シリコン薄膜３をａｏｏｏＸの膜厚で被着し、
フォトレジストによるマスクを用いてテーパーエツチン
グを行いゲート電極４ｆ！ｃ形成する。その後、絶縁膜
として例えば酸化膜５をｘｏｏｏＸ程度被着し、酸化膜
５とゲート電極４のテーパーの一部を透過するエネルギ
ーでリンのイオン注入６を行う。以下、層間絶縁膜を被
着し、通常の製造方法により、ＭＩＳ型電界効果トラン
ジスタを得ることができる。
この実施例において、酸化膜５は、接合深さが深くなシ
すぎない様にしてゲート電極４のテーパーの一部を不純
物イオンが透過する様に設けである。これにより、ゲー
ト電極４の近傍では不純物濃度が低くなったソース・ド
レイン領域を一度で得ることができ、このリンの低濃度
領域でホットキャリヤ効果１に緩和することができる。
すぎない様にしてゲート電極４のテーパーの一部を不純
物イオンが透過する様に設けである。これにより、ゲー
ト電極４の近傍では不純物濃度が低くなったソース・ド
レイン領域を一度で得ることができ、このリンの低濃度
領域でホットキャリヤ効果１に緩和することができる。
〔実施例２〕
第２図（ａ）〜（ψは本発明の第２の実施例を工程順に
示した縦断面図である。本実施例では、ゲート電極とし
て金橋シリサイド８と多結晶シリコン３との２層で構成
されている。金属シリサイド８を所定形状にエツチング
後、多結晶シリコン３？テーパーエツチングし、絶縁膜
５を被覆後、絶縁膜５と多結晶シリコン３のテーパーの
一部を透過するエネルギーで不純物濃度となったソース
・ドレイン領域を得ることができる。
示した縦断面図である。本実施例では、ゲート電極とし
て金橋シリサイド８と多結晶シリコン３との２層で構成
されている。金属シリサイド８を所定形状にエツチング
後、多結晶シリコン３？テーパーエツチングし、絶縁膜
５を被覆後、絶縁膜５と多結晶シリコン３のテーパーの
一部を透過するエネルギーで不純物濃度となったソース
・ドレイン領域を得ることができる。
以上説明したように、本発明は、ＭＩＳ型電界効果トラ
ンジスタにおけるソース・ドレインの形成にあたり、ゲ
ート電極となる薄膜をテーパーエツチングし、その後絶
縁性＃腹を被着し、絶縁性薄膜およびゲート電極のテー
パーの一部を透過するエネルギーで不純物イオンの注入
を行うことによシ、プロセスが単純で制御性が良く、ホ
ットキャリアによる素子性能の劣化の少ないＭＩＳ型電
界効果トランジスタを製造できる。
ンジスタにおけるソース・ドレインの形成にあたり、ゲ
ート電極となる薄膜をテーパーエツチングし、その後絶
縁性＃腹を被着し、絶縁性薄膜およびゲート電極のテー
パーの一部を透過するエネルギーで不純物イオンの注入
を行うことによシ、プロセスが単純で制御性が良く、ホ
ットキャリアによる素子性能の劣化の少ないＭＩＳ型電
界効果トランジスタを製造できる。
第１図（ａ）〜（ψは本発明の第１の実施例を工程順に
示した縦断面図、第２図（ａ）〜（Φは本発明の第２の
実施例を工程順に示した縦断面図である。 １・・・・・・Ｐ型シリコン単結晶基板、２・・・・・
・ゲート酸化膜、３・・・・・・多結晶シリコン薄膜、
４・・・・・・ゲート電極、４・・・・・・酸化膜、６
・・・・・・リンのイオン注入、７・・・・・・不純物
拡散領域、８・・・・・・金属シリサイド薄膜。 第 １ ワ 、、ｌＱリイに５５１人 第２ 図
示した縦断面図、第２図（ａ）〜（Φは本発明の第２の
実施例を工程順に示した縦断面図である。 １・・・・・・Ｐ型シリコン単結晶基板、２・・・・・
・ゲート酸化膜、３・・・・・・多結晶シリコン薄膜、
４・・・・・・ゲート電極、４・・・・・・酸化膜、６
・・・・・・リンのイオン注入、７・・・・・・不純物
拡散領域、８・・・・・・金属シリサイド薄膜。 第 １ ワ 、、ｌＱリイに５５１人 第２ 図
Claims (1)
- （１）ＭＩＳ型電界効果トランジスタのソースおよびド
レインの不純拡散領域を一の導電型のシリコン単結晶基
板の一主面に形成するにあたり、ゲート電極となる薄膜
を被着する工程と、前記薄膜をテーパーエッチングによ
ってゲート電極形状に形成する工程と、逆導電型の不純
物イオンを前記ゲート電極部のテーパーの一部を透過し
ソース・ドレイン領域のシリコン基板中に到達するエネ
ルギーでイオン注入する工程とを有することを特徴とす
るＭＩＳ型電界効果トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17821786A JPS6333868A (ja) | 1986-07-28 | 1986-07-28 | Ｍｉｓ型電界効果トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17821786A JPS6333868A (ja) | 1986-07-28 | 1986-07-28 | Ｍｉｓ型電界効果トランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6333868A true JPS6333868A (ja) | 1988-02-13 |
Family
ID=16044631
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17821786A Pending JPS6333868A (ja) | 1986-07-28 | 1986-07-28 | Ｍｉｓ型電界効果トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6333868A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04158861A (ja) * | 1990-10-22 | 1992-06-01 | Mikio Fukunaga | 脊椎加圧装置 |
| JP2010232635A (ja) * | 2009-03-27 | 2010-10-14 | Samsung Mobile Display Co Ltd | 薄膜トランジスタ及びその製造方法、並びにそれを含む有機電界発光表示装置 |
| US8409887B2 (en) | 2009-03-03 | 2013-04-02 | Samsung Display Co., Ltd. | Organic light emitting diode display device and method of fabricating the same |
| US8546248B2 (en) | 2009-03-05 | 2013-10-01 | Samsung Display Co., Ltd. | Method of forming polycrystalline silicon layer and atomic layer deposition apparatus used for the same |
| US8890165B2 (en) | 2009-11-13 | 2014-11-18 | Samsung Display Co., Ltd. | Method of forming polycrystalline silicon layer, thin film transistor, organic light emitting diode display device having the same, and methods of fabricating the same |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5816566A (ja) * | 1981-07-22 | 1983-01-31 | Hitachi Ltd | 半導体装置およびその製造方法 |
-
1986
- 1986-07-28 JP JP17821786A patent/JPS6333868A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5816566A (ja) * | 1981-07-22 | 1983-01-31 | Hitachi Ltd | 半導体装置およびその製造方法 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04158861A (ja) * | 1990-10-22 | 1992-06-01 | Mikio Fukunaga | 脊椎加圧装置 |
| JPH0553502B2 (ja) * | 1990-10-22 | 1993-08-10 | Mikio Fukunaga | |
| US8409887B2 (en) | 2009-03-03 | 2013-04-02 | Samsung Display Co., Ltd. | Organic light emitting diode display device and method of fabricating the same |
| US9035311B2 (en) | 2009-03-03 | 2015-05-19 | Samsung Display Co., Ltd. | Organic light emitting diode display device and method of fabricating the same |
| US8546248B2 (en) | 2009-03-05 | 2013-10-01 | Samsung Display Co., Ltd. | Method of forming polycrystalline silicon layer and atomic layer deposition apparatus used for the same |
| JP2010232635A (ja) * | 2009-03-27 | 2010-10-14 | Samsung Mobile Display Co Ltd | 薄膜トランジスタ及びその製造方法、並びにそれを含む有機電界発光表示装置 |
| US9117798B2 (en) | 2009-03-27 | 2015-08-25 | Samsung Display Co., Ltd. | Thin film transistor, method of fabricating the same and organic light emitting diode display device including the same |
| US8890165B2 (en) | 2009-11-13 | 2014-11-18 | Samsung Display Co., Ltd. | Method of forming polycrystalline silicon layer, thin film transistor, organic light emitting diode display device having the same, and methods of fabricating the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2735041B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0923010A (ja) | 半導体素子及びその製造方法 | |
| US7413954B2 (en) | Insulated gate semiconductor device and manufacturing method of the same | |
| US4948744A (en) | Process of fabricating a MISFET | |
| JPS6333868A (ja) | Ｍｉｓ型電界効果トランジスタの製造方法 | |
| JPS63257231A (ja) | 半導体装置の製造方法 | |
| JPS6251216A (ja) | 半導体装置の製造方法 | |
| JPH0758785B2 (ja) | 縦型電界効果トランジスタの製造方法 | |
| JPS6014471A (ja) | 半導体装置の製造方法 | |
| JPH01181566A (ja) | 絶縁ゲート電界効果トランジスタおよびその製造方法 | |
| KR950007396B1 (ko) | 수직모스 트랜지스터 제조방법 | |
| KR100305205B1 (ko) | 반도체소자의제조방법 | |
| JP3144509B2 (ja) | 半導体装置の製造方法 | |
| JPS6154661A (ja) | 半導体装置の製造方法 | |
| JP3848782B2 (ja) | 半導体装置の製造方法 | |
| US20030216005A1 (en) | Method for forming transistor of semiconductor device | |
| JPS6039868A (ja) | 半導体装置の製造方法 | |
| KR0135670B1 (ko) | 반도체 소자의 제조방법 | |
| KR940004266B1 (ko) | 씨모스 제조방법 | |
| JPS6395664A (ja) | 半導体装置の製造方法 | |
| JPS62147776A (ja) | 半導体装置の製造方法 | |
| JPH0555585A (ja) | 絶縁ゲート形電界効果トランジスタの製造方法 | |
| JPH01191478A (ja) | 半導体装置の製造方法 | |
| JPS60119781A (ja) | 半導体装置の製造方法 | |
| JPH06275839A (ja) | 縦型半導体素子の製造方法 |