JPS63313222A - キ−入力装置 - Google Patents
キ−入力装置Info
- Publication number
- JPS63313222A JPS63313222A JP62150493A JP15049387A JPS63313222A JP S63313222 A JPS63313222 A JP S63313222A JP 62150493 A JP62150493 A JP 62150493A JP 15049387 A JP15049387 A JP 15049387A JP S63313222 A JPS63313222 A JP S63313222A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- key
- state
- timer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000007704 transition Effects 0.000 claims description 31
- 244000145845 chattering Species 0.000 abstract description 13
- 230000007257 malfunction Effects 0.000 abstract description 4
- 230000000994 depressogenic effect Effects 0.000 abstract 2
- 238000000034 method Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 230000002265 prevention Effects 0.000 description 7
- 238000005070 sampling Methods 0.000 description 4
- 102100040862 Dual specificity protein kinase CLK1 Human genes 0.000 description 3
- 101000749294 Homo sapiens Dual specificity protein kinase CLK1 Proteins 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 3
- 102100040844 Dual specificity protein kinase CLK2 Human genes 0.000 description 1
- 101000749291 Homo sapiens Dual specificity protein kinase CLK2 Proteins 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M11/00—Coding in connection with keyboards or like devices, i.e. coding of the position of operated keys
- H03M11/20—Dynamic coding, i.e. by key scanning
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Input From Keyboards Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、キー入力装置に関し、特にメカニカル・キー
より発生するチャタリングやデバウンスを含んだキー入
力信号より正しいワン・キー入力が入った時のみ、キー
入力信号を有効とするキー入力装置に関する。
より発生するチャタリングやデバウンスを含んだキー入
力信号より正しいワン・キー入力が入った時のみ、キー
入力信号を有効とするキー入力装置に関する。
第４図はこの種のキー入力装置の従来例のブロック図で
ある。このキー入力装置は、入力端りにキー信号を入力
し、入力した１−一信号をクロックＧＣＫに入力する丈
ンブリングク［コックでラッチするＤ形フリップ７０ツ
ブ５１と、Ｄ形フリップ７０ツブ５１の出力ＩＱの非反
転出力を入力端りに入力し、入力した非反転出力をクロ
ック端ＧＫに入力するサンプリングクロックでラッチす
るＤ形フリップ７０ツブ５２と、Ｄ形フリップフロップ
５１の出力端◇の反転出力とＤ形フリップ７０ツブ５２
の出力端Ｑの非反転出力とのノアをとり、出力信号を出
力するノア回路５３とから構成されている。
ある。このキー入力装置は、入力端りにキー信号を入力
し、入力した１−一信号をクロックＧＣＫに入力する丈
ンブリングク［コックでラッチするＤ形フリップ７０ツ
ブ５１と、Ｄ形フリップ７０ツブ５１の出力ＩＱの非反
転出力を入力端りに入力し、入力した非反転出力をクロ
ック端ＧＫに入力するサンプリングクロックでラッチす
るＤ形フリップ７０ツブ５２と、Ｄ形フリップフロップ
５１の出力端◇の反転出力とＤ形フリップ７０ツブ５２
の出力端Ｑの非反転出力とのノアをとり、出力信号を出
力するノア回路５３とから構成されている。
第５′ｖＡはこの従来例の動作を示すタイミングチャー
トである。時刻ｔ１のサンプリングクロックの立上りで
Ｄ形フリ“ツブフロップ５１がキー信号をラッチし、時
刻ｔ２のサンプリングクロックの立上りでＤ形フリップ
７０ツブ５２がＤ形フリップ７０ツブ５１の出力＄Ｑの
出力をラッチし、Ｄ形フリップ７０ツブ５１の出力端◇
の出力と、Ｄ形フリップフロップ５２の出力ＥＱの出力
とのノアをノア回路５３がとり、結果として、時刻ｔ１
からｔ２までのパルス幅をもつ出力信号が出力される。
トである。時刻ｔ１のサンプリングクロックの立上りで
Ｄ形フリ“ツブフロップ５１がキー信号をラッチし、時
刻ｔ２のサンプリングクロックの立上りでＤ形フリップ
７０ツブ５２がＤ形フリップ７０ツブ５１の出力＄Ｑの
出力をラッチし、Ｄ形フリップ７０ツブ５１の出力端◇
の出力と、Ｄ形フリップフロップ５２の出力ＥＱの出力
とのノアをノア回路５３がとり、結果として、時刻ｔ１
からｔ２までのパルス幅をもつ出力信号が出力される。
上述した従来のキー入力装置は、キー入力信号に乗って
くるチャタリングやデバ・ンンスがサンプリングクロッ
クより長い場合、チャタリングによって１度押しのもの
が２度押しやそれ以上のキー入力となって出力されてし
まい誤動作につながるという欠点があり、また、キーの
チャタリングは、リンプリングクロックよりも必ず短く
なければならないという［ａがつく欠点がある。
くるチャタリングやデバ・ンンスがサンプリングクロッ
クより長い場合、チャタリングによって１度押しのもの
が２度押しやそれ以上のキー入力となって出力されてし
まい誤動作につながるという欠点があり、また、キーの
チャタリングは、リンプリングクロックよりも必ず短く
なければならないという［ａがつく欠点がある。
本発明のキー入力装置は、
キーボードと、
キーボードからのキー信号を入力して、キー信号をデコ
ードして出力するとともに、キーが１個だけ押されたと
きは単独押しキー信号をアクティブに、２個以上押され
たときは多重押しキー信号をアクティブにするキー入力
デコード回路と、キー入力デコード回路の出力とキー入
力有効出力信号とを入力し、キー入力有効出力信号がア
クティブになったとぎ、入力したキー入力デコード回路
の出力をラッチするデコード出力回路と、タイマスター
ト信号がインアクティブのときはクリアされ、アクティ
ブになると、単独押しキー信号とキー入力有効比ツノ信
号との排他的論理和の結果を入力し、入力した結果を所
定時間後、タイマアウト信号として出力するタイマと、
単独押しキー信号と多重押しキー信号とタイマアウト信
号を入力し、電源投入時には第１の出力状態になり、第
１の出力状態のときに単独押しキー信号がアクティブに
なると第２の出力状態に遷移し、タイマがスタートして
タイマアウト信号がアクティブにされる前に単独押しキ
ー信号がインアクティブになるとタイマがスタートする
前の第２の出力状態になった後に第１の出力状態にもど
り、タイマアウト信号がアクティブになるまで単独押し
４−信号がアクティブであると第３の出力状態になり、
第３の出力状態になった侵、単独押しキー信号がインア
クティブになると第４の出力状態に遷移し、第４の出力
状態になった後、タイマアラ［・信号がアクティブにな
る前に単独押しキー信号がアクティブになると、第３の
状態にもどるが、多重押しキー信号に対しては遷移せず
、タイマアウト信号を入力した後、単独押しキー信号お
よび多重押しキー信号がインアクティブな無押しである
と第１の出力状態に遷移し、単独押しキー信号がインア
クティブで多重押しキー信号がアクティブであると第５
の出力状態に遷移し、第５の出力状態において、単独押
しキー信号と多重押しキー信号がともにインアクティブ
になるまでは第５の出力状態を保ち、インアクティブに
なると第１の出力状態に遷移する状態変数回路と、状態
変数回路が第１の出力状態のとぎはキー入力有効出力信
号とタイマスタート信号をインアクティブにし、第２の
出力状態のときはキー入力有効出力信号をインアクティ
ブに、タイマスタート信号をアクティブにし、第３の出
クツ状態のとぎはキー入力有効出力信号をアクティブに
タイマスタート信号をインアクティブにし、第４の出力
状態のどきはキー入力有効出力信号とタイマスタート信
号とをアクティブにし、第５の出力状態のときはキー入
力有効出力信号とタイマスタート信号とをインアクティ
ブにする出力変数回路とを有する。
ードして出力するとともに、キーが１個だけ押されたと
きは単独押しキー信号をアクティブに、２個以上押され
たときは多重押しキー信号をアクティブにするキー入力
デコード回路と、キー入力デコード回路の出力とキー入
力有効出力信号とを入力し、キー入力有効出力信号がア
クティブになったとぎ、入力したキー入力デコード回路
の出力をラッチするデコード出力回路と、タイマスター
ト信号がインアクティブのときはクリアされ、アクティ
ブになると、単独押しキー信号とキー入力有効比ツノ信
号との排他的論理和の結果を入力し、入力した結果を所
定時間後、タイマアウト信号として出力するタイマと、
単独押しキー信号と多重押しキー信号とタイマアウト信
号を入力し、電源投入時には第１の出力状態になり、第
１の出力状態のときに単独押しキー信号がアクティブに
なると第２の出力状態に遷移し、タイマがスタートして
タイマアウト信号がアクティブにされる前に単独押しキ
ー信号がインアクティブになるとタイマがスタートする
前の第２の出力状態になった後に第１の出力状態にもど
り、タイマアウト信号がアクティブになるまで単独押し
４−信号がアクティブであると第３の出力状態になり、
第３の出力状態になった侵、単独押しキー信号がインア
クティブになると第４の出力状態に遷移し、第４の出力
状態になった後、タイマアラ［・信号がアクティブにな
る前に単独押しキー信号がアクティブになると、第３の
状態にもどるが、多重押しキー信号に対しては遷移せず
、タイマアウト信号を入力した後、単独押しキー信号お
よび多重押しキー信号がインアクティブな無押しである
と第１の出力状態に遷移し、単独押しキー信号がインア
クティブで多重押しキー信号がアクティブであると第５
の出力状態に遷移し、第５の出力状態において、単独押
しキー信号と多重押しキー信号がともにインアクティブ
になるまでは第５の出力状態を保ち、インアクティブに
なると第１の出力状態に遷移する状態変数回路と、状態
変数回路が第１の出力状態のとぎはキー入力有効出力信
号とタイマスタート信号をインアクティブにし、第２の
出力状態のときはキー入力有効出力信号をインアクティ
ブに、タイマスタート信号をアクティブにし、第３の出
クツ状態のとぎはキー入力有効出力信号をアクティブに
タイマスタート信号をインアクティブにし、第４の出力
状態のどきはキー入力有効出力信号とタイマスタート信
号とをアクティブにし、第５の出力状態のときはキー入
力有効出力信号とタイマスタート信号とをインアクティ
ブにする出力変数回路とを有する。
このように、キー信号入力時には、単独押しキー信号が
アクティブになった後タイマアラ１〜信号が出力される
まで継続してアクティブであった時にの・み、状態変数
回路は第３の出力状態となり、キー信号を有効としてデ
コード出力回路にラッチさせるのでキー信号入力時のチ
ャタリングや多重押し等を阻止でき、状態変数回路が第
３の出力状態の後は、第４の出力状態または第４の出力
状態を経た後筒５の出力状態となり単独押しキー信号、
多重押しキー信号がともにインアクティブになった後筒
１の出力状態にもどるのでキー信号オフ時のチャタリン
グや多重押し等を時間監視することになり、；こ動作を
阻止できる。 。
アクティブになった後タイマアラ１〜信号が出力される
まで継続してアクティブであった時にの・み、状態変数
回路は第３の出力状態となり、キー信号を有効としてデ
コード出力回路にラッチさせるのでキー信号入力時のチ
ャタリングや多重押し等を阻止でき、状態変数回路が第
３の出力状態の後は、第４の出力状態または第４の出力
状態を経た後筒５の出力状態となり単独押しキー信号、
多重押しキー信号がともにインアクティブになった後筒
１の出力状態にもどるのでキー信号オフ時のチャタリン
グや多重押し等を時間監視することになり、；こ動作を
阻止できる。 。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明のキー入力装置の一実施例を示す構成図
、第２図（ａ） 、 （ｂ）はそれぞれ第１図の回路記
号を説明する図とチャタリング防止回路４０の入出力信
号の関係を示すブロック図である。
、第２図（ａ） 、 （ｂ）はそれぞれ第１図の回路記
号を説明する図とチャタリング防止回路４０の入出力信
号の関係を示すブロック図である。
本実施例は、キーボード１０と、キーボード１０から喜
−信号を入力し、入力したキー信号をデコードして出力
するとともに、キーボード１０のキーが１つ押されたと
きは単独押しキー信号×１を、４−−ボード１０のキー
が２つ以上同時に押されたとぎは多重押しキー信号ｘ２
をアクティブにするキー入力デコード回路２０と、キー
入力デコード回路２０の出力とキー入力有効出力信号ｙ
１とを入力し、キー入力有効出力信号ｙ１がアクティブ
なときキー入力デコード回路２０の出力をラッチしてｉ
Ｃ内部回路（不図示）に出力するデコード出力回路３０
と、単独押しキー信号×１と多重押しキー信号×２とを
入ノｊし、キー入力デコード回路２０が入力したキー信
号が有効かどうか判断し、有効なときにキー入力有効出
力信号ｙ１をアクティブにするチャタリング防止回路４
０とから構成されている。
−信号を入力し、入力したキー信号をデコードして出力
するとともに、キーボード１０のキーが１つ押されたと
きは単独押しキー信号×１を、４−−ボード１０のキー
が２つ以上同時に押されたとぎは多重押しキー信号ｘ２
をアクティブにするキー入力デコード回路２０と、キー
入力デコード回路２０の出力とキー入力有効出力信号ｙ
１とを入力し、キー入力有効出力信号ｙ１がアクティブ
なときキー入力デコード回路２０の出力をラッチしてｉ
Ｃ内部回路（不図示）に出力するデコード出力回路３０
と、単独押しキー信号×１と多重押しキー信号×２とを
入ノｊし、キー入力デコード回路２０が入力したキー信
号が有効かどうか判断し、有効なときにキー入力有効出
力信号ｙ１をアクティブにするチャタリング防止回路４
０とから構成されている。
チャタリング防止回路４０は、トグル形フリップフ［ｌ
ツブ回路４３を有する状態変数回路４１と、タイマ４２
と、出力変数回路４４よりなっており、ランド回路Ｎ１
〜Ｎ８は、第２図（ａ）に示すように接続点に接続され
たデータラインのデータＤｏ。
ツブ回路４３を有する状態変数回路４１と、タイマ４２
と、出力変数回路４４よりなっており、ランド回路Ｎ１
〜Ｎ８は、第２図（ａ）に示すように接続点に接続され
たデータラインのデータＤｏ。
Ｄ２．Ｄ３．Ｄ５が全て論理レベル１（以降゛１”と記
す）のとき出力Ｅを論理レベルＯ（以降“０”と記す）
とするナンド回路として動作する。つまり、［＝Ｄｏ−
Ｔ５１・Ｄ２・Ｄ３・ｂ４・Ｄ５となる。タイマ４２は
、クロック端ＧＫにそれぞれクロック信号ＣＬＫ１を入
力し、リセット端Ｒにインバータを介してタイマスター
ト信号ｙ２を入力する縦列接続されたＤ形フリップ７０
ツブＤ Ｆｎ 、 Ｄ Ｆ１２ 、〜． Ｄ Ｆ＋ｍを
有し、単独押しキｆｉ４ Ｑ Ｘ １とキー入力有効出
力信号ｙ１との排他的論理和をＤ形フリップフロップＤ
Ｆｎの入力端りに入力し、Ｄ形フリップ７０ツブＤＦ１
ｍの出力端Ｑの出力をタイマアウト信号×３として出力
する。したがって、タイマ４２がタイマスタート信号ｙ
２でスタートした後タイマアウト信号ｘ３を出力するま
でのタイマ時間Ｔｍはｍ×クロック信号ＣＬＫ１の１周
期である。状態変数回路４１は単独押しキー信号Ｘ１．
多重二１−信号ｘ２．タイマアウト信号×３を入力し、
内蔵するトグル形フリップ７０ツブ回路４３にトグル信
号Ｔ１．Ｔ２ 。
す）のとき出力Ｅを論理レベルＯ（以降“０”と記す）
とするナンド回路として動作する。つまり、［＝Ｄｏ−
Ｔ５１・Ｄ２・Ｄ３・ｂ４・Ｄ５となる。タイマ４２は
、クロック端ＧＫにそれぞれクロック信号ＣＬＫ１を入
力し、リセット端Ｒにインバータを介してタイマスター
ト信号ｙ２を入力する縦列接続されたＤ形フリップ７０
ツブＤ Ｆｎ 、 Ｄ Ｆ１２ 、〜． Ｄ Ｆ＋ｍを
有し、単独押しキｆｉ４ Ｑ Ｘ １とキー入力有効出
力信号ｙ１との排他的論理和をＤ形フリップフロップＤ
Ｆｎの入力端りに入力し、Ｄ形フリップ７０ツブＤＦ１
ｍの出力端Ｑの出力をタイマアウト信号×３として出力
する。したがって、タイマ４２がタイマスタート信号ｙ
２でスタートした後タイマアウト信号ｘ３を出力するま
でのタイマ時間Ｔｍはｍ×クロック信号ＣＬＫ１の１周
期である。状態変数回路４１は単独押しキー信号Ｘ１．
多重二１−信号ｘ２．タイマアウト信号×３を入力し、
内蔵するトグル形フリップ７０ツブ回路４３にトグル信
号Ｔ１．Ｔ２ 。
Ｔ３を出力し、トグル形フリップ７０ツブ回路４３を介
して出力ａ１．ａｔ 、ａ２．ａ２．ａｓ。
して出力ａ１．ａｔ 、ａ２．ａ２．ａｓ。
５３を第５表（後述）に示すように出力する。出力変数
回路４４は、状態変数回路４１の出力ａｔｅａ１．ａ２
．ａ２＊ ａｓ、ａｓを入力し、第６表（後述）に示す
ように、キー入力有効出力信号ｙ１．タイマスタート信
号ｙ２を出力する。
回路４４は、状態変数回路４１の出力ａｔｅａ１．ａ２
．ａ２＊ ａｓ、ａｓを入力し、第６表（後述）に示す
ように、キー入力有効出力信号ｙ１．タイマスタート信
号ｙ２を出力する。
第１表
第２表
第６表
次に、本実施例の動作について説明する。
まず、第３図（ａ） 、 （ｂ）はチャタリング防止回
路４０の動作を示すそれぞれフローヂャート、状態遷移
図である。第１．第２．第３．第４表は各位＠Ｘ１．Ｘ
２ 、Ｘ３．Ｖｌ、 ｙ２を説明するものである。また
、第５表は第３図（ｂ）の状態遷移を示すものであり、
第６表はブヤタリング防止回路４０の出力の状態に対応
する信号Ｖ＋ 、Ｖ２の論理レベルを示すものである。
路４０の動作を示すそれぞれフローヂャート、状態遷移
図である。第１．第２．第３．第４表は各位＠Ｘ１．Ｘ
２ 、Ｘ３．Ｖｌ、 ｙ２を説明するものである。また
、第５表は第３図（ｂ）の状態遷移を示すものであり、
第６表はブヤタリング防止回路４０の出力の状態に対応
する信号Ｖ＋ 、Ｖ２の論理レベルを示すものである。
第５表で“−″印゛はドントケアの意味である。
チャタリング防止回路４０はパワーがオンされると、タ
イマスタート信号ｙ２が°“Ｏ″なのでＤ形フリップ７
０ツブＤ Ｆｎ 、 Ｄ Ｆ１２ 、〜． Ｄ Ｆｔｍ
を全てリセットし、タイマアウト信号×３を“０″とし
、リセット信号ＲＥＳでトグル形フリップ７０ツブ回路
４３のＤ形フリップ７０ツブＤ Ｆ２１ 。
イマスタート信号ｙ２が°“Ｏ″なのでＤ形フリップ７
０ツブＤ Ｆｎ 、 Ｄ Ｆ１２ 、〜． Ｄ Ｆｔｍ
を全てリセットし、タイマアウト信号×３を“０″とし
、リセット信号ＲＥＳでトグル形フリップ７０ツブ回路
４３のＤ形フリップ７０ツブＤ Ｆ２１ 。
ＤＦ２２．ＤＦ２３をリセットし出力ａｔ、ａ２゜ａ３
を°°０″とし初期の状態Ｓｏとなる（第５表遷移過程
ＴＲ８ｏ ）。
を°°０″とし初期の状態Ｓｏとなる（第５表遷移過程
ＴＲ８ｏ ）。
いずれか１つのキーが押されると、単独押しキー信号ｘ
１が“１”となり、×１・５１・５２・ｉ３が“１”と
なるのでナンド回路Ｎ＋ 、Ｎ２ 。
１が“１”となり、×１・５１・５２・ｉ３が“１”と
なるのでナンド回路Ｎ＋ 、Ｎ２ 。
〜、Ｎａのうちナンド回路Ｎ１の出力が“０”となる。
ナンド回路Ｎ１の出力が０”となると、ナンド回路Ｎｎ
、 Ｎ１２ 、 Ｎ１３のうちナンド回路Ｎ＋３の出
力が１″となりトグル形フリップ７０ツブ回路４３の入
力Ｔ１．Ｔ２ 、Ｔ３は“０”。
、 Ｎ１２ 、 Ｎ１３のうちナンド回路Ｎ＋３の出
力が１″となりトグル形フリップ７０ツブ回路４３の入
力Ｔ１．Ｔ２ 、Ｔ３は“０”。
“ＩＱＩＺｕｌ”となり、クロック信号ＣＬＫ２に従っ
て出力ａｔ 、ａ２ 、ａ３を“０．０．０”から“Ｏ
，０，１″に変え、状態Ｓ１に遷移する（遷移過程ＴＲ
８＋ ）。
て出力ａｔ 、ａ２ 、ａ３を“０．０．０”から“Ｏ
，０，１″に変え、状態Ｓ１に遷移する（遷移過程ＴＲ
８＋ ）。
状ｆｌｌｓ１になった後、タイマアウト信号×３が“′
１′′になる前に単独押しキー信号×１が“０”になる
と状態Ｓｏにもどる０コ移過稈ＴＲ８２）。
１′′になる前に単独押しキー信号×１が“０”になる
と状態Ｓｏにもどる０コ移過稈ＴＲ８２）。
状態Ｓ１に遷移した侵、単独押しキー信号ｘ１が°Ｏ′
′にならなければ、出力変数回路４４は、状態変数回路
４１の出力ａ１．δｔ、ａ２．ａ２゜ａ３．ａ３のうち
５１ ・５２・ａ３が１″なのでナンド回路Ｎ１４．Ｎ
１５．Ｎ１６のうちナンド回路Ｎ＋ａの出力が“０″と
なるためナンド回路Ｎ９の出力であるタイマスタートイ
５号ｙ２を“１”とする。タイマスタート信号ｙ２が１
”となると、タイマ４２のＤ形フリップ７０ツブＤＦ１
１゜Ｄ Ｆ ＋２、〜．ＯＦ１ｍの各リセット端子はタ
イマスタート信号Ｖｚを入力したインバータにより“０
″を入力するので、リセットを解除される。キー入力有
効出力信号ｙ１は“０”であるので×１Φｙ１は′１″
となり、この“１″をタイマ４２のＤ形フリップ７０ツ
ブＤＦｎは入力端りに入力し、順次後続のＤ形フリップ
７０ツブＤＦ１２．ＤＦ１３゜〜、ＤＦ１ｍにクロック
信号ＣＬＫ１に同期してシフトし、タイマ時間ｔｌｓが
経過すればタイマアウト信号×３をＤ形フリップ７０ツ
ブＤＦ１ｍの出力端Ｑから出力する。状態Ｓ１は、タイ
マ４２がタイマアウト信号×３を出力するまでは状態Ｓ
１にとどまり（？５移過稈ＴＲ３３） 、タイマ４２が
タイマアウト信号×３を出力すると、状態Ｓ２に遷移す
る（遷移過程ＴＲ３４）。状態Ｓ２になると、出力変数
回路４４はキー入力有効出力信号ｙ１、タイマスタート
信号ｙ２をそれぞれ１１！ＺＩＩＱ”にする。キー入力
有効出力信号ｙ１が１″になるのでデコード出力回路３
０はキー入力デコード回路２０の出力をラッチしＩＣ内
部回路に出力する。単独押しキー信＠×１が“１″であ
るかぎり×１・５１・ａ２・５３が“１”になる場合は
設定されていないのでナンド回路Ｎ１．Ｎ２．〜。
′にならなければ、出力変数回路４４は、状態変数回路
４１の出力ａ１．δｔ、ａ２．ａ２゜ａ３．ａ３のうち
５１ ・５２・ａ３が１″なのでナンド回路Ｎ１４．Ｎ
１５．Ｎ１６のうちナンド回路Ｎ＋ａの出力が“０″と
なるためナンド回路Ｎ９の出力であるタイマスタートイ
５号ｙ２を“１”とする。タイマスタート信号ｙ２が１
”となると、タイマ４２のＤ形フリップ７０ツブＤＦ１
１゜Ｄ Ｆ ＋２、〜．ＯＦ１ｍの各リセット端子はタ
イマスタート信号Ｖｚを入力したインバータにより“０
″を入力するので、リセットを解除される。キー入力有
効出力信号ｙ１は“０”であるので×１Φｙ１は′１″
となり、この“１″をタイマ４２のＤ形フリップ７０ツ
ブＤＦｎは入力端りに入力し、順次後続のＤ形フリップ
７０ツブＤＦ１２．ＤＦ１３゜〜、ＤＦ１ｍにクロック
信号ＣＬＫ１に同期してシフトし、タイマ時間ｔｌｓが
経過すればタイマアウト信号×３をＤ形フリップ７０ツ
ブＤＦ１ｍの出力端Ｑから出力する。状態Ｓ１は、タイ
マ４２がタイマアウト信号×３を出力するまでは状態Ｓ
１にとどまり（？５移過稈ＴＲ３３） 、タイマ４２が
タイマアウト信号×３を出力すると、状態Ｓ２に遷移す
る（遷移過程ＴＲ３４）。状態Ｓ２になると、出力変数
回路４４はキー入力有効出力信号ｙ１、タイマスタート
信号ｙ２をそれぞれ１１！ＺＩＩＱ”にする。キー入力
有効出力信号ｙ１が１″になるのでデコード出力回路３
０はキー入力デコード回路２０の出力をラッチしＩＣ内
部回路に出力する。単独押しキー信＠×１が“１″であ
るかぎり×１・５１・ａ２・５３が“１”になる場合は
設定されていないのでナンド回路Ｎ１．Ｎ２．〜。
Ｎ８の出力は全て“１”となり、ナンド回路Ｎ１１゜Ｎ
１２．Ｎ１３の出力であるトグル形フリップ７０ツブ回
路４３の入力はＴ１．＋２．＋３は全て“０′となるの
で状！ｆｆｌ５２は変化しない（遷移過程ＴＲ３５）。
１２．Ｎ１３の出力であるトグル形フリップ７０ツブ回
路４３の入力はＴ１．＋２．＋３は全て“０′となるの
で状！ｆｆｌ５２は変化しない（遷移過程ＴＲ３５）。
状態Ｓ２のときに、単独押しキー信号Ｘ１が“Ｏ”にな
ると、又１ ・５１ ・ａ２・百３が“１”となるので
ナンド回路Ｎ３の出力は“０′′となり、ナンド回路Ｎ
＋３により入力Ｔ３が“１”となる。入力Ｔ３が“１”
となるとこの“１”はクロック信号ＣＬＫａに同期して
Ｄ形フリツプフ［１ツブＤＦ２３に読込まれるので出力
ａｔ、ａ２゜ａ３はそれぞれＱ １１ 、 １４４″、
１”となり、状Ｍ Ｓ ３になる（遷移過程ＴＲ８ａ
）。以後回路動作の詳細については上記の説明から第１
図と第５．６表より容易に理解できるので省略する。
ると、又１ ・５１ ・ａ２・百３が“１”となるので
ナンド回路Ｎ３の出力は“０′′となり、ナンド回路Ｎ
＋３により入力Ｔ３が“１”となる。入力Ｔ３が“１”
となるとこの“１”はクロック信号ＣＬＫａに同期して
Ｄ形フリツプフ［１ツブＤＦ２３に読込まれるので出力
ａｔ、ａ２゜ａ３はそれぞれＱ １１ 、 １４４″、
１”となり、状Ｍ Ｓ ３になる（遷移過程ＴＲ８ａ
）。以後回路動作の詳細については上記の説明から第１
図と第５．６表より容易に理解できるので省略する。
状態Ｓ３になると、出力変数回路４４はキー入力有効出
力信号ｙ１を状態Ｓ２に引続いて“１”に保持し、かつ
タイマスタート信号ｙ２を１”にする。タイマ４２はタ
イマ時間ｔｍｓ後にタイマアウト信号Ｘ３を１″とする
が、それまではタイマ４２はリセットされているので、
入力Ｔ１゜＋２ 、＋３はそれぞれｌ Ｑ Ｉ＋、“０
′” １１ Ｑ Ｎになり、状態Ｓ３はそのままとなっ
ている（遷移過程ＴＲ８７）。遷赫過程ＴＲ３７におい
て多重押しキー信号ｘ２が“１”になっても状Ｍ Ｓ
３は変化せず（遷移過程ＴＲ８ａ ） 、タイマアウト
信号×３が“１”になってからのみ変化する。タイマア
ウト信号ｘ３が“１”になり、多重押しキー信号×２が
“０”であれば、状態Ｓｏとなり（遷移状態ＴＲ３１ｏ
）、”１”であれば状態Ｓ４となりキー入力有効出力信
号ｙ１．タイマスタート信号ｙ２を“０パとする（遷移
状態ＴＲ３＋＋）。つまり、もし多重押しキー信号×２
が“１″になってもタイマ時間ｔ＋ｓ以下であればノイ
ズと判断し、タイマ時間ｔｌｓ以上であればキー信号ｘ
１を無効とする。
力信号ｙ１を状態Ｓ２に引続いて“１”に保持し、かつ
タイマスタート信号ｙ２を１”にする。タイマ４２はタ
イマ時間ｔｍｓ後にタイマアウト信号Ｘ３を１″とする
が、それまではタイマ４２はリセットされているので、
入力Ｔ１゜＋２ 、＋３はそれぞれｌ Ｑ Ｉ＋、“０
′” １１ Ｑ Ｎになり、状態Ｓ３はそのままとなっ
ている（遷移過程ＴＲ８７）。遷赫過程ＴＲ３７におい
て多重押しキー信号ｘ２が“１”になっても状Ｍ Ｓ
３は変化せず（遷移過程ＴＲ８ａ ） 、タイマアウト
信号×３が“１”になってからのみ変化する。タイマア
ウト信号ｘ３が“１”になり、多重押しキー信号×２が
“０”であれば、状態Ｓｏとなり（遷移状態ＴＲ３１ｏ
）、”１”であれば状態Ｓ４となりキー入力有効出力信
号ｙ１．タイマスタート信号ｙ２を“０パとする（遷移
状態ＴＲ３＋＋）。つまり、もし多重押しキー信号×２
が“１″になってもタイマ時間ｔ＋ｓ以下であればノイ
ズと判断し、タイマ時間ｔｌｓ以上であればキー信号ｘ
１を無効とする。
状態Ｓ３のときでタイマアウト信号×３が出力される前
に単独押しキー信Ｆ’、、ｘ１が“−１”になると、入
力Ｔ１．’Ｔ２ 、＋３がそれぞれ“Ｏ”。
に単独押しキー信Ｆ’、、ｘ１が“−１”になると、入
力Ｔ１．’Ｔ２ 、＋３がそれぞれ“Ｏ”。
“０”、１”となり、状態Ｓ３は状態Ｓ２になり、タイ
マスタート信号ｙ２を０”にする（遷移状態ＴＲ３９）
。つまり状態Ｓ３でヂｔ・タリング発生時は、状態Ｓ２
にもどる。状態Ｓ４は、単独押しキー信号ｘ１．多重押
しキー信号×２がともに“０”となるまで状態Ｓ４にと
どまり（遷移状態ＴＲ３ｔｚ、ＴＲ８１３） 、”Ｏ”
となったとき状態Ｓｏに遷移する（遷移状態Ｔ ＲＳ
１ａ ）。
マスタート信号ｙ２を０”にする（遷移状態ＴＲ３９）
。つまり状態Ｓ３でヂｔ・タリング発生時は、状態Ｓ２
にもどる。状態Ｓ４は、単独押しキー信号ｘ１．多重押
しキー信号×２がともに“０”となるまで状態Ｓ４にと
どまり（遷移状態ＴＲ３ｔｚ、ＴＲ８１３） 、”Ｏ”
となったとき状態Ｓｏに遷移する（遷移状態Ｔ ＲＳ
１ａ ）。
以上説明したように本発明は、キー入力デコード回路が
出力する単独押しキー信号と多重押しキー信号と、タイ
マの出力するタイマアウト信号とを入力し、第１ないし
第５の出力状態になる状態変数回路と、状態変数回路の
第１ないし第５の出力状態に基づいて、出力変数回路が
キー入力有効出力信号とタイマスタート信号をアクティ
ブまたはインアクティブにすることにより、状態変数回
路が第２の出力状態から第３の出力状態に遷移したとき
だけ、キーデコード回路の出力をデコード出力回路にラ
ップさせるのでキー信号立上り時誤動作を除去でき、第
４の出力状態では、第４の出力状態になってからタイマ
時間ｔｌｓ経た後、単独押しキー信号、多重押しキー信
号がともにインアクティブになってから、第１の出力状
態、または第５の出力状ｆ＆を経゛て第１の出力状態に
もどるので、キー信号立下り時の誤動作も除去できる効
果がある。
出力する単独押しキー信号と多重押しキー信号と、タイ
マの出力するタイマアウト信号とを入力し、第１ないし
第５の出力状態になる状態変数回路と、状態変数回路の
第１ないし第５の出力状態に基づいて、出力変数回路が
キー入力有効出力信号とタイマスタート信号をアクティ
ブまたはインアクティブにすることにより、状態変数回
路が第２の出力状態から第３の出力状態に遷移したとき
だけ、キーデコード回路の出力をデコード出力回路にラ
ップさせるのでキー信号立上り時誤動作を除去でき、第
４の出力状態では、第４の出力状態になってからタイマ
時間ｔｌｓ経た後、単独押しキー信号、多重押しキー信
号がともにインアクティブになってから、第１の出力状
態、または第５の出力状ｆ＆を経゛て第１の出力状態に
もどるので、キー信号立下り時の誤動作も除去できる効
果がある。
第１図は本発明のキー入力装置の一実施例を示す構成図
、第２図（ａ） 、 （ｂ）はそれぞれ第１図の回路の
動作を示す状態遷図、第４図は従来例を示す構成図、第
Ｓ図は第４図の従来例の動作を示すタイミングチャート
である。 １０・・・キーボード、 ２０・・・キー入力デコード回路、 ３０・・・デコード出力回路、 ４０・・・チャタリング防止回路、 ４１・・・状態変数回路、 ４２・・・タイマ、 ４３・・・トグル形フリップ７０ツブ回路、４４・・・
出力変数回路。 第３ 図
、第２図（ａ） 、 （ｂ）はそれぞれ第１図の回路の
動作を示す状態遷図、第４図は従来例を示す構成図、第
Ｓ図は第４図の従来例の動作を示すタイミングチャート
である。 １０・・・キーボード、 ２０・・・キー入力デコード回路、 ３０・・・デコード出力回路、 ４０・・・チャタリング防止回路、 ４１・・・状態変数回路、 ４２・・・タイマ、 ４３・・・トグル形フリップ７０ツブ回路、４４・・・
出力変数回路。 第３ 図
Claims (1)
- 【特許請求の範囲】 キーボードと、 キーボードからのキー信号を入力して、キー信号をデコ
ードして出力するとともに、キーが１個だけ押されたと
きは単独押しキー信号をアクティブに、２個以上押され
たときは多重押しキー信号をアクティブにするキー入力
デコード回路と、キー入力デコード回路の出力とキー入
力有効出力信号とを入力し、キー入力有効出力信号がア
クティブになったとき、入力したキー入力デコード回路
の出力をラッチするデコード出力回路と、タイマスター
ト信号がインアクティブのときはクリアされ、アクティ
ブになると、単独押しキー信号とキー入力有効出力信号
との排他的論理和の結果を入力し、入力した結果を所定
時間後、タイマアウト信号として出力するタイマと、 単独押しキー信号と多重押しキー信号とタイマアウト信
号を入力し、電源投入時には第１の出力状態になり、第
１の出力状態のときに単独押しキー信号がアクティブに
なると第２の出力状態に遷移し、タイマがスタートして
タイマアウト信号がアクティブにされる前に単独押しキ
ー信号がインアクティブになるとタイマがスタートする
前の第２の出力状態になった後に第１の出力状態にもど
り、タイマアウト信号がアクティブになるまで単独押し
キー信号がアクティブであると第３の出力状態になり、
第３の出力状態になった後、単独押しキー信号がインア
クティブになると第４の出力状態に遷移し、第４の出力
状態になった後、タイマアウト信号がアクティブになる
前に単独押しキー信号がアクティブになると、第３の状
態にもどるが、多重押しキー信号に対しては遷移せず、
タイマアウト信号を入力した後、単独押しキー信号およ
び多重押しキー信号がインアクティブな無押しであると
第１の出力状態に遷移し、単独押しキー信号がインアク
ティブで多重押しキー信号がアクティブであると第５の
出力状態に遷移し、第５の出力状態において、単独押し
キー信号と多重押しキー信号がともにインアクティブに
なるまでは第５の出力状態を保ち、インアクティブにな
ると第１の出力状態に遷移する状態変数回路と、状態変
数回路が第１の出力状態のときはキー入力有効出力信号
とタイマスタート信号をインアクティブにし、第２の出
力状態のときはキー入力有効出力信号をインアクティブ
に、タイマスタート信号をアクティブにし、第３の出力
状態のときはキー入力有効出力信号をアクティブにタイ
マスタート信号をインアクティブにし、第４の出力状態
のときはキー入力有効出力信号とタイマスタート信号と
をアクティブにし、第５の出力状態のときはキー入力有
効出力信号とタイマスタート信号とをインアクティブに
する出力変数回路とを有するキー入力装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62150493A JPH0644212B2 (ja) | 1987-06-16 | 1987-06-16 | キ−入力装置 |
| US07/207,426 US4929944A (en) | 1987-06-16 | 1988-06-16 | Key input apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62150493A JPH0644212B2 (ja) | 1987-06-16 | 1987-06-16 | キ−入力装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63313222A true JPS63313222A (ja) | 1988-12-21 |
| JPH0644212B2 JPH0644212B2 (ja) | 1994-06-08 |
Family
ID=15498072
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62150493A Expired - Lifetime JPH0644212B2 (ja) | 1987-06-16 | 1987-06-16 | キ−入力装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4929944A (ja) |
| JP (1) | JPH0644212B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03137620A (ja) * | 1989-10-24 | 1991-06-12 | Canon Inc | 強誘電性液晶素子 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5235635A (en) * | 1990-09-27 | 1993-08-10 | Advanced Micro Devices, Inc. | Keypad monitor with keypad activity-based activation |
| US5469159A (en) * | 1991-09-09 | 1995-11-21 | Mitsumi Electric Co., Ltd. | Method capable of judging validity or invalidity of a status of switching elements in a keyboard switch device |
| JPH0769762B2 (ja) * | 1991-12-04 | 1995-07-31 | 株式会社アスキー | 同時打鍵と逐次打鍵の判定方法及びその装置 |
| JP3243365B2 (ja) * | 1994-04-19 | 2002-01-07 | シャープ株式会社 | キー入力装置 |
| GB2350223B (en) * | 1999-05-19 | 2003-08-06 | Mars Inc | Money handling interface and method |
| TWI587632B (zh) * | 2013-04-12 | 2017-06-11 | 微盟電子（昆山）有限公司 | 按鍵判斷方法及其裝置 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3753007A (en) * | 1970-11-16 | 1973-08-14 | Honeywell Inf Systems | Strobe generation system |
| JPS5251977A (en) * | 1975-10-24 | 1977-04-26 | Hitachi Ltd | Chatter time measuring system |
| JPS5251976A (en) * | 1975-10-24 | 1977-04-26 | Hitachi Ltd | Chatter time measuring system |
| DE2917560A1 (de) * | 1979-04-30 | 1980-11-13 | Agfa Gevaert Ag | Schaltungsanordnung zur erzielung definierter anfangszustaende von taktgesteuerten impulsen einer digitalschaltung |
| US4375036A (en) * | 1980-06-09 | 1983-02-22 | Honeywell Information Systems Inc. | Keyboard strobe generation system |
| JPS57196419A (en) * | 1981-05-28 | 1982-12-02 | Suwa Seikosha Kk | Input chattering preventing circuit for small portable device |
| US4392065A (en) * | 1981-06-18 | 1983-07-05 | Honeywell Inc. | Electronic circuit for eliminating chatter |
-
1987
- 1987-06-16 JP JP62150493A patent/JPH0644212B2/ja not_active Expired - Lifetime
-
1988
- 1988-06-16 US US07/207,426 patent/US4929944A/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03137620A (ja) * | 1989-10-24 | 1991-06-12 | Canon Inc | 強誘電性液晶素子 |
Also Published As
| Publication number | Publication date |
|---|---|
| US4929944A (en) | 1990-05-29 |
| JPH0644212B2 (ja) | 1994-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63313222A (ja) | キ−入力装置 | |
| JPH0815252B2 (ja) | フリップフロップ回路 | |
| KR100238869B1 (ko) | 버스트 모드 신호를 제공하기 위한 반도체 메모리 장치 | |
| JPH0795013A (ja) | エッジトリガ型フリップフロップ | |
| US6236240B1 (en) | Hold-time latch mechanism compatible with single-rail to dual-rail conversion | |
| JPH09167134A (ja) | データ同期システム | |
| US6301188B1 (en) | Method and apparatus for registering free flow information | |
| JPH06311127A (ja) | ディジタルデータ調停装置 | |
| US5471630A (en) | Data processor with quicker latch input timing of valid data | |
| US6239622B1 (en) | Self-timed domino circuit | |
| JPH04306013A (ja) | ラッチ回路装置 | |
| JP2984429B2 (ja) | 半導体集積回路 | |
| US20100102867A1 (en) | Sense amplifier based flip-flop | |
| KR930009799B1 (ko) | 동기화된 2단 큐의 제어회로 | |
| JPH05206791A (ja) | Ｄ型フリップフロップ | |
| JP3923672B2 (ja) | 演算器 | |
| JP2008085519A (ja) | クロック制御回路および半導体集積回路 | |
| JPH0969286A (ja) | 半導体記憶装置 | |
| KR100437833B1 (ko) | 클럭신호 스위치 회로 | |
| US20020158668A1 (en) | CMOS bus pulsing | |
| JPH05291895A (ja) | クロック選択回路 | |
| JPH04130818A (ja) | 入力回路 | |
| KR950008460B1 (ko) | 무입력상태 검출회로 | |
| JPH10290142A (ja) | 半導体集積回路のフリップフロップ回路とそのクロック制御回路 | |
| KR0159402B1 (ko) | 디지탈 데이타 전송 장치 |