JPS63310195A - プリント配線基板の製造方法 - Google Patents
プリント配線基板の製造方法Info
- Publication number
- JPS63310195A JPS63310195A JP14671587A JP14671587A JPS63310195A JP S63310195 A JPS63310195 A JP S63310195A JP 14671587 A JP14671587 A JP 14671587A JP 14671587 A JP14671587 A JP 14671587A JP S63310195 A JPS63310195 A JP S63310195A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- circuit pattern
- copper
- base material
- copper foil
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 239000000758 substrate Substances 0.000 title abstract description 6
- 238000005530 etching Methods 0.000 claims abstract description 33
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 16
- 239000011889 copper foil Substances 0.000 claims abstract description 13
- 238000000034 method Methods 0.000 claims description 16
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 239000000463 material Substances 0.000 abstract description 11
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的コ
（産業上の利用分野）
本発明は、回路パターンの位置精度の良いプリント配線
基板を製造する方法に関する。
基板を製造する方法に関する。
（従来の技術）
一般にプリント配線基板の製造において、写真法によっ
て回路パターンを形成するには、銅張積層板の導体銅箔
上に感光性のエツチングレジスト（フォトレジスト）を
設け、その上に所望の回路パターンが形成されたマスク
フィルムを重ね合せた後、上方からマスクフィルムを通
して紫外線等の光を照射し、次いで光が照射されなかっ
た部分のレジストを選択的に溶解除去した後、銀箔の露
出部分をエツチング除去する方法が採られている。
て回路パターンを形成するには、銅張積層板の導体銅箔
上に感光性のエツチングレジスト（フォトレジスト）を
設け、その上に所望の回路パターンが形成されたマスク
フィルムを重ね合せた後、上方からマスクフィルムを通
して紫外線等の光を照射し、次いで光が照射されなかっ
た部分のレジストを選択的に溶解除去した後、銀箔の露
出部分をエツチング除去する方法が採られている。
ところで近年、表面実装部品の高密度化に伴い、これら
を搭載するプリント配線基板においては、多層化や配線
パターンの微細化が著しく進み、回路パターン等のパタ
ーンの位置精度の安定化が要求されている。
を搭載するプリント配線基板においては、多層化や配線
パターンの微細化が著しく進み、回路パターン等のパタ
ーンの位置精度の安定化が要求されている。
すなわち多層プリント配線基板は、上述の如く内層回路
が形成された基板とプリプレグ並びに外層銅箔とを順に
重ね合せ、一体に加熱加圧成形することによって製造さ
れているのであるが、パターンの微細化とともにランド
径が非常に小さくなり、スルーホール用の透孔を穿設す
る際この孔がランドから外れ、このスルーホールと近接
する配線パターンとの短絡不良が生じるからである。
が形成された基板とプリプレグ並びに外層銅箔とを順に
重ね合せ、一体に加熱加圧成形することによって製造さ
れているのであるが、パターンの微細化とともにランド
径が非常に小さくなり、スルーホール用の透孔を穿設す
る際この孔がランドから外れ、このスルーホールと近接
する配線パターンとの短絡不良が生じるからである。
このため、このようなプリント配線基板の製造において
、安定した位置精度を有するパターンを形成するには、
従来から、特に寸法安定性の高い基材からなる銅張積層
板を使用するか、或いは基材の寸法変化に対応できるよ
うにスケールファクタを付したマスクフィルムを用いて
転写を行うなどの方法が採られている。
、安定した位置精度を有するパターンを形成するには、
従来から、特に寸法安定性の高い基材からなる銅張積層
板を使用するか、或いは基材の寸法変化に対応できるよ
うにスケールファクタを付したマスクフィルムを用いて
転写を行うなどの方法が採られている。
〈発明が解決しようとする問題点）
しかしながらこれらの方法のうち前者の方法においては
、使用する基材が限定されるという問題があった。また
後者の方法においても、ロット間でばらつきが生じるこ
とが多く、スケールファクタ付のマスクフィルムを使用
しても位置精度の高い回路パターンを形成することがで
きなかった。
、使用する基材が限定されるという問題があった。また
後者の方法においても、ロット間でばらつきが生じるこ
とが多く、スケールファクタ付のマスクフィルムを使用
しても位置精度の高い回路パターンを形成することがで
きなかった。
本発明はこのような問題を解決するためになされたもの
で、基材の寸法安定性の良否に左右されずに安定した位
置精度を有する回路パターンを形成し、高品質のプリン
ト配線基板を製造する方法を提供することを目的とする
。
で、基材の寸法安定性の良否に左右されずに安定した位
置精度を有する回路パターンを形成し、高品質のプリン
ト配線基板を製造する方法を提供することを目的とする
。
［発明の構成］
（問題点を解決するための手段）
本発明のプリント配線基板の製−遣方法は、銅張積層板
の所定の回路形成不要部分の銅箔をエツチングによって
除去するする第１のエツチング工程と、この後前記銅張
積層板から所望とする回路パターンをエツチングによっ
て形成する第２のエツチング工程とを具備してなるもの
である。
の所定の回路形成不要部分の銅箔をエツチングによって
除去するする第１のエツチング工程と、この後前記銅張
積層板から所望とする回路パターンをエツチングによっ
て形成する第２のエツチング工程とを具備してなるもの
である。
（作用）
一般的に、パターン形成の位置精度に影響を与える銅張
積層板の基材の寸法変化は、銀箔のエツチング工程や、
硬化、乾燥などの加熱処理工程で発生する。
積層板の基材の寸法変化は、銀箔のエツチング工程や、
硬化、乾燥などの加熱処理工程で発生する。
従って本発明の方法においては、ます銅箔の回路形成不
要部分がエツチングされ加熱処理が加えられる工程で、
基材の寸法変化や歪みが最大限に出される。そしてそれ
以上歪み等が生じなくなって初めて、所望の回路パター
ンの転写、加熱処理。
要部分がエツチングされ加熱処理が加えられる工程で、
基材の寸法変化や歪みが最大限に出される。そしてそれ
以上歪み等が生じなくなって初めて、所望の回路パター
ンの転写、加熱処理。
エツチング等の工程がなされるので、高精度の回路パタ
ーンが形成される。
ーンが形成される。
（実施例）
以下、本発明方法の実施例を図面に基づいて説明する。
この実施例においては、まず第１図に示すように、銅張
積層板１の銅箔２上に、感光性のエツチングレジスト３
を塗布した後、その上に、製品範囲外の基板周辺部のみ
がエツチングされるようなパターンを有するマスクフィ
ルム４を重ね合せ、上方からマスクフィルム４を通して
光を照射してレジストを硬化させる９次いで、光が照射
されなかった部分のエツチングレジスト３を溶解除去し
た後、基板周辺部の露出しな銅箔２部分を常法によって
エツチングする。
積層板１の銅箔２上に、感光性のエツチングレジスト３
を塗布した後、その上に、製品範囲外の基板周辺部のみ
がエツチングされるようなパターンを有するマスクフィ
ルム４を重ね合せ、上方からマスクフィルム４を通して
光を照射してレジストを硬化させる９次いで、光が照射
されなかった部分のエツチングレジスト３を溶解除去し
た後、基板周辺部の露出しな銅箔２部分を常法によって
エツチングする。
次に、はじめに塗布したエツチングレジスト３を除去し
た後、こうして得られた、周辺部に銅箔の欠切部分５を
有する銅張積層板上に、新たに感光性のエツチングレジ
スト６を塗布した後、その上に、所望の回路パターンを
有するマスクフィルム７を重ね、この回路パターンをエ
ツチングレジスト６に転写する０次いでこのパターン以
外のエツチングレジスト６を溶解除去した後、露出しな
銅１５２をエツチングし回路パターンを形成する。
た後、こうして得られた、周辺部に銅箔の欠切部分５を
有する銅張積層板上に、新たに感光性のエツチングレジ
スト６を塗布した後、その上に、所望の回路パターンを
有するマスクフィルム７を重ね、この回路パターンをエ
ツチングレジスト６に転写する０次いでこのパターン以
外のエツチングレジスト６を溶解除去した後、露出しな
銅１５２をエツチングし回路パターンを形成する。
このように構成される実施例においては、最初の基板周
辺部のエツチングによって、銅張積層板１を構成する基
材に寸法変化が加えられているので、所望する回路パタ
ーンの形成の際のエツチングおよび加熱処理工程では、
それ以上の基材の寸法変化は起こらず、回路パターンを
位置精度高く形成することができる。
辺部のエツチングによって、銅張積層板１を構成する基
材に寸法変化が加えられているので、所望する回路パタ
ーンの形成の際のエツチングおよび加熱処理工程では、
それ以上の基材の寸法変化は起こらず、回路パターンを
位置精度高く形成することができる。
また、はじめにエツチングされる銅箔２部分は基板周辺
の回路形成不要部分であるので、最終的な回路パターン
に影響を与えることはない。
の回路形成不要部分であるので、最終的な回路パターン
に影響を与えることはない。
なお、以上の実施例においては、銅箔２の回路形成不要
部分として製品範囲外となる基板周辺部を選び、この部
分をエツチングする例について記載したが、このような
例に限定されるものではない。
部分として製品範囲外となる基板周辺部を選び、この部
分をエツチングする例について記載したが、このような
例に限定されるものではない。
たとえば所望とする回路パターンよりも所定幅大きめに
銅箔２が残存するように最初のエツチングを行い、この
後所望とする回路パターンを得るようにエツチングを行
ってもよい。
銅箔２が残存するように最初のエツチングを行い、この
後所望とする回路パターンを得るようにエツチングを行
ってもよい。
［発明の効果］
以上の説明から明らかなように本発明によれば、位置精
度の高い回路パターンが形成された高品質のプリント配
線基板を製造することができる。
度の高い回路パターンが形成された高品質のプリント配
線基板を製造することができる。
そして、こうして製造されたプリント配線基板を用いる
ことによって、表面実装部品の高密度実装化ならびに自
動マウント化を実現することができる。
ことによって、表面実装部品の高密度実装化ならびに自
動マウント化を実現することができる。
第１図および第２図はそれぞれ本発明の実施例における
はじめおよび最終的な転写工程を説明するためのプリン
ト配線基板の断面図である。 １・・・・・・・・・・・・銅張積層板２・・・・・・
・・・・・・銅箔 ３．６・・・・・・エツチングレジスト４．７・・・・
・・マスクフィルム 出願人 株式会社 東芝 代理人 弁理士 須 山 佐 − ↓ ↓ ↓ ↓ ↓ ↓ ↓ ↓ 第２図
はじめおよび最終的な転写工程を説明するためのプリン
ト配線基板の断面図である。 １・・・・・・・・・・・・銅張積層板２・・・・・・
・・・・・・銅箔 ３．６・・・・・・エツチングレジスト４．７・・・・
・・マスクフィルム 出願人 株式会社 東芝 代理人 弁理士 須 山 佐 − ↓ ↓ ↓ ↓ ↓ ↓ ↓ ↓ 第２図
Claims (1)
- （１）銅張積層板の所定の回路形成不要部分の銅箔をエ
ッチングによって除去するする第１のエッチング工程と
、 この後前記銅張積層板から所望とする回路パターンをエ
ッチングによって形成する第２のエッチング工程と を具備するプリント配線基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14671587A JPS63310195A (ja) | 1987-06-12 | 1987-06-12 | プリント配線基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14671587A JPS63310195A (ja) | 1987-06-12 | 1987-06-12 | プリント配線基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63310195A true JPS63310195A (ja) | 1988-12-19 |
Family
ID=15413902
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14671587A Pending JPS63310195A (ja) | 1987-06-12 | 1987-06-12 | プリント配線基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63310195A (ja) |
-
1987
- 1987-06-12 JP JP14671587A patent/JPS63310195A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6129195A (ja) | 多層回路基板の製造方法 | |
| US6103134A (en) | Circuit board features with reduced parasitic capacitance and method therefor | |
| US6391210B2 (en) | Process for manufacturing a multi-layer circuit board | |
| JPS63310195A (ja) | プリント配線基板の製造方法 | |
| JP2943767B2 (ja) | 多層配線基板の製造方法 | |
| JP3215542B2 (ja) | 多層薄膜配線基板の製造方法 | |
| JPH1079561A (ja) | 配線基板および配線基板の形成方法 | |
| JP2002335062A (ja) | プリント配線板の製造方法 | |
| JPH06169146A (ja) | プリント基板のレジスト形成方法 | |
| JP2994295B2 (ja) | ビルドアッププリント配線板およびその製造方法 | |
| US6551697B2 (en) | Printed circuit board, method of making same, and photomask for use in the method | |
| JP2886697B2 (ja) | 可撓性回路基板の製造法 | |
| JPH0353587A (ja) | レジストパターンの形成方法 | |
| JPH03251395A (ja) | 孔明け用金型の製造方法 | |
| JP2002344120A (ja) | 可撓性回路基板及びその製造法 | |
| JP2755019B2 (ja) | 多層配線基板の製造方法 | |
| JP3005546B1 (ja) | ビルドアップ配線基板の製造方法 | |
| JPH10270826A (ja) | プリント配線板の製造方法 | |
| JPH05198919A (ja) | プリント配線板の製造方法 | |
| JPH10335786A (ja) | 高密度プリント配線基板の製造方法 | |
| JP2001284804A (ja) | プリント基板の製造方法 | |
| JPH10321993A (ja) | フレキシブルプリント配線板とその製造方法 | |
| JPH04287394A (ja) | プリント配線板の製造方法 | |
| JPS63213395A (ja) | プリント配線板上にはんだマスクパタ−ンを形成する方法 | |
| JPS5821839B2 (ja) | プリント板 |