JP2755019B2 - 多層配線基板の製造方法 - Google Patents
多層配線基板の製造方法Info
- Publication number
- JP2755019B2 JP2755019B2 JP4045126A JP4512692A JP2755019B2 JP 2755019 B2 JP2755019 B2 JP 2755019B2 JP 4045126 A JP4045126 A JP 4045126A JP 4512692 A JP4512692 A JP 4512692A JP 2755019 B2 JP2755019 B2 JP 2755019B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- thin film
- metal thin
- wiring pattern
- photoresist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【０００１】
【産業上の利用分野】本発明は多層配線基板の製造方法
に関し、特に大型のセラミック基板をベースとする多層
配線基板の製造方法にに関する。
に関し、特に大型のセラミック基板をベースとする多層
配線基板の製造方法にに関する。
【０００２】
【従来の技術】超大型コンピュータ等に使用する従来の
多層配線基板は、セラミック基板の上に導体ペーストと
絶縁ペーストとをスクリーン印刷法によって交互に印刷
して焼成するいわゆる厚膜方式が採用されてきたが、部
品実装の高密度化を図るため、フォトリソグラフ技術を
用いたいわゆる薄膜方式が用いられるようになり、更
に、信号の伝達速度を早くするため、絶縁層の誘電率を
低くすることが課題となって、絶縁膜の材料として無機
絶縁膜に代えて有機絶縁膜が用いられるようになってき
ている。有機絶縁膜の材料としては、耐熱性が高いこと
が必要なため、一般的にポリイミドが採用されている。
多層配線基板は、セラミック基板の上に導体ペーストと
絶縁ペーストとをスクリーン印刷法によって交互に印刷
して焼成するいわゆる厚膜方式が採用されてきたが、部
品実装の高密度化を図るため、フォトリソグラフ技術を
用いたいわゆる薄膜方式が用いられるようになり、更
に、信号の伝達速度を早くするため、絶縁層の誘電率を
低くすることが課題となって、絶縁膜の材料として無機
絶縁膜に代えて有機絶縁膜が用いられるようになってき
ている。有機絶縁膜の材料としては、耐熱性が高いこと
が必要なため、一般的にポリイミドが採用されている。
【０００３】更に、ここ数年の傾向として、上下の前記
導体層を接続するためのヴィアホールの形成を簡略化す
るため、フォトレジストを用いずにフォトリソグラフ技
術によってヴィアホールを形成できるように、ポリイミ
ドに感光性を持たせたいわゆる感光性ポリイミドを使用
するようになってきている。
導体層を接続するためのヴィアホールの形成を簡略化す
るため、フォトレジストを用いずにフォトリソグラフ技
術によってヴィアホールを形成できるように、ポリイミ
ドに感光性を持たせたいわゆる感光性ポリイミドを使用
するようになってきている。
【０００４】
【発明が解決しようとする課題】しかしながら、近年の
多層配線基板は、部品の実装密度を一層高密度にするた
め、基板の大きさを大型にしつゝあり、また、積層する
層の数も増大する傾向にある。このため、従来の感光性
ポリイミドでは、その熱膨張率が、セラミック基板の熱
膨張率との差違が大きすぎるため、絶縁膜としての使用
の限界に達しており、もっと熱膨張率が小さなポリイミ
ドを使用する必要がある。
多層配線基板は、部品の実装密度を一層高密度にするた
め、基板の大きさを大型にしつゝあり、また、積層する
層の数も増大する傾向にある。このため、従来の感光性
ポリイミドでは、その熱膨張率が、セラミック基板の熱
膨張率との差違が大きすぎるため、絶縁膜としての使用
の限界に達しており、もっと熱膨張率が小さなポリイミ
ドを使用する必要がある。
【０００５】しかし、熱膨張率が小さなポリイミドは、
フォトレジストを用いてヴィアホールを形成を形成しな
ければならないため、フォトリソグラフ技術を用いてヴ
ィアホールを形成できる感光性ポリイミドに比べて、製
作に手間がかかるという問題点があり、積層する層の数
が増すと、その差は一層大きくなる。また、加工上の安
定性についても問題がある。
フォトレジストを用いてヴィアホールを形成を形成しな
ければならないため、フォトリソグラフ技術を用いてヴ
ィアホールを形成できる感光性ポリイミドに比べて、製
作に手間がかかるという問題点があり、積層する層の数
が増すと、その差は一層大きくなる。また、加工上の安
定性についても問題がある。
【０００６】
【課題を解決するための手段】本発明の多層配線基板の
製造方法は、セラミック基板の上に形成した金属薄膜の
上に金または銅を析出させた導体層と感光性ポリイミド
の絶縁層とを交互に形成し、前記絶縁層にヴィアホール
を形成して上下の前記導体層を接続し、前記感光性ポリ
イミドの絶縁層をエッチングによって除去した後、熱膨
張率の低いポリイミドを注入して硬化させることによっ
て新たな絶縁層を形成することを含んでいる。
製造方法は、セラミック基板の上に形成した金属薄膜の
上に金または銅を析出させた導体層と感光性ポリイミド
の絶縁層とを交互に形成し、前記絶縁層にヴィアホール
を形成して上下の前記導体層を接続し、前記感光性ポリ
イミドの絶縁層をエッチングによって除去した後、熱膨
張率の低いポリイミドを注入して硬化させることによっ
て新たな絶縁層を形成することを含んでいる。
【０００７】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【０００８】図１および図２は、本発明の一実施例を適
用して製造した多層配線基板の一例を工程順に示した断
面図で、図１は前半の工程を示す図、図２は後半の工程
を示す図である。
用して製造した多層配線基板の一例を工程順に示した断
面図で、図１は前半の工程を示す図、図２は後半の工程
を示す図である。
【０００９】本実施例は、まず図１（ａ）に示すよう
に、セラミック基板１の上にスパッタリング法によって
チタンおよびクロムおよびパラジウムおよび銅を適宜に
組み合わせて数１０００オングストロームの厚さの金属
薄膜２を形成し、その上にフォトレジスト３を塗布して
乾燥させる。フォトレジスト３は、高解像度を得るた
め、液状のポジタイプのレジストを使用する。
に、セラミック基板１の上にスパッタリング法によって
チタンおよびクロムおよびパラジウムおよび銅を適宜に
組み合わせて数１０００オングストロームの厚さの金属
薄膜２を形成し、その上にフォトレジスト３を塗布して
乾燥させる。フォトレジスト３は、高解像度を得るた
め、液状のポジタイプのレジストを使用する。
【００１０】次に図１（ｂ）に示すように、所定のマス
ク（図示省略）を使用してフォトレジスト３に対して露
光してそれを現像することにより、金属薄膜２の配線パ
ターンに相当する部分を露出させる。
ク（図示省略）を使用してフォトレジスト３に対して露
光してそれを現像することにより、金属薄膜２の配線パ
ターンに相当する部分を露出させる。
【００１１】更に、図１（ｃ）に示すように、金属薄膜
２を電極として、電気メッキ法によって露出させた金属
薄膜２の上に金または銅を析出させることにより、導体
層４を形成する。
２を電極として、電気メッキ法によって露出させた金属
薄膜２の上に金または銅を析出させることにより、導体
層４を形成する。
【００１２】次に、図１（ｄ）に示すように、残留して
いるフォトレジストを専用の剥離液を使用して除去し、
更に、導体層４をエッチングマスクとして、フォトレジ
ストの除去によって露出した金属薄膜も除去する。エッ
チングの手段としては、イオンビームを用いたドライエ
ッチング法を用いる。このようにして、セラミック基板
１の上に所望の形状の配線パターン９が形成できる。こ
の一連の工程において、セラミック基板１の外周部に、
配線パターン９を囲む境壁５を形成しておく。
いるフォトレジストを専用の剥離液を使用して除去し、
更に、導体層４をエッチングマスクとして、フォトレジ
ストの除去によって露出した金属薄膜も除去する。エッ
チングの手段としては、イオンビームを用いたドライエ
ッチング法を用いる。このようにして、セラミック基板
１の上に所望の形状の配線パターン９が形成できる。こ
の一連の工程において、セラミック基板１の外周部に、
配線パターン９を囲む境壁５を形成しておく。
【００１３】次に、図１に（ｅ）に示すように、セラミ
ック基板１および配線パターン９および境壁５の上に、
感光性ポリイミドワニス６を塗布して乾燥する。
ック基板１および配線パターン９および境壁５の上に、
感光性ポリイミドワニス６を塗布して乾燥する。
【００１４】次に、図１（ｆ）に示すように、所定のマ
スク（図示省略）を使用して感光性ポリイミドワニス６
に対して露光してそれを現像した後、熱処理を行って上
下の導体層を接続するためのヴィアホールを有するポリ
イミド膜７の絶縁層を形成する。
スク（図示省略）を使用して感光性ポリイミドワニス６
に対して露光してそれを現像した後、熱処理を行って上
下の導体層を接続するためのヴィアホールを有するポリ
イミド膜７の絶縁層を形成する。
【００１５】この図１（ａ）〜図１（ｆ）の工程を必要
な回数だけ反復することにより、図２（ａ）に示すよう
な、セラミック基板１の上に、配線パターン９とポリイ
ミド膜７とを交互に多層に積層した基板が得られる。
な回数だけ反復することにより、図２（ａ）に示すよう
な、セラミック基板１の上に、配線パターン９とポリイ
ミド膜７とを交互に多層に積層した基板が得られる。
【００１６】次に、図２（ｂ）に示すように、ポリイミ
ド膜７をエッチングによって除去する。エッチング手段
としては、酸素ガスプラズマによるエッチング法または
エキシマレーザによるエッチング法を用いる。このよう
にしてポリイミド膜７を完全に除去しても、配線パター
ン９は、ヴィア９ａによって支えられているため、その
形状を保持している。
ド膜７をエッチングによって除去する。エッチング手段
としては、酸素ガスプラズマによるエッチング法または
エキシマレーザによるエッチング法を用いる。このよう
にしてポリイミド膜７を完全に除去しても、配線パター
ン９は、ヴィア９ａによって支えられているため、その
形状を保持している。
【００１７】次に、図２（ｃ）に示すように、ポリイミ
ド膜を除去した空間に低熱膨張率のポリイミドワニスを
注入して熱処理を行い、絶縁層８を形成する。
ド膜を除去した空間に低熱膨張率のポリイミドワニスを
注入して熱処理を行い、絶縁層８を形成する。
【００１８】
【発明の効果】以上説明したように、本発明の多層配線
基板の製造方法は、絶縁基板の上に金属薄膜の導体層と
感光性ポリイミドの絶縁層とを交互に形成して絶縁層に
ヴィアホールを形成することによって上下の導体層を接
続した後、感光性ポリイミドの絶縁層をエッチングによ
って除去してそのあとに熱膨張率の低いポリイミドを注
入して硬化させて新たな絶縁層を形成することにより、
熱膨張率が小さなポリイミドを絶縁層とする多層配線基
板を容易に製造することができるという効果がある。
基板の製造方法は、絶縁基板の上に金属薄膜の導体層と
感光性ポリイミドの絶縁層とを交互に形成して絶縁層に
ヴィアホールを形成することによって上下の導体層を接
続した後、感光性ポリイミドの絶縁層をエッチングによ
って除去してそのあとに熱膨張率の低いポリイミドを注
入して硬化させて新たな絶縁層を形成することにより、
熱膨張率が小さなポリイミドを絶縁層とする多層配線基
板を容易に製造することができるという効果がある。
【図面の簡単な説明】
【図１】本発明の一実施例を適用して製造した多層配線
基板の一例を工程順に示した断面図で、前半の工程を示
す図である。
基板の一例を工程順に示した断面図で、前半の工程を示
す図である。
【図２】本発明の一実施例を適用して製造した多層配線
基板の一例を工程順に示した断面図で、後半の工程を示
す図である。
基板の一例を工程順に示した断面図で、後半の工程を示
す図である。
１ セラミック基板 ２ 金属薄膜 ３ フォトレジスト ４ 導体層 ５ 境壁 ６ 感光性ポリイミドワニス ７ ポリイミド膜 ８ 絶縁層 ９ 配線パターン ９ａ ヴィア
Claims (2)
- 【請求項１】 セラミック基板の上に形成した金属薄膜
の上にフォトレジストを塗布して所定の形状の配線パタ
ーンに相当する部分を露出させた後、その上に金または
銅を析出させて導体層とし、前記フォトレジストを除去
して前記金属薄膜をイオンビームによるドライエッチン
グ法によって除去して配線パターンを形成し、前記配線
パターンの上に感光性ポリイミドワニスを塗布して所定
の部分を除去してヴィアホールを有する絶縁層を形成
し、前記金属薄膜の形成から前記絶縁層の形成までの工
程を所定の回数だけ反復して前記金属薄膜および前記配
設パターンおよび前記絶縁層を多層に積層して前記絶縁
層の上下の前記配線パターンを前記ヴィアホールによっ
て接続し、前記感光性ポリイミドの絶縁層を酸素ガスプ
ラズマまたはエキシマレーザによるエッチングによって
除去した後、熱膨張率の低いポリイミドを注入して硬化
させることによって新たな絶縁層を形成することを含む
ことを特徴とする多層配線基板の製造方法。。 - 【請求項２】 セラミック基板の上にチタンおよびクロ
ムおよびパラジウムおよび銅を適宜に組み合わせて形成
した金属薄膜の上にフォトレジストを塗布して所定の形
状の配線パターンに相当する部分を露出させた後、その
上に金または銅を析出させて導体層とし、前記フォトレ
ジストを除去して前記金属薄膜をイオンビームによるド
ライエッチング法によって除去して配線パターンを形成
し、前記配線パターンの上に感光性ポリイミドワニスを
塗布して所定の部分を除去してヴィアホールを有する絶
縁層を形成し、前記金属薄膜の形成から前記絶縁層の形
成までの工程を所定の回数だけ反復して前記金属薄膜お
よび前記配設パターンおよび前記絶縁層を多層に積層し
て前記絶縁層の上下の前記配線パターンを前記ヴィアホ
ールによって接続し、前記感光性ポリイミドの絶縁層を
酸素ガスプラズマまたはエキシマレーザによるエッチン
グによって除去した後、熱膨張率の低いポリイミドを注
入して硬化させることによって新たな絶縁層を形成する
ことを含むことを特徴とする多層配線基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4045126A JP2755019B2 (ja) | 1992-03-03 | 1992-03-03 | 多層配線基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4045126A JP2755019B2 (ja) | 1992-03-03 | 1992-03-03 | 多層配線基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05243732A JPH05243732A (ja) | 1993-09-21 |
| JP2755019B2 true JP2755019B2 (ja) | 1998-05-20 |
Family
ID=12710578
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4045126A Expired - Lifetime JP2755019B2 (ja) | 1992-03-03 | 1992-03-03 | 多層配線基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2755019B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2841888B2 (ja) * | 1990-03-19 | 1998-12-24 | 株式会社日立製作所 | 多層配線基板及びその製造方法 |
| JPH04369898A (ja) * | 1991-06-19 | 1992-12-22 | Hitachi Ltd | 多層配線基板及びその製造方法 |
-
1992
- 1992-03-03 JP JP4045126A patent/JP2755019B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05243732A (ja) | 1993-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6349456B1 (en) | Method of manufacturing photodefined integral capacitor with self-aligned dielectric and electrodes | |
| JPS6129195A (ja) | 多層回路基板の製造方法 | |
| US4963512A (en) | Method for forming conductor layers and method for fabricating multilayer substrates | |
| JP3442200B2 (ja) | プリント回路基板、プリント回路基板の製造方法 | |
| US6638690B1 (en) | Method for producing multi-layer circuits | |
| US5130229A (en) | Multi layer thin film wiring process featuring self-alignment of vias | |
| JP2000294927A (ja) | 回路板の製造方法 | |
| JPH0964493A (ja) | 回路基板の配線構造及びその形成法 | |
| JPH09312471A (ja) | 多層配線板及びその製造方法 | |
| JP2755019B2 (ja) | 多層配線基板の製造方法 | |
| US6150074A (en) | Method of forming electrically conductive wiring pattern | |
| EP0572121A2 (en) | Method of making circuit board | |
| US5219669A (en) | Layer thin film wiring process featuring self-alignment of vias | |
| JP2000232019A (ja) | インダクタ、およびインダクタの製造方法 | |
| JP3215542B2 (ja) | 多層薄膜配線基板の製造方法 | |
| JPH10190183A (ja) | メッキされた抵抗器を有するプリント回路板の製法 | |
| JPH06244553A (ja) | 薄膜多層配線基板の製造方法 | |
| JPH03280492A (ja) | 多層絶縁膜の形成方法 | |
| JPH0563366A (ja) | セラミツク多層配線板の製造方法 | |
| JPH09260854A (ja) | 多層回路基板およびその製造方法 | |
| JPS6386496A (ja) | 印刷回路基板の製造方法 | |
| JPH0590752A (ja) | 多層配線基板の製造方法 | |
| JPH05259609A (ja) | プリント配線板の製造方法 | |
| KR920011306A (ko) | 고밀도 다층 인쇄회로기판의 제조방법 | |
| JPS62171194A (ja) | マトリクス配線板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980203 |