JPS63307309A - 線状物体検査装置 - Google Patents

線状物体検査装置

Info

Publication number
JPS63307309A
JPS63307309A JP62142384A JP14238487A JPS63307309A JP S63307309 A JPS63307309 A JP S63307309A JP 62142384 A JP62142384 A JP 62142384A JP 14238487 A JP14238487 A JP 14238487A JP S63307309 A JPS63307309 A JP S63307309A
Authority
JP
Japan
Prior art keywords
image data
linear object
virtual plane
plane
inspection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62142384A
Other languages
English (en)
Inventor
Hiroyuki Tsukahara
博之 塚原
Masahito Nakajima
雅人 中島
Tetsuo Hizuka
哲男 肥塚
Noriyuki Hiraoka
平岡 規之
Takuya Uzumaki
拓也 渦巻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP62142384A priority Critical patent/JPS63307309A/ja
Publication of JPS63307309A publication Critical patent/JPS63307309A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78Apparatus for connecting with wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78Apparatus for connecting with wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/859Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving monitoring, e.g. feedback loop
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015Shape
    • H01L2924/1016Shape being a cuboid
    • H01L2924/10162Shape being a cuboid with a square active surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Length Measuring Devices By Optical Means (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概  要〕 半導体集積回路のワイヤボンディング後のワイヤに代表
されるように、通常はある平面より上側に配置される線
状物体のたれ下がり部分を、前記平面の下側から同平面
に平行な方向に照明光を照射することにより選択的に照
明する手段を有し、さらにそれを撮像手段で撮像した後
ディジタル画像として取込み、該画像上で前記照明部分
を検出する手段を有することにより、前記線状物体のた
れ下がりが存在するかどうかを自動検査することを可能
にする線状物体検査装置である。
〔産業上の利用分野〕 本発明は、半導体集積回路のワイヤボンディング後のワ
イヤ検査に代表される線状物体の自動検査技術に関する
〔従 来 技 術〕
ICチップのバンドとパッケージのリードとをワイヤに
より接続するワイヤボンディング加工は、IC製造上の
重要な過程である。第8図はワイヤボンディング加工後
のICの様子を示した斜視図である。リードフレーム5
上に配置されたICチップlのパッド(電極)3には、
ICパフケージの外部まで続くリード4との間にワイヤ
2が張られ、外部回路との接続を可能にしている。
この場合、ワイヤ2は第9図(a)に示すようにICチ
ップ1とリード4との間に所定のループ形状を有するよ
うに張られる必要がある。そして同図(b)に示すよう
にワイヤ2かたれ下がって張られてしまった場合、ワイ
ヤ2が他の配線部分と接、触したりして不良動作を引き
起こす可能性があるため、このようなものは欠陥として
検出する必要がある。
従来、上記ワイヤ検査は作業者の目視又は電気試験によ
り行なわれていた。
〔発明が解決しようとする問題点〕
しかし上記従来例において、まず目視検査は、作業者の
疲労により欠陥を見逃すおそれがあり、個人差による検
査基準のばらつきがあるという問題点を有していた。一
方、電気試験においては、ワイヤが単にたれ下がり他の
配線部分に接近しているという状態ではそれを検出する
ことができない。しかしワイヤのたれ下がり、接近は、
後に他の配線部分と接触する可能性が高く、電気試験だ
けでは信頼性の点で問題があった。
本発明は、上記問題点を解決するために、線状物体のた
れ下がり部分のみを選択的に照明しその部分を≠イジタ
ル撮像データから検出することにより、上記ワイヤ検査
等の自動検査を可能にし、省力化を図ることができ、か
つ信頼性を向上させることが可能な線状物体検査装置を
提供することを目的とする。
〔問題点を解決するこめの手段〕
本発明は、上記問題点を解決するために第1図(a)、
 (b)、 (C)に示す基本構成を有する。すなわち
、仮想平面Sより上側に張られた線状物体6を有する被
検査物6,7.8に対し、上記平面Sの下部から同平面
に平行な方向に照射光12を照射する照射手段9.10
.11と、上記被検査物6,7゜8を平面Sの上方から
撮像する撮像手段13、該手段13に接続されアナログ
画像データ17をディジタル画像データ18に変換する
アナログ−ディジタル変換手段14、該手段14に接続
されディジタル画像データ18を記憶する画像データ記
憶手段15、該手段15に接続され読み出されたディジ
タル画像データ19を用いて線状物体6の検査を行なう
線状物体検査手段16とを有する。
上記手段において、特に照明手段9.10.11は、被
検査物6,7.8の下方に配置した光源11と、そこか
らの放射光を照明光12として導く第1図(d)、 (
iりに示す2つの円錐状ミラー9,10とによって構成
される。
〔作   用〕
上記各手段において、線状物体6は第1図(C)に示す
ように正常に張られている状態では、照明光12によっ
て照明されず、撮像手段13では撮像されない。ところ
が、同図(C1の線状物体6が仮想平面Sより下側にた
れ下がった場合、その部分が照明光12により選択的に
照明されるため、撮像手段13を介して取り込んだディ
ジタル画像19には上記たれ下がり部分が明るい部分と
して現れる。従って、これを線状物体検査手段16によ
って検出することにより、上記線状物体6を自動的に検
査することが可能となる。
このように本発明は、照明光12を線状物体6の下部か
ら水平方向に照射することにより、そのたれ下がり部分
を検出することが可能となる。
〔実  施  例〕
以下、本発明の実施例につき詳細に説明を行なう。
まず、第2図は本発明の実施例の全体構成図である。搬
送装置21上に載せられ搬送されてきたIC22は、照
明装置20(後述)により照明され、撮像装置23 (
第1図13に対応)により撮像される。同装置からのア
ナログ画像データ32(第1図17に対応)は、A−D
変換回路24(第1図14に対応)によりディジタル画
像データ33 (第1図18に対応)に変換され、画像
メモリ26(第1図15に対応)に記憶される。同メモ
リ26から読み出されたディジタル画像データ34(第
1図19に対応)は、検査領域続出回路28において検
査領域指示回路27からの検査領域指示データ35に従
って各検査領域36が読み出された後欠陥検出回路29
に入力し、欠陥信号37が出力される。同信号は欠陥判
定回路30に入力して欠陥が判定され、欠陥と判定され
た場合に欠陥検出信号38が外部警報器を作動し、ワイ
ヤボンダを停止させると供に制御回路31に出力される
。制御回路31は搬送装置21及びxyステージ25を
制御し、また欠陥検出信号38により上記各回路を停止
する。再開は外部からのボタン操作により行なう。なお
、27〜30の各回路は第1図16に対応する。
次に、第3図は第2図におけるIC22と照明装置20
の部分の構成図である。同図(a)又は(blにおいて
、ワイヤボンディング後のICチップ1(第1図7に対
応)、ワイヤ2(第1図6に対応)、パッド3、リード
4(第1図8に対応)の構成は第8図と同様である。ま
た、ICチップ1の下部のリードフレーム5は、リード
4を載せているリードフレーム5の部分より低くなって
おり(第3図(b))、ICチップ1の下部のリードフ
レーム5は第3図(alの斜線部分で支えられている。
次に、照明装置20 (第2図)は、第3図(blに示
すように上部が遮光された光源39 (第1図11に対
応)、円錐状ミラー40.41  (第1図10.9に
対応)によって構成されている。上記各ミラー40.4
1は各々第1図(!り、 (d)と同じ構成である。
次に、上記構成の実施例の動作につき説明を行なう。ま
ず、第2図の搬送装置21により各IC22が1つずつ
照明装置20上に運ばれてくる。
次に、第3図(blにおいて光源39から出射した照明
光42は円錐状ミラー40により真上に向い、続いて円
錐状ミラー41によりリード4、リードフレーム5の下
側分からそれらに平行に中心に向う。
今、ワイヤ2が第4図(a)に示すようにリード4より
下側にたれ下がっている場合その部分に照明光42が当
たり、第2図の撮像装置23により第4図(blに示す
ような画像が↑最像される。すなわち、ワイヤ2のたれ
下がった部分は照明部分43となって撮像画像上に現わ
れる。本実施例では、ワイヤ2の断面が円形で表面が鏡
面であること、及びワイヤ2が放射状に配設されている
こと(第3図(a)参照)を利用し、第3図(b)のよ
うな照明を行なうことにより、第2図の撮像装置23を
介してワイヤ2のたれ下がりの検出を可能としている。
次に撮像装置23から出たアナログ画像データ32は、
A−D変換回路24で、デジタル画像データ32に変換
され画像メモリ26に書込まれる。
以下、この画像メモリ26内のディジタル画像データ3
4により、たれ下がり欠陥の検出が行われる。その動作
を第5図及び第6図の動作フローチャートを用いて説明
する。
検査領域指示回路27に予め登録しておいた、画像メモ
リ26内の検査窓のサイズ、アドレスデータ35を検査
領域続出回路28に渡す。この検査窓は、第5図(a)
の如く、リード4とICチップ1の下部のリードフレー
ム5の間でワイヤ2の軌道に合うように設定されている
とする。第5図(b)にワイヤたれ下がり欠陥が合った
場合の検査窓を示す。
次に、欠陥検出回路29により欠陥信号37の検出が行
なわれる。その動作フローチャートを第6図に示す。ま
ず、各検査窓毎にワイヤ幅W、信号画素数Cを0にし、
計数開始位置を第5図(C)の(X2.Yl)にする(
第6図5l−33)。次にX方向をX2からXlに向か
って減らしながら各位置の画像データf (X、Y)が
“1”、すなわち照明部分であるかを判定し、f  (
X、Y)=“1”の場合に信号画素数Cの値を+1する
(第6図84〜S7のループ)。X2からXiまで計数
し終えたら、Cの内容が所定の閾値S(第5図(dl参
照)より大きいか否かを判定し、大きい場合のみたれ下
がりワイヤが存在する可能性があるとしてワイヤ幅Wを
+1する(第6図37−38−39)。次に、Y方向を
+1して上記動作を繰り返し、Yの値をYlからY2ま
で動かす(第6図SIO→Sll→S3〜SIOのルー
プ)。上記動作により求まったワイヤ幅Wの値を欠陥信
号37として欠陥判定回路30(第2図)に出力する。
同回路30ではワイヤ幅Wが所定の闇値6以上(第5図
(d)参照)である場合に、たれ下がりワイヤが存在す
ると判定し、欠陥有を示す欠陥検出信  ゛号38(第
2図)を出力する(第゛6図5ll−312→514)
。W<dであれば、欠陥燐無いとして同信号は出力しな
い(第6図312−S13)。
以上の動作により、たれ下がりワイヤの照明部分をディ
ジタル画像データ34(第2図)から自動検出すること
ができる。
なお、撮像装置23(第2図)の視野サイズが足りない
場合には、XYステージ25により視野移動する。
次に、第7図に第2図の照明装置20の他の実施例を示
す。この実施例では、2つのミラー46゜47により光
源45からの光を第3図(b)の42に対応する水平な
照明光48に変換している。
また、その他の実施例として、光路を水平に導くために
光ファイバなども利用できる。
〔発明の効果〕
本発明によれば、たれ下がりワイヤを選択的に照明、撮
像することにより、その部分の自動検出が可能となる。
それにより、従来、作業者の目視検査に頼っていた作業
の省力化が可能となり、電気試験等に比べて信頼性の高
い定量的な検査結果を1本1本のワイヤについて得るこ
とができる。
【図面の簡単な説明】
第1図(al〜(e)は本発明の基本構成図、第2図は
本発明の実施例の全体構成図、第3図(al、 (b)
はICチップと照明装置の構成図、第4図(a)、 (
b)は本発明による欠陥検出原理の説明図、 第5図(a)〜(d)は、本発明による欠陥検査方式の
説明図、 第6図は、本発明の実施例の動作フローチャート、 第7図(a)、 (blは、照明装置の他の実施例の構
成図、 第8図はワイヤボンディング後のICの構成図、第9図
(a)、 (b)は正常ワイヤとたれ下がり欠陥ワイヤ
の説明図である。 6・・・線状物体、 7.8・・・被検査物、 9.10・・・円錐状ミラー、 11・・・光源、 12・・・照明光、 13・・・撮像手段、 14・・・アナログ−ディジタル変換回路、15・・・
画像データ記憶手段、 16・・・線状物体検査手段、 17・・・アナログ画像データ、 18.19・・・ディジタル画像データ。 特許出願人    富士通株式会社 +5        、z 19ンシ゛フル山1仮む7
オζ撥−日月めスL1に利1へ β] rX j 図 μ面 図 (b) $−発明の基苓溝へ図 第1図 日錐ホ(ミラー9のヤ斗彩已図 (d) 巴・@択ミラー10を斜裡区 (e) 本元明め壓ト構へ7 第1図 (CI) s;i 東ろ、」輿入イ!j1゜ (b) ¥−鷺例によろ〈増碕と4埋・り税制コ第4 図 、Jく5揮デンB4やソく2才圭4イj゛、l めjk
カイ1;7D−ヘート第6図 (G) (b) 、ト伶gF11τ (C) (d) rシ尺冶オ鋤量方入nti明図 第5図 (C1) ゼg月装置め4也の火記拶゛j^溝べ′ロ第7図 ワイヤ不−>1−< > 7’f支ar  (C4剥咋
A’ Qつ第8図

Claims (1)

  1. 【特許請求の範囲】 1)通常状態において仮想平面(S)より上側に配置さ
    れる線状物体(6)を有する被検査物(6、7、8)に
    対し前記仮想平面(S)の下部から該平面に平行な方向
    に照射光(12)を照射して該平面より下側に下がった
    線状物体(6)を選択的に照明する照明手段(9、10
    、11)と、前記被検査物(6、7、8)を前記仮想平
    面(S)の上方より撮像する撮像手段(13)と、該撮
    像手段からの前記被検査物(6、7、8)のアナログ画
    像データ(17)をディジタル画像データ(18)に変
    換するアナログ−ディジタル変換手段(14)と、 該ディジタル画像データ(18)を記憶する画像データ
    記憶手段(15)と、 該記憶手段に記憶された画像データ(19)を読み出し
    前記仮想平面(S)より下側に下がった線状物体(6)
    の照明部分が存在するかどうかを検査しそれを検出する
    線状物体検査手段(16)とを有することを特徴とする
    線状物体検査装置。 2)前記照明手段(9、10、11)は、前記被検査物
    (6、7、8)の下方に配置され前記仮想平面(S)と
    平行な方向に放射状に照明を行なう光源(11)と、 該光源を中心とし同光源からの放射光の光路を含む平面
    内に円弧状に配置され前記放射光を前記仮想平面(S)
    に向かって垂直な方向に反射する第1の円錐状ミラー(
    10)と、前記仮想平面(S)の下部に円弧状に配置さ
    れ前記第1の円錐状ミラー(10)からの反射光を前記
    仮想平面(S)の下部を同平面に平行かつ前記被検査物
    (6、7、8)の中心部分に向かうように反射させ前記
    照明光(12)として照射する第2の円錐状ミラー(1
    1)によって構成されることを特徴とする特許請求の範
    囲第1項記載の線状物体検査装置。 3)前記線状物体検査手段(16)は前記画像データ記
    憶手段(15)から読み出した画像データ(19)を所
    定の検査領域に区切り各検査領域毎に照明部分が所定の
    画素数以上固まって存在するかどうかを検査することに
    より前記仮想平面(S)より下側に下がった線状物体(
    6)の照明部分の検出を行なうことを特徴とする特許請
    求の範囲第1項記載の線状物体検査装置。
JP62142384A 1987-06-09 1987-06-09 線状物体検査装置 Pending JPS63307309A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62142384A JPS63307309A (ja) 1987-06-09 1987-06-09 線状物体検査装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62142384A JPS63307309A (ja) 1987-06-09 1987-06-09 線状物体検査装置

Publications (1)

Publication Number Publication Date
JPS63307309A true JPS63307309A (ja) 1988-12-15

Family

ID=15314109

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62142384A Pending JPS63307309A (ja) 1987-06-09 1987-06-09 線状物体検査装置

Country Status (1)

Country Link
JP (1) JPS63307309A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5225891A (en) * 1990-10-09 1993-07-06 Kabushiki Kaisha Toshiba Wire bonding external appearance inspecting apparatus

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5225891A (en) * 1990-10-09 1993-07-06 Kabushiki Kaisha Toshiba Wire bonding external appearance inspecting apparatus

Similar Documents

Publication Publication Date Title
JP2510545B2 (ja) 製品を検査する方法と装置
JPH0376137A (ja) ワイヤボンディング検査装置
JPS6269154A (ja) 壜口欠陥検査装置
JPS6129712A (ja) 微細パタ−ンの欠陥検出方法及びその装置
KR950013781B1 (ko) 와이어 본딩 외관 검사 장치
JPS63307309A (ja) 線状物体検査装置
JP2002250700A (ja) パターン検査方法およびその装置
JPH0554622B2 (ja)
JPS6341220B2 (ja)
JPH04194701A (ja) 画像入力方法およびその装置
JPH0979990A (ja) 半導体装置の検査装置及びその検査方法
JPH1194763A (ja) 画像処理による欠陥検出方法および装置
JP3254873B2 (ja) パッケージの外観検査装置および外観検査方法
JP2842486B2 (ja) 透明モールドic検査装置
JPH09318553A (ja) 基板の検査方法
JPH05288687A (ja) リード検査装置
JPH0590366A (ja) 半導体チツプ選別装置
JP3250703B2 (ja) 光電変換面検査方法及び検査装置
JPH0399250A (ja) 実装状態認識装置
JPH11326228A (ja) 鏡面体外観検査装置
JP3407603B2 (ja) ワイヤボンディングにおけるセカンドボンディング点の検査方法
JP3300264B2 (ja) 半導体チップ認識方法
JPH02278105A (ja) 半田付検査装置
JP3016273B2 (ja) ボンディング検査装置
JPS63304144A (ja) 線状物体検査装置