JPS63296514A - Hysteresis comparator - Google Patents
Hysteresis comparatorInfo
- Publication number
- JPS63296514A JPS63296514A JP62132473A JP13247387A JPS63296514A JP S63296514 A JPS63296514 A JP S63296514A JP 62132473 A JP62132473 A JP 62132473A JP 13247387 A JP13247387 A JP 13247387A JP S63296514 A JPS63296514 A JP S63296514A
- Authority
- JP
- Japan
- Prior art keywords
- diode
- hysteresis
- resistor
- emitter
- current source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000000694 effects Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
Abstract
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、差動入力の波形整形に好適なヒステリシスコ
ンパレータに関する。DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a hysteresis comparator suitable for waveform shaping of differential inputs.
従来の技術
たとえば、モータ制御回路のホール素子等による位置信
号処理等に使われる差動入力のヒステリシス付きコンパ
レータは、差動入力電圧レベルが、せいぜい、１００ｍ
Ｖ前後の値であるため、ノイズの影響を除く等の理由で
使用されるヒステリシス付きコンパレータのヒステリシ
ス幅が１０〜５０ａ＋Ｖ程度である。Conventional technology For example, a differential input comparator with hysteresis used for position signal processing using a Hall element in a motor control circuit, etc., has a differential input voltage level of 100 m at most.
Since the value is around V, the hysteresis width of a comparator with hysteresis used for reasons such as removing the influence of noise is about 10 to 50a+V.
従来、このように小さなヒステリシス電圧幅を設定する
ためには、第２図に示す回路のように、エミツタ面積比
による差動増幅段のベース−エミッタ間電圧の差を用い
てヒステリシス電圧幅を設定する場合が多い。すなわち
、第２図を用いて、従来例の回路動作を説明すると、ト
ランジスタＱｌｌ Ｑ２．０３のエミツタ面積比がそれ
ぞれ１：１：ｎ（ただし、ｎ≧１）として、各入力電圧
Ｖ ｌ ＃ Ｖ ２がＶ２＞Ｖｔのときには、トランジ
スタＱＢはオフ状態であり、同時にダイオードＤはオン
状態である。そして、一方の入力電圧ｖ２を徐々に小さ
くしていくと、トランジスタＱｌ、 Ｑ２１Ｑ３の各コ
レクタ電流Ｉ ｃ＋ 、 Ｉ ０２１ Ｉ Ｃ３が
ＩＣ３＋ ＩＣ２＝ＩＣ＋となるところでトランジスタ
Ｑ６がオン状態になり、出力Ｖｏが反転する。一方、ｖ
２＜ｖｌのときには、トランジスタＱＢがオン状態で、
ダイオードＤがオフ状態である。この状態から、徐々に
ｖ２を大きくしていくと、コレクタ電流がＩＣ！”ＩＣ
Ｉとなるところで、トランジスタＱ６がオフ状態になり
出力が反転する。Conventionally, in order to set such a small hysteresis voltage width, the hysteresis voltage width was set using the difference in voltage between the base and emitter of the differential amplifier stage based on the emitter area ratio, as shown in the circuit shown in Figure 2. Often. That is, to explain the circuit operation of the conventional example using FIG. 2, each input voltage V l # V When V2>Vt, transistor QB is off and at the same time diode D is on. Then, when one input voltage v2 is gradually decreased, the transistor Q6 is turned on when the collector currents I c+ and I 021 I C3 of the transistors Ql and Q21Q3 become IC3+ IC2=IC+, and the output Vo becomes Invert. On the other hand, v
When 2<vl, transistor QB is on,
Diode D is in an off state. From this state, when v2 is gradually increased, the collector current becomes IC! “I.C.
When the voltage becomes I, the transistor Q6 is turned off and the output is inverted.
すなわち、第２図のコンパレータのヒステリシス幅Ｖ、
４は、トランジスタＱ２のエミッタ面積とトランジスタ
Ｑ２．Ｑ３の各エミッタ面積の和との面積比で決定され
る。定式は以下の通りである。That is, the hysteresis width V of the comparator in FIG.
4 is the emitter area of transistor Q2 and transistor Q2. It is determined by the area ratio between Q3 and the sum of the emitter areas. The formula is as follows.
（ｑ：電子の電荷に：ボルツマン定数Ｔ：温度〉例えば
、ｎ＝１にすれば、室温でヒステリシス幅Ｖｏを約１８
ｍＶに設定することができる。(q: electron charge: Boltzmann constant T: temperature) For example, if n = 1, the hysteresis width Vo at room temperature will be approximately 18
mV.
発明が解決しようとする問題点
ところが、第２図に示されるようなヒステリシス付きコ
ンパレータでは、（１）式で示されるように、ヒステリ
シス幅に温度依存性があり、応用範囲や回路設計余裕を
著しく狭くする。特に、モータ制御に応用する場合等、
パワートランジスタと同一チップ上に構成する場合もあ
り、入力信号が微小な時には変動が大きい。Problems to be Solved by the Invention However, in a comparator with hysteresis as shown in Fig. 2, the hysteresis width has temperature dependence as shown in equation (1), which significantly reduces the range of applications and circuit design margin. Make it narrower. Especially when applied to motor control, etc.
In some cases, it is configured on the same chip as the power transistor, and when the input signal is small, the fluctuation is large.
また、第２図のようなヒステリシスコンパレータでは、
Ｖ、＜Ｖ、の場合とｖｌ＞ｖ２の場合とで、同じ電位差
におけるトランジスタＱ＋ ｍとトランジスタロ２側と
の各ベース電流の値が（ｎ＋１）倍違うため、差動入力
の信号源インピーダンスが充分低（ない場合には、差動
入力の変動を起こすことがある。これは、例えば、モー
タ制御装置等に応用した場合で、かつ、ヒステリシスコ
ンパレータ以外の回路素子にその差動入力信号を併用す
る際に、問題となることがある。Also, in a hysteresis comparator like the one shown in Figure 2,
In the case of V,<V, and the case of vl>v2, the value of each base current between the transistor Q+m and the transistor RO2 side at the same potential difference is (n+1) times different, so the signal source impedance of the differential input is If the differential input signal is not sufficiently low (if it is not present), it may cause fluctuations in the differential input. There may be problems when doing so.
問題点を解決するための手段
本発明は、前記問題を解決するために、差動増幅回路を
構成する一対のトランジスタの各エミッタ端子間に抵抗
を接続し、前記一対のトランジスタの各エミッタ端子に
、各々、第１．第２の電流源をそなえ、かつ、前記一対
のトランジスタの一方のエミッタ端子に、ダイオードを
介して、前記差動増幅回路の出力で制御される電流源を
接続した構成のヒステリシスコンパレータである。Means for Solving the Problems In order to solve the above problems, the present invention connects a resistor between each emitter terminal of a pair of transistors constituting a differential amplifier circuit, and connects a resistor to each emitter terminal of the pair of transistors. , respectively, the first. The hysteresis comparator is equipped with a second current source, and a current source controlled by the output of the differential amplifier circuit is connected to one emitter terminal of the pair of transistors via a diode.
作用
本発明によると、差動増幅回路を構成する一対のトラン
ジスタの両エミッタ端子簡に抵抗を接続し、前記トラン
ジスタ対の各エミッタ端子におのおの電流源を有し、そ
の一方の電流源と前記差動増幅回路の出力で制御される
電流源との間にオン、オフするダイオードを接続した構
成であるので、オン、オフするダイオードの電源と前記
抵抗とで生じる降下電圧がヒステリシス幅に対応するこ
とになり、これによって、温度係数の設定が容易である
。According to the present invention, a resistor is simply connected to both emitter terminals of a pair of transistors constituting a differential amplifier circuit, each emitter terminal of the transistor pair has a current source, and one current source and the differential Since the configuration is such that a diode that turns on and off is connected between the current source controlled by the output of the dynamic amplifier circuit, the voltage drop that occurs between the power source of the diode that turns on and off and the resistance corresponds to the hysteresis width. This makes it easy to set the temperature coefficient.
また、差動入力段を構成するトランジスタ対のベース電
流の対称性も、電流変化が小さいため、影響は小さい。Furthermore, the symmetry of the base currents of the transistor pairs constituting the differential input stage also has a small effect because the current changes are small.
実施例
第１図に本発明の一実施例によるヒステリシスコンパレ
ータ回路を示す。Embodiment FIG. 1 shows a hysteresis comparator circuit according to an embodiment of the present invention.
回路動作を第１図に従って説明する。まず、差動入力Ｖ
Ｉ ＊ Ｖ ２がｖ、＞ｖ２のとき、トランジスタＱ
８．Ｑ７はオフ状態であり、同時にダイオードＤがオン
状態である。この状態から徐々にｖ菫を小さくして、ト
ランジスタＱｅ、Ｑ）がオンし、ダイオードＤがオフ状
態になるのは、トランジスタＱ＋とＱ２との両コレクタ
電流が平衝するときである。そして、その電流値は（■
旧＋ＩＯ２＋１０３）／２であり、抵抗Ｒには、（ＩＯ
Ｉ＋ １０３ １０２）／２の電流が流れ、（Ｉｏ＋
＋ １０３−１０２） Ｒ／ ２のオフセット電圧が発
生する。次に、ｖ、＜ｖ２のときには、トランジスタＱ
ｓ、Ｑ？がオン状態で、ダイオードＤはオフ状態である
。この状態からＶＩを太き（して、出力が切り換わる点
は、トランジスタＱ１とＱ２との両コレクタ電流が平衝
するとき、すなわち、（ｌｏｌ＋ｌ０２）／２の電流が
流れるときである。このとき、抵抗Ｒには（Ｉｏ＋
１０２）／２の電流が流れ、（Ｉ ｏ＋ ＋ １０２）
Ｒ／ ２のオフセット電圧が生じる。The circuit operation will be explained according to FIG. First, the differential input V
When I * V 2 is v, > v2, the transistor Q
8. Q7 is in an off state and at the same time diode D is in an on state. From this state, v violet is gradually reduced, transistors Qe, Q) are turned on, and diode D is turned off when the collector currents of transistors Q+ and Q2 are balanced. And the current value is (■
old +IO2+103)/2, and the resistor R has (IO
A current of I+ 103 102)/2 flows and (Io+
+103-102) An offset voltage of R/2 is generated. Next, when v<v2, the transistor Q
S, Q? is on, and diode D is off. From this state, VI is increased (and the output switches) when the collector currents of transistors Q1 and Q2 are balanced, that is, when a current of (lol+l02)/2 flows. At this time , the resistance R is (Io+
102)/2 current flows, (I o+ + 102)
An offset voltage of R/2 results.
このコンパレータ回路のヒステリシス電圧幅は、上記の
２状態のオフセット電圧の差、すなわち次式で与えられ
る。The hysteresis voltage width of this comparator circuit is given by the difference between the offset voltages of the above two states, that is, the following equation.
第（２）式でも明らかな通り、ヒステリシス電圧幅は、
電流源＋０３と抵抗Ｒとによる降下電圧で決定されるた
めに、ヒステリシス電圧幅の温度係数を任意に設定でき
る利点がある。As is clear from equation (2), the hysteresis voltage width is
Since it is determined by the voltage drop caused by the current source +03 and the resistor R, there is an advantage that the temperature coefficient of the hysteresis voltage width can be set arbitrarily.
また、ベース電流の変化は従来に比べ小さいため、信号
源インピーダンスが高くても、信号が歪まない等の利点
もある。Furthermore, since the change in the base current is smaller than in the past, there are also advantages such as the signal not being distorted even if the signal source impedance is high.
発明の効果
以上で明らかな通り、本発明によれば、ヒステリシス幅
の温度係数を任意に設定できることに加えて、信号源イ
ンピーダンスの高い入力信号でも歪まないという個有の
効果を奏すことができる。Effects of the Invention As is clear from the above, according to the present invention, in addition to being able to arbitrarily set the temperature coefficient of the hysteresis width, it is also possible to achieve the unique effect that even input signals with high signal source impedance are not distorted.
第１図は本発明の一実施例によるヒステリシス付きコン
パレータの回路図、第２図は従来例によるヒステリシス
付きコンパレータの回路図である。
Ｑ ＋ ＝ Ｑ ７・・・・・・トランジスタ、Ｄ・・
・・・・ダイオード、Ｒ・・・・・・抵抗。
代理人の氏名 弁理士 中尾敏男 ほか１名派FIG. 1 is a circuit diagram of a comparator with hysteresis according to an embodiment of the present invention, and FIG. 2 is a circuit diagram of a comparator with hysteresis according to a conventional example. Q + = Q 7...Transistor, D...
...Diode, R...Resistance. Name of agent: Patent attorney Toshio Nakao and one other person
Claims (1)
タ端子間に抵抗を接続し、前記一対のトランジスタの各
エミッタ端子に、各々、第１、第２の電流源をそなえ、
かつ、前記トランジスタ対の一方のエミッタ端子に、ダ
イオードを介して、前記差動増幅回路の出力で制御され
る第３の電流源を接続したことを特徴とするヒステリシ
スコンパレータ。A resistor is connected between each emitter terminal of a pair of transistors constituting a differential amplifier circuit, and a first current source and a second current source are provided to each emitter terminal of the pair of transistors, respectively,
A hysteresis comparator characterized in that a third current source controlled by the output of the differential amplifier circuit is connected to one emitter terminal of the transistor pair via a diode.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62132473A JPH084217B2 (en) | 1987-05-28 | 1987-05-28 | Hysteresis comparator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62132473A JPH084217B2 (en) | 1987-05-28 | 1987-05-28 | Hysteresis comparator |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63296514A true JPS63296514A (en) | 1988-12-02 |
| JPH084217B2 JPH084217B2 (en) | 1996-01-17 |
Family
ID=15082198
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62132473A Expired - Fee Related JPH084217B2 (en) | 1987-05-28 | 1987-05-28 | Hysteresis comparator |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH084217B2 (en) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61263305A (en) * | 1985-05-17 | 1986-11-21 | Matsushita Electric Ind Co Ltd | Hysteresis comparator |
-
1987
- 1987-05-28 JP JP62132473A patent/JPH084217B2/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61263305A (en) * | 1985-05-17 | 1986-11-21 | Matsushita Electric Ind Co Ltd | Hysteresis comparator |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH084217B2 (en) | 1996-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63136712A (en) | Differential comparator | |
| JPH0368349B2 (en) | ||
| JPH0770935B2 (en) | Differential current amplifier circuit | |
| JPH0521445B2 (en) | ||
| JPS63296514A (en) | Hysteresis comparator | |
| JPS61263305A (en) | Hysteresis comparator | |
| JPH03112214A (en) | Voltage comparator | |
| JPH06169225A (en) | Voltage current conversion circuit | |
| JPH0595276A (en) | Or circuit | |
| JPH06120784A (en) | Window comparator | |
| JPH03196279A (en) | Operational amplifier | |
| JPS61156915A (en) | Threshold value switching circuit | |
| JPS62234406A (en) | Power amplifier circuit | |
| KR910004855Y1 (en) | Delay circuit | |
| JPH0353804B2 (en) | ||
| JPS63275217A (en) | Hysteresis comparator | |
| JPH03220913A (en) | Electronic comparator device | |
| JPH0451094B2 (en) | ||
| JPH01100467A (en) | Smoothing circuit | |
| JPH0413886B2 (en) | ||
| JPH01319200A (en) | Track holding circuit | |
| JPH0732357B2 (en) | Logic level setting circuit | |
| JPS6322150B2 (en) | ||
| JPH04322511A (en) | Hysteresis comparator circuit | |
| JPH02121521A (en) | Voltage comparator |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |