JPH04322511A - Hysteresis comparator circuit - Google Patents
Hysteresis comparator circuitInfo
- Publication number
- JPH04322511A JPH04322511A JP3116532A JP11653291A JPH04322511A JP H04322511 A JPH04322511 A JP H04322511A JP 3116532 A JP3116532 A JP 3116532A JP 11653291 A JP11653291 A JP 11653291A JP H04322511 A JPH04322511 A JP H04322511A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- comparator
- vin
- current
- hysteresis
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000010586 diagram Methods 0.000 description 9
- 239000004065 semiconductor Substances 0.000 description 3
- 230000010354 integration Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
Abstract
Description
【0001】0001
【産業上の利用分野】この発明は、モノリシック集積回
路に適した微小ヒステリシス幅を有するヒステリシスコ
ンパレータ回路に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a hysteresis comparator circuit having a minute hysteresis width suitable for monolithic integrated circuits.
【0002】0002
【従来の技術】従来のヒステリシスコンパレータの構成
例を図4に示す。図において、101 はコンパレータ
で、該コンパレータ101 の出力は抵抗R3 を介し
て出力端子102 に接続されている。出力端子102
にはツェナーダイオード103 が接続されており、
また出力端子102 とコンパレータ101 の非反転
入力端子間には抵抗R2 が接続され、更に非反転入力
端子とGND間には抵抗R1 が接続されている。なお
104 は入力端子でコンパレータ101 の反転入力
端子に接続されている。2. Description of the Related Art An example of the configuration of a conventional hysteresis comparator is shown in FIG. In the figure, 101 is a comparator, and the output of the comparator 101 is connected to an output terminal 102 via a resistor R3. Output terminal 102
A Zener diode 103 is connected to
Further, a resistor R2 is connected between the output terminal 102 and the non-inverting input terminal of the comparator 101, and a resistor R1 is further connected between the non-inverting input terminal and GND. Note that 104 is an input terminal connected to the inverting input terminal of the comparator 101.
【0003】次に、このように構成されているヒステリ
シスコンパレータの動作を、図5に示す信号波形図を参
照しながら説明する。入力信号が充分低い状態から上昇
してくる時、コンパレータ101 の出力はツェナーダ
イオード103 のツェナー電圧VZ でクランプされ
ているため、コンパレータ101 の反転電圧(アッパ
ートリップポイント、以下UTPと略称する)VUTP
は、次式(1)で表される。
VUTP =VZ ×R1 /(R1
+R2 ) ・・・
・・・(1)一方、入力信号が充分高い状態から下降し
てくる時、コンパレータ101 の出力はツェナーダイ
オード103 の順方向電圧VD でクランプされてい
るため、コンパレータ101 の反転電圧(ローアート
リップポイント、以下LTPと略称する)VLTP は
、次式(2)で表される。
VLTP =−VD ×R1 /(R
1 +R2 ) ・・・・
・・(2)したがって、この場合のヒステリシス幅VH
は次式(3)で表されるようになる。
VH =VUTP −VLTP =(
VZ +VD )×R1 /(R1 +R2 )
・・・・・・(3)Next, the operation of the hysteresis comparator configured as described above will be explained with reference to the signal waveform diagram shown in FIG. When the input signal rises from a sufficiently low state, the output of the comparator 101 is clamped by the Zener voltage VZ of the Zener diode 103, so the inversion voltage (upper trip point, hereinafter abbreviated as UTP) VUTP of the comparator 101
is expressed by the following equation (1). VUTP = VZ × R1 / (R1
+R2)...
(1) On the other hand, when the input signal falls from a sufficiently high state, the output of the comparator 101 is clamped by the forward voltage VD of the Zener diode 103, so the inversion voltage (lower trip point) of the comparator 101 , hereinafter abbreviated as LTP) is expressed by the following equation (2). VLTP=-VD×R1/(R
1 +R2) ・・・・・・
...(2) Therefore, the hysteresis width VH in this case
is expressed by the following equation (3). VH = VUTP - VLTP = (
VZ +VD )×R1 /(R1 +R2)
・・・・・・(3)
【0004】0004
【発明が解決しようとする課題】ところで、上記従来の
ヒステリシスコンパレータにおいて、微小なアナログ信
号を2値化する場合、図4における抵抗R1と抵抗R2
の比を極端に大きくとらなくてはならない。例えば、
扱うアナログ信号が小さく、2値化する場合のヒステリ
シス幅を10mVと設定したとする。このとき(3)式
にけおるVZ を5V、VD を0.7Vとすると、1
0mVのヒステリシス幅を得るためには抵抗R1 と抵
抗R2 の比を1:569 としなくてはならない。こ
のような極端な抵抗の比を半導体集積回路上にて実現す
ることは、集積度及び比精度の安定性、すなわちヒステ
リシス幅の安定性の点で好ましくないという問題点があ
る。[Problems to be Solved by the Invention] By the way, in the conventional hysteresis comparator described above, when a minute analog signal is to be binarized, the resistor R1 and the resistor R2 in FIG.
The ratio must be extremely large. for example,
Assume that the analog signal to be handled is small and the hysteresis width for binarization is set to 10 mV. At this time, in equation (3), if VZ is 5V and VD is 0.7V, then 1
In order to obtain a hysteresis width of 0 mV, the ratio of resistor R1 to resistor R2 must be 1:569. There is a problem in that realizing such an extreme resistance ratio on a semiconductor integrated circuit is undesirable in terms of the degree of integration and the stability of the ratio accuracy, that is, the stability of the hysteresis width.
【0005】本発明は、従来のヒステリシスコンパレー
タにおける上記問題点を解消するためになされたもので
、極端な抵抗比を精度良く作る必要もなく、高集積化が
可能で、しかも微小なヒステリシス幅でも安定して得る
ことの可能なヒステリシスコンパレータ回路を提供する
ことを目的とする。The present invention has been made to solve the above-mentioned problems in conventional hysteresis comparators, and it is not necessary to create an extremely high resistance ratio with high precision, allowing for high integration, and even with a minute hysteresis width. It is an object of the present invention to provide a hysteresis comparator circuit that can be stably obtained.
【0006】[0006]
【課題を解決するための手段及び作用】上記問題点を解
決するための本発明の構成を、図1に示す概念図に基づ
いて説明する。本発明は、トランジスタQ1及びQ2か
らなる2組のエミッタフォロワ回路と、該エミッタフォ
ロア回路のそれぞれの出力を入力とするコンパレータ6
と、該コンパレータ6の出力に応じて、前記2組のエミ
ッタフォロア回路の少なくとも一方のバイアス電流値を
変化させるバイアス電流制御回路7とでヒステリシスコ
ンパレータ回路を構成するものである。なお図1におい
て、1,4は電源端子、2は反転入力端子、3は非反転
入力端子、5は電流バイアス回路、8は出力端子を示し
ている。[Means and Operations for Solving the Problems] The structure of the present invention for solving the above problems will be explained based on the conceptual diagram shown in FIG. The present invention comprises two sets of emitter follower circuits consisting of transistors Q1 and Q2, and a comparator 6 whose inputs are the respective outputs of the emitter follower circuits.
and a bias current control circuit 7 that changes the bias current value of at least one of the two sets of emitter follower circuits according to the output of the comparator 6, forming a hysteresis comparator circuit. In FIG. 1, 1 and 4 are power supply terminals, 2 is an inverting input terminal, 3 is a non-inverting input terminal, 5 is a current bias circuit, and 8 is an output terminal.
【0007】このように構成したヒステリシスコンパレ
ータ回路においては、反転入力端子2及び非反転入力端
子3に入力された信号は、それぞれトランジスタQ1及
びQ2からなるエミッタフォロワ回路によりレベルシフ
トされ、コンパレータ6に入力される。コンパレータ6
に入力された2つの信号の大小により、出力端子8にハ
イレベルもしくはローレベルが出力される。同時にこの
出力信号はバイアス電流制御回路7に入力される。電流
制御回路7は出力端子8の出力状態に応じ、トランジス
タQ1及びQ2からなる2個のエミッタフォロワ回路の
電流バイアス回路5の電流バイアス値を変化させる信号
を出力する。すなわち出力信号が反転する毎に、初段の
2つのエミッタフォロワ回路のバイアス電流値を変化さ
せることによりヒステリシスを得るようになっている。In the hysteresis comparator circuit configured as described above, the signals input to the inverting input terminal 2 and the non-inverting input terminal 3 are level-shifted by the emitter follower circuits consisting of transistors Q1 and Q2, respectively, and are input to the comparator 6. be done. Comparator 6
Depending on the magnitude of the two input signals, a high level or low level is output to the output terminal 8. At the same time, this output signal is input to the bias current control circuit 7. The current control circuit 7 outputs a signal that changes the current bias value of the current bias circuit 5 of two emitter follower circuits made up of transistors Q1 and Q2 according to the output state of the output terminal 8. That is, hysteresis is obtained by changing the bias current values of the two emitter follower circuits at the first stage each time the output signal is inverted.
【0008】[0008]
【実施例】次に具体的な実施例について説明する。図2
は、本発明の第1実施例を示す回路構成図であり、図1
に示した概念図と同一又は同等の部材には同一符号を付
して示している。反転入力端子2及び非反転入力端子3
に入力された2つの信号は、それぞれトランジスタQ1
からなるエミッタフォロワ回路及びトランジスタQ2か
らなるエミッタフォロワ回路に入力される。トランジス
タQ1のエミッタ及びトランジスタQ2のエミッタは、
それぞれコンパレータ6の入力に接続され、コンパレー
タ6の出力はバイアス電流制御回路7に接続されている
。バイアス電流制御回路7は出力端子8がハイレベル状
態にあるとき、電流バイアス回路5のトランジスタQ7
をオンさせ、出力端子8がローレベル状態にあるときは
トランジスタQ7をオフさせるように制御信号を出力す
るように構成されている。電流バイアス回路5のトラン
ジスタQ7は、電流源I3,トランジスタQ6及びトラ
ンジスタQ5からなるカレントミラー回路のオン・オフ
を制御する。そしてこのカレントミラー回路の出力端子
、すなわちトランジスタQ5のコレクタはトランジスタ
Q2のエミッタに接続される。なおQ3,Q4はそれぞ
れトランジスタQ1,Q2のエミッタに接続され、ベー
スにバイアス電源E1 を接続したバイアス用トランジ
スタで、該トランジスタQ3,Q4のエミッタはそれぞ
れ抵抗R1 ,R2 を介して電源端子4に接続されて
いる。[Example] Next, a specific example will be explained. Figure 2
is a circuit configuration diagram showing a first embodiment of the present invention, and FIG.
The same reference numerals are given to the same or equivalent members as in the conceptual diagram shown in FIG. Inverting input terminal 2 and non-inverting input terminal 3
The two signals input to the transistor Q1 are respectively input to the transistor Q1.
and an emitter follower circuit consisting of a transistor Q2. The emitter of transistor Q1 and the emitter of transistor Q2 are
Each is connected to the input of a comparator 6, and the output of the comparator 6 is connected to a bias current control circuit 7. The bias current control circuit 7 controls the transistor Q7 of the current bias circuit 5 when the output terminal 8 is in a high level state.
When the output terminal 8 is at a low level, a control signal is output to turn on the transistor Q7 and turn off the transistor Q7. Transistor Q7 of current bias circuit 5 controls on/off of a current mirror circuit consisting of current source I3, transistor Q6, and transistor Q5. The output terminal of this current mirror circuit, ie, the collector of transistor Q5, is connected to the emitter of transistor Q2. Note that Q3 and Q4 are bias transistors that are connected to the emitters of transistors Q1 and Q2, respectively, and whose bases are connected to bias power supply E1, and the emitters of transistors Q3 and Q4 are connected to power supply terminal 4 via resistors R1 and R2, respectively. has been done.
【0009】次に上記構成のヒステリシスコンパレータ
の動作について説明する。説明を簡単にするために、ト
ランジスタQ1とトランジスタQ2は特性が等しいもの
とする。またトランジスタQ3のコレクタ電流IC3と
トランジスタQ4のコレクタ電流IC4は等しいものと
する。すなわちIC3=IC4とする。まず反転入力端
子2の電位をVIN(−)、また非反転入力端子3の電
位をVIN(+) とすると、VIN(−) ≪VIN
(+) のとき出力端子8はハイレベル状態となり、ト
ランジスタQ7はバイアス電流制御回路7によりオン状
態とされる。このときトランジスタQ5はオフ状態にあ
り、このコレクタ電流IC5はゼロとなる。したがって
トランジスタQ1のバイアス電流IC1及びトランジス
タQ2のバイアス電流IC2について次式(4)の関係
が成り立つ。
IC1=IC2=IC3=IC4
・・・・・・(4)トランジスタQ1のエミッタ電位
VE1は反転入力端子2の電位VIN(−) からトラ
ンジスタQ1のベース・エミッタ間電圧VBE1だけレ
ベルシフトし、そのシフト量は次式(5)で表される。
VBE1 =VT ln(IC1/I
S )
・・・・・・(5)ここでVT は熱電圧、IS は逆
方向飽和電流である。同様にトランジスタQ2でのレベ
ルシフト量VBE2 は、次式(6)で表される。
VBE2 =VT ln(IC2/I
S )
・・・・・・(6)上記式(4),(5)及び(6)よ
りトランジスタQ1でのレベルシフト量と、トランジス
タQ2でのレベルシフト量は等しい状態にあるため、V
IN(−) ≪VIN(+) の状態からVIN(−)
が上昇していった時にコンパレータ6が反転する条件
は、VIN(−) =VIN(+) である。Next, the operation of the hysteresis comparator having the above structure will be explained. To simplify the explanation, it is assumed that transistor Q1 and transistor Q2 have the same characteristics. It is also assumed that collector current IC3 of transistor Q3 and collector current IC4 of transistor Q4 are equal. That is, IC3=IC4. First, let the potential of the inverting input terminal 2 be VIN(-), and the potential of the non-inverting input terminal 3 be VIN(+), then VIN(-) ≪VIN
(+), the output terminal 8 becomes a high level state, and the transistor Q7 is turned on by the bias current control circuit 7. At this time, transistor Q5 is in an off state, and this collector current IC5 becomes zero. Therefore, the following equation (4) holds true for the bias current IC1 of the transistor Q1 and the bias current IC2 of the transistor Q2. IC1=IC2=IC3=IC4
(4) The emitter potential VE1 of the transistor Q1 is level-shifted from the potential VIN(-) of the inverting input terminal 2 by the base-emitter voltage VBE1 of the transistor Q1, and the amount of shift is given by the following equation (5). It is expressed as VBE1 = VT ln(IC1/I
S)
(5) Here, VT is the thermal voltage and IS is the reverse saturation current. Similarly, the level shift amount VBE2 in transistor Q2 is expressed by the following equation (6). VBE2 = VT ln(IC2/I
S)
......(6) From the above equations (4), (5) and (6), the level shift amount in transistor Q1 and the level shift amount in transistor Q2 are equal, so V
IN(-) <<VIN(+) state to VIN(-)
The condition for the comparator 6 to be inverted when VIN(-) increases is VIN(-) = VIN(+).
【0010】一方、VIN(−) ≫VIN(+) の
とき出力端子8はローレベルとなり、トランジスタQ7
はバイアス電流制御回路7によりオフ状態とされる。こ
こでトランジスタQ5のコレクタ電流IC5は、電流源
I3の電流値、トランジスタQ5とトランジスタQ6の
エミッタ面積比により任意に設定できるものである。ト
ランジスタQ2のバイアス電流IC2は、トランジスタ
Q4のコレクタ電流IC4とトランジスタQ5のコレク
タ電流IC5の和となり、トランジスタQ2でのレベル
シフト量VBE2 は次式(7)で表される。
VBE2 =VT ln(IC2/I
S ) =VT ln{(
IC4+IC5)/IS }
・・・・・・(7)トランジスタQ1でのレベルシフト
量VBE1 はバイアス電流を変化させていないため、
(5)式で表すことができる。(4),(5)及び(7
)式よりトランジスタQ2のレベルシフト量は、トラン
ジスタQ1でのレベルシフト量より次式(8)だけ大き
くなる。
VT ln{(IC4+IC5)/I
S }−VT ln(IC1/IS )
=VT ln{(IC4+IC5)/IC1}
=VT ln{1+(IC5/IC3)}
・・・・・・
(8)すなわちVIN(−) ≫VIN(+) の状態
からVIN(−) を下げてきたとき、VIN(−)
=VIN(+) の条件ではコンパレータ6は反転せず
に、VIN(−) =VIN(+) −VT ln{1
+(IC5/IC3)}となった時にコンパレータ6が
反転する。On the other hand, when VIN(-)≫VIN(+), the output terminal 8 becomes low level, and the transistor Q7
is turned off by the bias current control circuit 7. Here, the collector current IC5 of the transistor Q5 can be arbitrarily set depending on the current value of the current source I3 and the emitter area ratio of the transistor Q5 and the transistor Q6. The bias current IC2 of the transistor Q2 is the sum of the collector current IC4 of the transistor Q4 and the collector current IC5 of the transistor Q5, and the level shift amount VBE2 in the transistor Q2 is expressed by the following equation (7). VBE2 = VT ln(IC2/I
S ) =VT ln{(
IC4+IC5)/IS }
......(7) Since the level shift amount VBE1 in transistor Q1 does not change the bias current,
It can be expressed by equation (5). (4), (5) and (7
), the level shift amount of the transistor Q2 is larger than the level shift amount of the transistor Q1 by the following equation (8). VT ln{(IC4+IC5)/I
S }-VT ln(IC1/IS)
=VT ln{(IC4+IC5)/IC1}
=VT ln{1+(IC5/IC3)}
・・・・・・
(8) In other words, when VIN(-) is lowered from the state of VIN(-) ≫VIN(+), VIN(-)
=VIN(+), the comparator 6 is not inverted and VIN(-) =VIN(+) -VT ln{1
+(IC5/IC3)}, the comparator 6 is inverted.
【0011】以上のような動作により、本実施例は、V
T ln{1+(IC5/IC3)}のヒステリシス幅
をもったコンパレータとして作用する。このヒステリシ
ス幅はIC5とIC3の比により設定が可能である。例
えばIC5:IC3を1:1にすることで18mVのヒ
ステリシス幅、IC5:IC3を1:2にすることで1
0mVのヒステリシス幅を得ることができる。このよう
に2つの電流比によってヒステリシス幅を決定している
ため、電流比の精度を出し易い半導体集積回路において
安定した微小なヒステリシス幅を得ることが可能となる
。[0011] Through the above-described operation, the present embodiment achieves V
It acts as a comparator with a hysteresis width of T ln{1+(IC5/IC3)}. This hysteresis width can be set by the ratio of IC5 and IC3. For example, by setting IC5:IC3 to 1:1, the hysteresis width is 18mV, and by setting IC5:IC3 to 1:2, the hysteresis width is 18mV.
A hysteresis width of 0 mV can be obtained. Since the hysteresis width is determined by the two current ratios in this way, it is possible to obtain a stable and minute hysteresis width in a semiconductor integrated circuit where it is easy to obtain accurate current ratios.
【0012】次に第2実施例を図3に示す。この実施例
は、図2に示した第1の実施例におけるトランジスタQ
5,Q6からなるカレントミラー回路の代わりに、トラ
ンジスタQ7のコレクタとトランジスタQ1のエミッタ
間にダイオードD1を接続し、電流バイアス回路を簡略
化したものである。反転入力端子2の電位をVIN(−
) 、非反転入力端子3の電位をVIN(+) とする
と、VIN(−) ≪VIN(+) のとき、コンパレ
ータ6の出力端子8はハイレベルとなり、トランジスタ
Q7がオンすることによりダイオードD1は逆バイアス
される。したがってトランジスタQ1のバイアス電流I
C1とトランジスタQ2のバイアス電流IC2は等しく
なり、VIN(−) ≪VIN(+) の状態からVI
N(−) が上昇していったときのコンパレータ6の反
転条件は、VIN(−) =VIN(+) となる。Next, a second embodiment is shown in FIG. This embodiment is based on the transistor Q in the first embodiment shown in FIG.
5 and Q6, a diode D1 is connected between the collector of the transistor Q7 and the emitter of the transistor Q1, thereby simplifying the current bias circuit. The potential of inverting input terminal 2 is set to VIN(-
), the potential of the non-inverting input terminal 3 is VIN(+), when VIN(-) <<VIN(+), the output terminal 8 of the comparator 6 becomes high level, and the transistor Q7 turns on, causing the diode D1 to turn on. Reverse biased. Therefore, the bias current I of transistor Q1
The bias current IC2 of C1 and transistor Q2 becomes equal, and VI
The inversion condition for the comparator 6 when N(-) increases is VIN(-) = VIN(+).
【0013】一方、VIN(−) ≫VIN(+) の
とき、コンパレータ6の出力端子8はローレベルとなり
、トランジスタQ7がオフすることにより、ダイオード
D1が順バイアスされる。このときトランジスタQ1の
バイアス電流IC1は電流源I3の分だけ、トランジス
タQ2のバイアス電流IC2より減少している。トラン
ジスタQ1でのレベルシフト量VBE1 とトランジス
タQ2でのレベルシフト量VBE2 の差は、次式(9
)で表される。ここでI3 は電流源I3の電流値を示
す。
VBE1 −VBE2 =VT ln(IC1
/IS )−VT ln(IC2/IS )
=VT ln{(IC3−
I3 )/IS }−VT ln(IC3/IS )
=VT ln{1
−(I3 /IC3)} ・・・・
・・(9)したがってVIN(−) ≫VIN(+)
の状態からVIN(−) を下げていったときのコンパ
レータ6の反転条件は、VIN(−) +VT ln{
1−(I3 /IC3)}=VIN(+) である。On the other hand, when VIN(-) >>VIN(+), the output terminal 8 of the comparator 6 becomes a low level, and the transistor Q7 is turned off, thereby forward biasing the diode D1. At this time, the bias current IC1 of the transistor Q1 is smaller than the bias current IC2 of the transistor Q2 by the amount of the current source I3. The difference between the level shift amount VBE1 in transistor Q1 and the level shift amount VBE2 in transistor Q2 is calculated by the following equation (9
). Here, I3 indicates the current value of current source I3. VBE1 −VBE2 =VT ln(IC1
/IS)-VT ln(IC2/IS)
=VT ln{(IC3-
I3)/IS}-VT ln(IC3/IS)
=VT ln{1
−(I3 /IC3)} ・・・・・・
...(9) Therefore, VIN(-) ≫VIN(+)
The inversion condition for comparator 6 when VIN(-) is lowered from the state is VIN(-) +VT ln{
1-(I3/IC3)}=VIN(+).
【0014】以上の動作により、本実施例は、VT l
n{1−(I3 /IC3)}のヒステリシス幅をもっ
たコンパレータとして動作する。本実施例においてもヒ
ステリシス幅を2つの電流値の比によって設定できるた
め、半導体集積回路において安定した微小なヒステリシ
ス幅を得ることが可能となる。[0014] Through the above-described operation, the present embodiment achieves the VT l
It operates as a comparator with a hysteresis width of n{1-(I3/IC3)}. Also in this embodiment, since the hysteresis width can be set by the ratio of two current values, it is possible to obtain a stable and minute hysteresis width in the semiconductor integrated circuit.
【0015】[0015]
【発明の効果】以上実施例に基づいて説明したように、
本発明によれば、2つの電流値の比によってヒステリシ
ス幅を設定できるようになるため、微小なヒステリシス
幅を安定して得ることの可能なヒステリシスコンパレー
タ回路を実現することができる。[Effect of the invention] As explained above based on the embodiments,
According to the present invention, since the hysteresis width can be set by the ratio of two current values, it is possible to realize a hysteresis comparator circuit that can stably obtain a small hysteresis width.
【図1】本発明の基本構成を示す概念図である。FIG. 1 is a conceptual diagram showing the basic configuration of the present invention.
【図2】本発明の第1実施例を示す回路構成図である。FIG. 2 is a circuit configuration diagram showing a first embodiment of the present invention.
【図3】本発明の第2実施例を示す回路構成図である。FIG. 3 is a circuit configuration diagram showing a second embodiment of the present invention.
【図4】従来のヒステリシスコンパレータの構成例を示
す図である。FIG. 4 is a diagram showing a configuration example of a conventional hysteresis comparator.
【図5】図4に示したヒステリシスコンパレータの動作
を説明するための信号波形図である。5 is a signal waveform diagram for explaining the operation of the hysteresis comparator shown in FIG. 4. FIG.
5 電流バイアス回路 6 コンパレータ 7 バイアス電流制御回路 5 Current bias circuit 6 Comparator 7 Bias current control circuit
Claims (1)
ミッタフォロア回路のそれぞれの出力を入力とするコン
パレータと、該コンパレータの出力状態に応じて、前記
2組のエミッタフォロア回路の少なくとも一方のバイア
ス電流値を変化させるバイアス電流制御回路とからなる
ことを特徴とするヒステリシスコンパレータ回路。1. Two sets of emitter follower circuits, a comparator receiving the respective outputs of the emitter follower circuits, and a bias current of at least one of the two sets of emitter follower circuits depending on the output state of the comparator. A hysteresis comparator circuit comprising a bias current control circuit that changes a value.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3116532A JPH04322511A (en) | 1991-04-22 | 1991-04-22 | Hysteresis comparator circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3116532A JPH04322511A (en) | 1991-04-22 | 1991-04-22 | Hysteresis comparator circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04322511A true JPH04322511A (en) | 1992-11-12 |
Family
ID=14689460
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3116532A Withdrawn JPH04322511A (en) | 1991-04-22 | 1991-04-22 | Hysteresis comparator circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04322511A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100574910B1 (en) * | 1997-08-22 | 2006-07-25 | 삼성전자주식회사 | Comparator with function of current compensation |
-
1991
- 1991-04-22 JP JP3116532A patent/JPH04322511A/en not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100574910B1 (en) * | 1997-08-22 | 2006-07-25 | 삼성전자주식회사 | Comparator with function of current compensation |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4642551A (en) | Current to voltage converter circuit | |
JPS63136712A (en) | Differential comparator | |
US4647839A (en) | High precision voltage-to-current converter, particularly for low supply voltages | |
EP0196906A2 (en) | Automatic gain control detection circuit | |
US4634897A (en) | Comparator having a hysteresis characteristic | |
JPH04322511A (en) | Hysteresis comparator circuit | |
JP2896029B2 (en) | Voltage-current converter | |
JPH09306193A (en) | Sample-and-hold circuit | |
JPS6331214A (en) | Variable delay circuit | |
JPH0666648B2 (en) | Hysteresis comparator | |
JP2676623B2 (en) | Hysteresis circuit | |
JPH0449288B2 (en) | ||
JP2656297B2 (en) | Wind circuit | |
JPS6340915Y2 (en) | ||
JPH0315844B2 (en) | ||
JPH06120784A (en) | Window comparator | |
JPS6125319A (en) | Comparator | |
JPH0448011Y2 (en) | ||
JP3063124B2 (en) | Amplifier circuit | |
JPH0588566B2 (en) | ||
JPH05343933A (en) | Voltage-current conversion circuit | |
JPH0544844B2 (en) | ||
JPS63296514A (en) | Hysteresis comparator | |
JPH0564486B2 (en) | ||
JPH05281269A (en) | Current/voltage conversion circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980711 |