JPS63288343A - メモリ−カ−ド - Google Patents
メモリ−カ−ドInfo
- Publication number
- JPS63288343A JPS63288343A JP62122958A JP12295887A JPS63288343A JP S63288343 A JPS63288343 A JP S63288343A JP 62122958 A JP62122958 A JP 62122958A JP 12295887 A JP12295887 A JP 12295887A JP S63288343 A JPS63288343 A JP S63288343A
- Authority
- JP
- Japan
- Prior art keywords
- write
- signal
- memory
- memory card
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000006870 function Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 2
- 235000014347 soups Nutrition 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Landscapes
- Storage Device Security (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、ワードプロセッサの文書用メモリー等の０ム
用、Ｆム用機器等の外部記憶媒体として使用されるメモ
リーカードに関するものである。
用、Ｆム用機器等の外部記憶媒体として使用されるメモ
リーカードに関するものである。
従来の技術
従来のメモリカードでは、第３図に示すメモリーカード
１１とこれにデータの書込み・読み出しを行う外部機器
１２（例えば、専用リーグライター又ハパーソナルコン
ピュータ）のアドレスバス１゜データバス２．制御信号
バス１３を直接継ぐことによりデータの転送が行われる
ようになっている。
１１とこれにデータの書込み・読み出しを行う外部機器
１２（例えば、専用リーグライター又ハパーソナルコン
ピュータ）のアドレスバス１゜データバス２．制御信号
バス１３を直接継ぐことによりデータの転送が行われる
ようになっている。
例えば、ＩＣメモリ９としてスタティクＲＡＭを内蔵し
たメモリカード１１においては、制御信号として書込み
の制御を行うライトイネーブル信号５（以下ＷＥとする
）、読み出しの制御を行うアウトプットイネーブル信号
４（以下ＯＥとする）及びメモリチップの選択を行うチ
ップセレクト信号３（以下Ｏ８とする）の制御により書
込み、読み出しが行われる。書込みは、第４図のタイε
７７図に示すように、Ｏ８をロウレベル（以下”ＬＯＷ
”とする）、ＯＥをハイレベル（以下”ＨＩＧＨ”とす
る）、アドレスバス１及びデータバス２を任意に設定し
た後、ＷＥをＬＯＷ”から”ＨＩＧＨ”にすることによ
り行われる。読み出しは、第６図に示すように、Ｏ３を
”Ｌｏｔ”、ＷＥをＨＩＧＨ”、アドレスバス１及びデ
ータバス２を任意に設定した後、Ｏｘ信号４をＨＩＧＨ
”からＬＯＷ”にすることにより行われる。
たメモリカード１１においては、制御信号として書込み
の制御を行うライトイネーブル信号５（以下ＷＥとする
）、読み出しの制御を行うアウトプットイネーブル信号
４（以下ＯＥとする）及びメモリチップの選択を行うチ
ップセレクト信号３（以下Ｏ８とする）の制御により書
込み、読み出しが行われる。書込みは、第４図のタイε
７７図に示すように、Ｏ８をロウレベル（以下”ＬＯＷ
”とする）、ＯＥをハイレベル（以下”ＨＩＧＨ”とす
る）、アドレスバス１及びデータバス２を任意に設定し
た後、ＷＥをＬＯＷ”から”ＨＩＧＨ”にすることによ
り行われる。読み出しは、第６図に示すように、Ｏ３を
”Ｌｏｔ”、ＷＥをＨＩＧＨ”、アドレスバス１及びデ
ータバス２を任意に設定した後、Ｏｘ信号４をＨＩＧＨ
”からＬＯＷ”にすることにより行われる。
発明が解決しようとする問題点
このような従来のメモリーカードでは、カード内部でＩ
Ｃメモリ９の制御信号（ａｓ、 ｗｘ、 ｏｘ ）とカ
ード端子６が直接継がれているため、書込み・読み出し
の制御は、外部機器１２からの制御に頼る必要があり、
データの保護が必要なメモリカードに対しては、カード
自体書込み保護機能が付いていないため、データの破壊
を起す可能性があった。
Ｃメモリ９の制御信号（ａｓ、 ｗｘ、 ｏｘ ）とカ
ード端子６が直接継がれているため、書込み・読み出し
の制御は、外部機器１２からの制御に頼る必要があり、
データの保護が必要なメモリカードに対しては、カード
自体書込み保護機能が付いていないため、データの破壊
を起す可能性があった。
本発明はかかる点に鑑みてなされたもので、簡単な構成
で書込み保護を行うメモリーカードを提供することを目
的としている。
で書込み保護を行うメモリーカードを提供することを目
的としている。
問題点を解決するための手段
本発明は上記問題点を解決するため、メモリーカード内
部のライトイネーブル信号を遮断するライトプロテクト
用スイッチと、このスイッチのオフ時に常時書込み保護
を行うためライトイネーブル信号をプルアップする抵抗
とを設けたものである。
部のライトイネーブル信号を遮断するライトプロテクト
用スイッチと、このスイッチのオフ時に常時書込み保護
を行うためライトイネーブル信号をプルアップする抵抗
とを設けたものである。
作用
本発明は、上記した構成によりライトプロテクト用スイ
ッチをオフした時に、プルアップ抵抗により常にＷｚ倍
信号”ＨＩＧＨ″になり、メモリカードの入力端子にい
かなる信号が入力されても、データの破壊はおこらない
。
ッチをオフした時に、プルアップ抵抗により常にＷｚ倍
信号”ＨＩＧＨ″になり、メモリカードの入力端子にい
かなる信号が入力されても、データの破壊はおこらない
。
実施例
第１図は本発明の一実施例である書込み保護機能付きメ
モリーカードのブロック図である。第１図において、ア
ドレスバス１、データバス２及び二つの制御信号Ｃ５３
・０ＩＣＡ用の各端子６はＩＣメモリ９に直接継がれて
いる。しがしＷＥ信号５用の端子６はＩＣメモリ９との
間に信号を遮断するためのライトプロテクト用スイッチ
７及びスイッチ７とＩＣメモリ９の間にＷｘ信号５を常
にＨＩＧＨ”にするだめのプルアップ抵抗８が設けられ
ている。ライトプロテクト用スイッチ７がスイッチオン
されている時は、端子６から入力されたＷＥ信号５は、
そのままＩＣメモリ９に入力されるため、従来のメモリ
セード１１同様、自由にデータの書込み・読み出しが行
われる。これに対し、ライトプロテクト用スイッチ７が
スイッチオフされている時は、端子６から入力されたＷ
ＴＬ信号６は遮断され、信号レベルに関係なく′ＩＣメ
モリ９に入力されるＷＥ信号６はプルアップ抵抗８によ
ｆｉ ”ＨＩＧＨ”になる。これにょシ、ＩＣメモリ９
へのデータの書込みが不可能になシ、読み出しのみが可
能になる。第２図は、本発明のメモリーカード外形図の
一例である。メモリ−カ−ス１０、メモリーカード端子
４及びライトプロテクト用スイッチ７から構成されてお
り、スイッチ７をオフすることにより書込み保護機能が
働く。例えば、スイッチ７として厚さ２ｍｍの松下電子
部品（株）製（ＩＣ８Ｄ−１０６００）を使用すること
にょシ、厚さ約２ｍｍの書込み保護機能付きメモリーカ
ードを提供することができる。
モリーカードのブロック図である。第１図において、ア
ドレスバス１、データバス２及び二つの制御信号Ｃ５３
・０ＩＣＡ用の各端子６はＩＣメモリ９に直接継がれて
いる。しがしＷＥ信号５用の端子６はＩＣメモリ９との
間に信号を遮断するためのライトプロテクト用スイッチ
７及びスイッチ７とＩＣメモリ９の間にＷｘ信号５を常
にＨＩＧＨ”にするだめのプルアップ抵抗８が設けられ
ている。ライトプロテクト用スイッチ７がスイッチオン
されている時は、端子６から入力されたＷＥ信号５は、
そのままＩＣメモリ９に入力されるため、従来のメモリ
セード１１同様、自由にデータの書込み・読み出しが行
われる。これに対し、ライトプロテクト用スイッチ７が
スイッチオフされている時は、端子６から入力されたＷ
ＴＬ信号６は遮断され、信号レベルに関係なく′ＩＣメ
モリ９に入力されるＷＥ信号６はプルアップ抵抗８によ
ｆｉ ”ＨＩＧＨ”になる。これにょシ、ＩＣメモリ９
へのデータの書込みが不可能になシ、読み出しのみが可
能になる。第２図は、本発明のメモリーカード外形図の
一例である。メモリ−カ−ス１０、メモリーカード端子
４及びライトプロテクト用スイッチ７から構成されてお
り、スイッチ７をオフすることにより書込み保護機能が
働く。例えば、スイッチ７として厚さ２ｍｍの松下電子
部品（株）製（ＩＣ８Ｄ−１０６００）を使用すること
にょシ、厚さ約２ｍｍの書込み保護機能付きメモリーカ
ードを提供することができる。
発明の効果
以上述べてきたように、本発明によれば、きわめて簡単
な構成によシ、正確にデータの保護を行う書込み保護機
能付きメモリーカードが実現でき、重要文書等のデータ
保膜の必要な記憶にきわめて有用なものとなる。
な構成によシ、正確にデータの保護を行う書込み保護機
能付きメモリーカードが実現でき、重要文書等のデータ
保膜の必要な記憶にきわめて有用なものとなる。
第１図は本発明の一実施例である書込み保護機能付きメ
モ１Ｊ−カードを示すブロック図、第２図はその斜視図
、第３図は従来のメモリーカードとその外部機器のブロ
ック図、第４図は書込み時のタイばング図、第５図は読
み出し時のタイピング図である。 −１・・・・・・アドレスバス、２・・・・・・データ
バス、３・・・・・・ａＳ信号、４・・・・・・ＯＩＣ
信号、５・旧・・ＷＸ信号、６・・・・・・メモリカー
ド端子、７・・・・・・ライトプロテクト用スイッチ、
８・山・・プルアップ抵抗、９・・川・ＩＣメモリ、１
ｏ・・・・・・カードケース、１１・・・・・・メモリ
ーカード、１２・・・・・・外部機器、１３・山・・制
御信号バスＯ 代理人の氏名 弁理士 中 尾 敏 男 ほか１名／−
−−アドレスンＶス ２−一データハ゛ス ３−０這号 １ｔ−ｆイ１１号 、ｆ−ｉ椙号 第 １ 図 ６−メモリ刀−ド
堵子７−−−ライトブロテク）昂ス４．汁 ｇ−−−プルアップπ１九 ９−ＩＣメモリ ／θ−−カードケース 第２図 Δ ／−−アトしスバス ２−−−テ“−タハ゛ス ３−一一ご４１号 １ｌ−１ａち ６− 可信号 乙−−−メモリ刀−ド堝ｅ ｑ −−−ＩＣメモリ ／１−−−メモリカード 第３図 ／２−りＦ鵞Ｓ邑 ／３−−一智り卸株号バス
モ１Ｊ−カードを示すブロック図、第２図はその斜視図
、第３図は従来のメモリーカードとその外部機器のブロ
ック図、第４図は書込み時のタイばング図、第５図は読
み出し時のタイピング図である。 −１・・・・・・アドレスバス、２・・・・・・データ
バス、３・・・・・・ａＳ信号、４・・・・・・ＯＩＣ
信号、５・旧・・ＷＸ信号、６・・・・・・メモリカー
ド端子、７・・・・・・ライトプロテクト用スイッチ、
８・山・・プルアップ抵抗、９・・川・ＩＣメモリ、１
ｏ・・・・・・カードケース、１１・・・・・・メモリ
ーカード、１２・・・・・・外部機器、１３・山・・制
御信号バスＯ 代理人の氏名 弁理士 中 尾 敏 男 ほか１名／−
−−アドレスンＶス ２−一データハ゛ス ３−０這号 １ｔ−ｆイ１１号 、ｆ−ｉ椙号 第 １ 図 ６−メモリ刀−ド
堵子７−−−ライトブロテク）昂ス４．汁 ｇ−−−プルアップπ１九 ９−ＩＣメモリ ／θ−−カードケース 第２図 Δ ／−−アトしスバス ２−−−テ“−タハ゛ス ３−一一ご４１号 １ｌ−１ａち ６− 可信号 乙−−−メモリ刀−ド堝ｅ ｑ −−−ＩＣメモリ ／１−−−メモリカード 第３図 ／２−りＦ鵞Ｓ邑 ／３−−一智り卸株号バス
Claims (1)
- 制御信号として負論理のライトイネーブル信号が供給さ
れる入力端子と、前記ライトイネーブル信号を遮断する
ことにより書込み保護を行うライトプロテクト用スイッ
チと、このスイッチのオフ時に常時書込み保護を行うた
めライトイネーブル信号をプルアップする抵抗とを有す
るメモリーカード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62122958A JPS63288343A (ja) | 1987-05-20 | 1987-05-20 | メモリ−カ−ド |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62122958A JPS63288343A (ja) | 1987-05-20 | 1987-05-20 | メモリ−カ−ド |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63288343A true JPS63288343A (ja) | 1988-11-25 |
Family
ID=14848839
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62122958A Pending JPS63288343A (ja) | 1987-05-20 | 1987-05-20 | メモリ−カ−ド |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63288343A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0465741A (ja) * | 1990-07-05 | 1992-03-02 | Mitsubishi Electric Corp | 携帯型記憶装置 |
| US5350945A (en) * | 1991-12-18 | 1994-09-27 | Casio Computer Co., Ltd. | Coin-shaped integrated circuit memory device |
| EP1300769A2 (en) * | 1997-06-04 | 2003-04-09 | Sony Corporation | External storrage apparatus, control apparatus therefor, and data transmission/reception apparatus |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5927349A (ja) * | 1982-08-03 | 1984-02-13 | Sharp Corp | 電子機器 |
| JPS6248097B2 (ja) * | 1979-12-07 | 1987-10-12 | Dba Sa |
-
1987
- 1987-05-20 JP JP62122958A patent/JPS63288343A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6248097B2 (ja) * | 1979-12-07 | 1987-10-12 | Dba Sa | |
| JPS5927349A (ja) * | 1982-08-03 | 1984-02-13 | Sharp Corp | 電子機器 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0465741A (ja) * | 1990-07-05 | 1992-03-02 | Mitsubishi Electric Corp | 携帯型記憶装置 |
| US5350945A (en) * | 1991-12-18 | 1994-09-27 | Casio Computer Co., Ltd. | Coin-shaped integrated circuit memory device |
| EP1300769A2 (en) * | 1997-06-04 | 2003-04-09 | Sony Corporation | External storrage apparatus, control apparatus therefor, and data transmission/reception apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR880014564A (ko) | 메모리 장치용 출력 버퍼 제어회로 | |
| JPS6242354B2 (ja) | ||
| JPS63288343A (ja) | メモリ−カ−ド | |
| ATE87107T1 (de) | Einrichtung zum schutz von daten. | |
| RU2022343C1 (ru) | Устройство защиты памяти | |
| JPS59116838A (ja) | カ−ド情報の読出し書込み制御方式 | |
| JPS62286143A (ja) | 半導体記憶装置 | |
| JPS61157955A (ja) | タグ制御方式 | |
| KR930020277A (ko) | 공유메모리를 이용한 데이타 전송 방법 | |
| Yoshizawa et al. | A micro-processor interfaced 1 MBIT bubble memory | |
| SU746742A1 (ru) | Устройство дл защиты пам ти | |
| JPH0222473B2 (ja) | ||
| JPS62242256A (ja) | メモリカ−ドの書込み保護方式 | |
| JPS6273349A (ja) | 半導体記憶装置 | |
| JPS57207942A (en) | Unpacking circuit | |
| JPS5447538A (en) | Channel device | |
| JPS61139871A (ja) | 文書処理装置 | |
| JPH04130917A (ja) | 電子ディスク装置 | |
| JPS648463A (en) | Memory management device | |
| JPS58195260A (ja) | 電子装置 | |
| JPS63288382A (ja) | メモリーカード | |
| JPH01105389A (ja) | データラッチ回路 | |
| KR940001153A (ko) | 입/출력 공통 데이타라인을 가지는 시리얼 액세스 메모리장치 | |
| JPH03280180A (ja) | Ｉｃカード | |
| JPS5698772A (en) | Magnetic bubble memory device |