JPS63279293A - 画像表示装置 - Google Patents
画像表示装置Info
- Publication number
- JPS63279293A JPS63279293A JP62113757A JP11375787A JPS63279293A JP S63279293 A JPS63279293 A JP S63279293A JP 62113757 A JP62113757 A JP 62113757A JP 11375787 A JP11375787 A JP 11375787A JP S63279293 A JPS63279293 A JP S63279293A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- signal
- output
- input
- vertical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 10
- 230000004044 response Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 2
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
- G09G5/391—Resolution modifying circuits, e.g. variable screen formats
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Controls And Circuits For Display Device (AREA)
- Image Processing (AREA)
- Digital Computer Display Output (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はメモリ内から読み出した画像データに従って
表示画面上を走査して所定の画像を表示する時の画像の
拡大表示を行う画像表示装置に関する。
表示画面上を走査して所定の画像を表示する時の画像の
拡大表示を行う画像表示装置に関する。
表示画面上を走査して画像表示を行う表示装置は、画面
の同期をとる垂直同期信号、走査線の同期をとる水平同
期信号および画素同期信号に同期して、画像を順次表示
部に出力することにより画像を表示する。
の同期をとる垂直同期信号、走査線の同期をとる水平同
期信号および画素同期信号に同期して、画像を順次表示
部に出力することにより画像を表示する。
第５図はこの走査線方式で画像表示を行う従来の画像表
示袋１置の構成図である。図において、１は画像データ
を記憶するメモリ、２はメモリ１を制御するメモリ制御
部、３はメモリｌに記憶する画像データを出力するプロ
セッサ、４はプロセッサ３からの画像データを拡大し、
メモリ１に出力する拡大処理部、５はメモリ１のデータ
を画素に分解して出力するシフトレジスタである。６は
表示部の画素周期と同じ周波数を発振する発振器、７は
水平同期信号から走査線の数を計数する垂直アドレスカ
ウンタ、８は発振器６から出力される画素同期信号から
画素位置を計数する水平アドレスカウンタである。
示袋１置の構成図である。図において、１は画像データ
を記憶するメモリ、２はメモリ１を制御するメモリ制御
部、３はメモリｌに記憶する画像データを出力するプロ
セッサ、４はプロセッサ３からの画像データを拡大し、
メモリ１に出力する拡大処理部、５はメモリ１のデータ
を画素に分解して出力するシフトレジスタである。６は
表示部の画素周期と同じ周波数を発振する発振器、７は
水平同期信号から走査線の数を計数する垂直アドレスカ
ウンタ、８は発振器６から出力される画素同期信号から
画素位置を計数する水平アドレスカウンタである。
次に動作について説明する。まず表示する画像の原デー
タをプロセッサ３が拡大処理部４に出力する。拡大処理
部４は原画像データまたは拡大処理を施した画像データ
をメモリ１に出力すると共に、メモリ制御部２にメモリ
１への書き込み要求を出力する。メモリ制＋ｎ ｔａＢ
２は拡大処理部４からの書き込み要求により、メモリ
１への画像データ書き込みを実施する。
タをプロセッサ３が拡大処理部４に出力する。拡大処理
部４は原画像データまたは拡大処理を施した画像データ
をメモリ１に出力すると共に、メモリ制御部２にメモリ
１への書き込み要求を出力する。メモリ制＋ｎ ｔａＢ
２は拡大処理部４からの書き込み要求により、メモリ
１への画像データ書き込みを実施する。
メモリ１に書き込まれた画像データの表示は、次のよう
に行われる。表示画面の先頭を示す垂直同期信号が入力
端子９から垂直アドレスカランタフに与えられると、垂
直アドレスカウンタ７はこの垂直同期信号により表示画
面の（垂直方向先頭メモリアドレス）−１に初期化され
る。さらに、表示する走査線と同期をとる水平同期信号
が入力端子１０から垂直アドレスカウンタ７、水平アド
レスカウンタ８に与えられる。垂直アドレスカウンタ７
はこの水平同期信号を受はアドレスが１進む。水平アド
レスカウンタ８はこの水平同期信号により水平方向先頭
メモリアドレスに初期化される。垂直方向メモリアドレ
ス、水平方向メモリアドレスは以上のように初期化され
、メモリ制御部２に与えられる。メモリ制御部２はこの
アドレスをメモリ１に出力し、メモリ１の内容を読み出
しシフトレジスタ５に出力する。シフトレジスタ５はメ
モリ１から読み出された表示情報を発振器６から出力さ
れる表示部の画素周期と同じクロック信号により画素単
位に分解し、画素出力端子１）に出力する。６シフトレ
ジスタ５から全ての画素が出力されると水平アドレスカ
ウンタ８の値は、発振器６からのクロック信号により進
み、次のメモリアドレスがメモリ制御部２に与えられる
。
に行われる。表示画面の先頭を示す垂直同期信号が入力
端子９から垂直アドレスカランタフに与えられると、垂
直アドレスカウンタ７はこの垂直同期信号により表示画
面の（垂直方向先頭メモリアドレス）−１に初期化され
る。さらに、表示する走査線と同期をとる水平同期信号
が入力端子１０から垂直アドレスカウンタ７、水平アド
レスカウンタ８に与えられる。垂直アドレスカウンタ７
はこの水平同期信号を受はアドレスが１進む。水平アド
レスカウンタ８はこの水平同期信号により水平方向先頭
メモリアドレスに初期化される。垂直方向メモリアドレ
ス、水平方向メモリアドレスは以上のように初期化され
、メモリ制御部２に与えられる。メモリ制御部２はこの
アドレスをメモリ１に出力し、メモリ１の内容を読み出
しシフトレジスタ５に出力する。シフトレジスタ５はメ
モリ１から読み出された表示情報を発振器６から出力さ
れる表示部の画素周期と同じクロック信号により画素単
位に分解し、画素出力端子１）に出力する。６シフトレ
ジスタ５から全ての画素が出力されると水平アドレスカ
ウンタ８の値は、発振器６からのクロック信号により進
み、次のメモリアドレスがメモリ制御部２に与えられる
。
以上の動作により表示が継続される。
第６図（ａ）は拡大処理部４で拡大処理を行わなかった
場合のクロック信号と水平同期信号の関係を一示したも
のであり、第６図中）は拡大処理部４で縦横２倍に処理
をしてメモリ１に表示データを書き込んだ場合のもので
ある。
場合のクロック信号と水平同期信号の関係を一示したも
のであり、第６図中）は拡大処理部４で縦横２倍に処理
をしてメモリ１に表示データを書き込んだ場合のもので
ある。
従来の画像表示装置は以上のように構成されていたので
、画像を拡大して表示する場合、画像メモリに画像を拡
大処理を行うことが必要で、表示処理に要する時間が増
大することや、複雑な拡大処理装置が必要である欠点が
あった。
、画像を拡大して表示する場合、画像メモリに画像を拡
大処理を行うことが必要で、表示処理に要する時間が増
大することや、複雑な拡大処理装置が必要である欠点が
あった。
この発明は、上記のような問題点を解消するためになさ
れたもので、画像メモリに書き込むデータは、表示する
大きさにかかわらず同じものを使用できるとともに、容
易に拡大表示ができる表示装置を得ることを目的とする
。
れたもので、画像メモリに書き込むデータは、表示する
大きさにかかわらず同じものを使用できるとともに、容
易に拡大表示ができる表示装置を得ることを目的とする
。
このためこの発明にかかる画像表示装置は、画素同期信
号の周期を変える可変手段１３と、水平同期信号の出力
に対して複数回に１回の割合で出力を許可する制御手段
１２とを設け、メモリ１内から読み出した画像データを
複数の画素位置に割り当てて画像の拡大表示を行うこと
を特徴とするものである。
号の周期を変える可変手段１３と、水平同期信号の出力
に対して複数回に１回の割合で出力を許可する制御手段
１２とを設け、メモリ１内から読み出した画像データを
複数の画素位置に割り当てて画像の拡大表示を行うこと
を特徴とするものである。
メモリ１内から読み出された画像データは可変手段１３
によって変えられた画素同期信号に従って出力される。
によって変えられた画素同期信号に従って出力される。
この出力された画像データは制御手段１２によって出力
が制御された水平同期信号に同期を合わせて表示画面上
を走査する走査線に従って表示画面上に表示される。こ
の結果、メモリ１内の画像データは複数の画素位置に割
り当てられることになり、画像の拡大表示が行われる。
が制御された水平同期信号に同期を合わせて表示画面上
を走査する走査線に従って表示画面上に表示される。こ
の結果、メモリ１内の画像データは複数の画素位置に割
り当てられることになり、画像の拡大表示が行われる。
以下この発明の一実施例を図について説明する。
第１図はこ６の発明の一実施例による画像表示装置の構
成を示す図である。なお、従来例と同−又は、相当部分
には同一符号を用いてその説明は省略する。
成を示す図である。なお、従来例と同−又は、相当部分
には同一符号を用いてその説明は省略する。
第１図において１２はプロセッサ３からの指示により水
平同期信号の出力を制御し、この出力を複数回に１回だ
けの割合で垂直アドレスカランタフに出力する制御手段
としての垂直アドレス制御部、１３はプロセッサ３から
の指示により発振器６からの出力クロック信号を分周出
力する可変手段としての分周器である。
平同期信号の出力を制御し、この出力を複数回に１回だ
けの割合で垂直アドレスカランタフに出力する制御手段
としての垂直アドレス制御部、１３はプロセッサ３から
の指示により発振器６からの出力クロック信号を分周出
力する可変手段としての分周器である。
次に動作について説明する。まず表示画像データをプロ
セッサ３がメモリ１に出力すると共に、メモリ制御部２
にメモリ１への書き込み要求を出力する。メモリ制御部
２はプロセッサ３からの書き込み要求により、メモリｌ
への画像データ書き込みを実施する。
セッサ３がメモリ１に出力すると共に、メモリ制御部２
にメモリ１への書き込み要求を出力する。メモリ制御部
２はプロセッサ３からの書き込み要求により、メモリｌ
への画像データ書き込みを実施する。
メモリｌに書き込まれた画像データの表示は、次のよう
に行われる。プロセッサ３は表示動作に先だち表示する
画像の拡大率を垂直アドレス制御部１２および分周器１
３に出力する。分周器１３はプロセッサ３からの拡大倍
率指示により、発振器６の出力クロック信号を１／拡大
率に分周しシフトレジスタ５．水平アドレスカウンタ８
に出力する。
に行われる。プロセッサ３は表示動作に先だち表示する
画像の拡大率を垂直アドレス制御部１２および分周器１
３に出力する。分周器１３はプロセッサ３からの拡大倍
率指示により、発振器６の出力クロック信号を１／拡大
率に分周しシフトレジスタ５．水平アドレスカウンタ８
に出力する。
表示画面の先頭を示す垂直同期信号が入力端子９から垂
直アドレスカウンタ７、垂直アドレス制御部１２に与え
られると、垂直アドレスカウンタ７はこの垂直同期信号
により表示画面の（垂直方向先頭メモリアドレス）−１
に初期化され、垂直アドレス制御部１２は、垂直アドレ
スカウンタ７へ垂直アドレス変更許可信号を出力する。
直アドレスカウンタ７、垂直アドレス制御部１２に与え
られると、垂直アドレスカウンタ７はこの垂直同期信号
により表示画面の（垂直方向先頭メモリアドレス）−１
に初期化され、垂直アドレス制御部１２は、垂直アドレ
スカウンタ７へ垂直アドレス変更許可信号を出力する。
さらに表示する走査線と同期をとる水平同期信号が入力
端子１０から垂直アドレスカウンタ７、水平アドレスカ
ウンタ８．垂直アドレス制御部１２に与えられる。垂直
アドレスカウンタ７は、この水平同期信号と垂直アドレ
ス制御部１２から出力される垂直アドレス変更許可信号
によりアドレスが１進む。 水平アドレスカウンタ８は
この水平同期信号により、水平方向先頭メモリアドレス
に初期化される。垂直アドレス制御部１２はプロセッサ
３からの拡大率指示が１倍でない場合、水平同期信号が
有効状態から無効状態になった時、垂直アドレスカウン
タ７への垂直アドレス変更許可信号を停止する。
端子１０から垂直アドレスカウンタ７、水平アドレスカ
ウンタ８．垂直アドレス制御部１２に与えられる。垂直
アドレスカウンタ７は、この水平同期信号と垂直アドレ
ス制御部１２から出力される垂直アドレス変更許可信号
によりアドレスが１進む。 水平アドレスカウンタ８は
この水平同期信号により、水平方向先頭メモリアドレス
に初期化される。垂直アドレス制御部１２はプロセッサ
３からの拡大率指示が１倍でない場合、水平同期信号が
有効状態から無効状態になった時、垂直アドレスカウン
タ７への垂直アドレス変更許可信号を停止する。
垂直メモリアドレス、水平メモリアドレスは以上のよう
に初期化され、メモリ制御部２に与えられる。メモリ制
御部２はこのアドレスをメモリ１に出力し、メモリｌの
内容を読み出しシフトレジスタ５に出力する。シフトレ
ジスタ５はメモリ１から読み出された表示情報を、分周
器１３から出力される表示部の画素周期の１／拡大率・
クロック信号により分解し、水平方向に拡大された画素
信号を画素出力端子１）に出力する。シフトレジスタ５
から全ての画素が出力されると水平アドレスカウンタ８
の値は、分周器１３からの１／拡大率・クロック信号に
より進み、次のメモリアドレスがメモリ制御部２に与え
られる。
に初期化され、メモリ制御部２に与えられる。メモリ制
御部２はこのアドレスをメモリ１に出力し、メモリｌの
内容を読み出しシフトレジスタ５に出力する。シフトレ
ジスタ５はメモリ１から読み出された表示情報を、分周
器１３から出力される表示部の画素周期の１／拡大率・
クロック信号により分解し、水平方向に拡大された画素
信号を画素出力端子１）に出力する。シフトレジスタ５
から全ての画素が出力されると水平アドレスカウンタ８
の値は、分周器１３からの１／拡大率・クロック信号に
より進み、次のメモリアドレスがメモリ制御部２に与え
られる。
垂直アドレス制御部１２は、水平同期信号が有効状態か
ら無効状態に遷移する回数を計数し、プロセッサ３から
与えられた拡大率と計数した回数が一致したときに、垂
直アドレスカウンタ７へ垂直アドレス変更許可信号を出
力する。また、垂直アドレスカウンタ７へ垂直アドレス
変更許可信号を出力しているときに、水平同期信号が有
効状態から無効状態に遷移すると、計数値は１となり、
垂直アドレス変更許可信号の出力を停止する。軸信号を
→修央畢１回入力するごとに１進む。これにより走査線
上の画像情報は、走査線複数（拡大率）本分同じものが
メモリから読み出され出力されることにより、垂直方向
の拡大表示が行われる。
ら無効状態に遷移する回数を計数し、プロセッサ３から
与えられた拡大率と計数した回数が一致したときに、垂
直アドレスカウンタ７へ垂直アドレス変更許可信号を出
力する。また、垂直アドレスカウンタ７へ垂直アドレス
変更許可信号を出力しているときに、水平同期信号が有
効状態から無効状態に遷移すると、計数値は１となり、
垂直アドレス変更許可信号の出力を停止する。軸信号を
→修央畢１回入力するごとに１進む。これにより走査線
上の画像情報は、走査線複数（拡大率）本分同じものが
メモリから読み出され出力されることにより、垂直方向
の拡大表示が行われる。
ここで更に垂直アドレス制御部及び分周器の構成を詳細
に説明する。
に説明する。
第２図は垂直アドレス制御部１２の構成を示す図である
。１２６は垂直同期信号を伝える信号線、１２７は水平
同期信号を伝える信号線、１２８はプロセッサ３からの
拡大率を伝える信号線、１２９は垂直アドレス変更許可
信号を出力する信号線である。
。１２６は垂直同期信号を伝える信号線、１２７は水平
同期信号を伝える信号線、１２８はプロセッサ３からの
拡大率を伝える信号線、１２９は垂直アドレス変更許可
信号を出力する信号線である。
１２１は拡大率を記憶するレジスタ、１２２はセレクタ
である。セレクタ１２２は数値ｌが入力される入力端子
ＡＩと、レジスタ１２１の保持内容が入力される入力端
子Ｂｌと出力端子Ｙと垂直同期信号を入力するセレクト
端子Ｓとを有している。そして、セレクタ１２２はセレ
クト端子Ｓに入力される垂直同期信号の論理状態に応じ
て入力端子ＡＩ、ＢＩの各入力内容のいずれか一方を出
刃端子Ｙより選択的に出力する。ここでは垂直同期信号
が有効な状態（“ｌｏの杖Ｍンでセレクタ１２２のセレ
クト入力端子Ｓに入力するとセレクタ１２２は入力端子
ＢＩの入力内容を選択し、垂直同期信号が無効な状ａ
＜ ”ｏ’ の状Ｂ）の場合入力端子ＡＩの入力内容を
選択する。
である。セレクタ１２２は数値ｌが入力される入力端子
ＡＩと、レジスタ１２１の保持内容が入力される入力端
子Ｂｌと出力端子Ｙと垂直同期信号を入力するセレクト
端子Ｓとを有している。そして、セレクタ１２２はセレ
クト端子Ｓに入力される垂直同期信号の論理状態に応じ
て入力端子ＡＩ、ＢＩの各入力内容のいずれか一方を出
刃端子Ｙより選択的に出力する。ここでは垂直同期信号
が有効な状態（“ｌｏの杖Ｍンでセレクタ１２２のセレ
クト入力端子Ｓに入力するとセレクタ１２２は入力端子
ＢＩの入力内容を選択し、垂直同期信号が無効な状ａ
＜ ”ｏ’ の状Ｂ）の場合入力端子ＡＩの入力内容を
選択する。
１２３はカウンタである。カウンタ１２３はセレクタ１
２２の出力端子Ｙと接続し、初期値が入力される入力端
子Ｉと、クロック信号入力端子′ｒと初期設定要求入力
端子りと、計数値出力端子αを有している。そしてカウ
ンタ１２３は初期設定要求入力端子りの入力値が“Ｏ”
でクロック信号入力端子Ｔの入力信号°０°から“１゛
に変化すると保持している数値に１′を加算し計数値出
力端子０に出力し保持する。また初期設定要求入力端子
りの入力値が“１゛で、クロック信号入力端子Ｔの入力
信号が“０゛から“ｌｏに変化すると入力端子■に与え
られている数値を計数値出力端子αに出力し保持する。
２２の出力端子Ｙと接続し、初期値が入力される入力端
子Ｉと、クロック信号入力端子′ｒと初期設定要求入力
端子りと、計数値出力端子αを有している。そしてカウ
ンタ１２３は初期設定要求入力端子りの入力値が“Ｏ”
でクロック信号入力端子Ｔの入力信号°０°から“１゛
に変化すると保持している数値に１′を加算し計数値出
力端子０に出力し保持する。また初期設定要求入力端子
りの入力値が“１゛で、クロック信号入力端子Ｔの入力
信号が“０゛から“ｌｏに変化すると入力端子■に与え
られている数値を計数値出力端子αに出力し保持する。
１２４は比較器である。比較器１２４はカウンタ１２３
の保持内容が入力される入力端子Ａと、レジスタ１２１
が記憶している拡大率を入力する入力端子Ｂと、出力端
子ＥＱを有している。出力端子ＥＱは“０゛または“１
°の値をとり、入力端子ＡＩに入力されたデータが入力
端子ＢＴに入力されたデータと同じとき°１゛となる。
の保持内容が入力される入力端子Ａと、レジスタ１２１
が記憶している拡大率を入力する入力端子Ｂと、出力端
子ＥＱを有している。出力端子ＥＱは“０゛または“１
°の値をとり、入力端子ＡＩに入力されたデータが入力
端子ＢＴに入力されたデータと同じとき°１゛となる。
比較器１２４の出力端子ＥＱからの出力信号が垂直アド
レス変更許可信号であり、信号線１２９を通してし、そ
れらの論理積をとり、その結果をカウンタ１２３のクロ
・ツタ入力端子Ｔに出力する。
レス変更許可信号であり、信号線１２９を通してし、そ
れらの論理積をとり、その結果をカウンタ１２３のクロ
・ツタ入力端子Ｔに出力する。
１３０は比較器１２４のＥＱ端子出力信号と信号線１２
６の垂直同期信号を入力し、カウンタ１２３に出力する
２人力論理和回路である。
６の垂直同期信号を入力し、カウンタ１２３に出力する
２人力論理和回路である。
次にこの第２図の動作について説明する。まずプロセッ
サ３からの拡大率指示は、信号線１２８を通してレジス
タ１２１に記憶される。このとき、信号線１２６の垂直
同期信号は“０゛（無効状態）、信号線１２７の水平同
期信号は０° （無効状態）である。
サ３からの拡大率指示は、信号線１２８を通してレジス
タ１２１に記憶される。このとき、信号線１２６の垂直
同期信号は“０゛（無効状態）、信号線１２７の水平同
期信号は０° （無効状態）である。
次に、信号線１２６の垂直同期信号が“１″（有効状態
）に変化する。セレクタ１２２のセレクト端子Ｓは“ｌ
ｏとなり、レジスタ１２１に保持されている拡大率がセ
レクタ１２２のＢＩ入力端子を通して、出力端子Ｙに出
力される。論理積回路１２５の入力は“１°、 “０°
になり出力は“θ′となり、論理和回路１３０の入力は
“Ｑ ｌ。
）に変化する。セレクタ１２２のセレクト端子Ｓは“ｌ
ｏとなり、レジスタ１２１に保持されている拡大率がセ
レクタ１２２のＢＩ入力端子を通して、出力端子Ｙに出
力される。論理積回路１２５の入力は“１°、 “０°
になり出力は“θ′となり、論理和回路１３０の入力は
“Ｑ ｌ。
°１゛になり出力は“１゛となる。
信号線１２６の垂直同期信号が“１°から“Ｏ゛に変化
すると、論理積回路１２５の出力は“０゛から“１′に
変化し、カウンタ１２３のクロック入力端子Ｔに入力さ
れる。これによりカウンタ１２３は入力端子Ｉに入力さ
れている。拡大率を内部に保持し、出力端子αに出力す
る。
すると、論理積回路１２５の出力は“０゛から“１′に
変化し、カウンタ１２３のクロック入力端子Ｔに入力さ
れる。これによりカウンタ１２３は入力端子Ｉに入力さ
れている。拡大率を内部に保持し、出力端子αに出力す
る。
信号線１２６の垂直同期信号が“Ｏ゛になると、セレク
タ１２２のセレクト端子Ｓは°０°となり、ＡＩ入力端
子に入力されている数値１が出力端子Ｙに出力される。
タ１２２のセレクト端子Ｓは°０°となり、ＡＩ入力端
子に入力されている数値１が出力端子Ｙに出力される。
比較器１２４の入力端子Ａには、カウンタ１２３が保持
している拡大率が入力され、入力端子Ｂにはレジスタ１
２１が保持している拡大率が入力され、出力端子ＥＱに
は“１゛が出力され、垂直アドレス変更許可状態となる
。論理和回路１３０の一方の入力は“１′となりカウン
タ１２３の初期設定要求端子りに“１“が人力される。
している拡大率が入力され、入力端子Ｂにはレジスタ１
２１が保持している拡大率が入力され、出力端子ＥＱに
は“１゛が出力され、垂直アドレス変更許可状態となる
。論理和回路１３０の一方の入力は“１′となりカウン
タ１２３の初期設定要求端子りに“１“が人力される。
信号線１２７の水平同期信号が“１°に変化すると、論
理積回路１２５の出力は“０°になる。
理積回路１２５の出力は“０°になる。
水平同期信号が“１゛から“Ｏ゛に変化すると論理積回
路１２５の出力は“１′に変化し、カウンタ１２３のク
ロック入力端子Ｔの入力も°０゛から“１゛に変化し、
カウンタ１２３の入力端子Ｉに入力されている数値１を
内部に保持し出力端子αに出力する。この動作により比
較器１２４の入力端子Ａ、 Ｂの値は不一致となり、出
力端子ＥＱＯ値が“０”、垂直アドレス変更不可状態と
なる。
路１２５の出力は“１′に変化し、カウンタ１２３のク
ロック入力端子Ｔの入力も°０゛から“１゛に変化し、
カウンタ１２３の入力端子Ｉに入力されている数値１を
内部に保持し出力端子αに出力する。この動作により比
較器１２４の入力端子Ａ、 Ｂの値は不一致となり、出
力端子ＥＱＯ値が“０”、垂直アドレス変更不可状態と
なる。
論理和回路１３０の二つの入力は共に“０° となりカ
ウンタ１２３の初期設定要求入力端子りに“０°が入力
される。
ウンタ１２３の初期設定要求入力端子りに“０°が入力
される。
その後、信号線１２７の水平同期信号が“１゛から“Ｏ
゛に変化するごとにカウンタ１２３の保持内容は１加算
され、拡大率に達すると上記動作更許可信号が拡大率と
して指定した回数に１回出力される。
゛に変化するごとにカウンタ１２３の保持内容は１加算
され、拡大率に達すると上記動作更許可信号が拡大率と
して指定した回数に１回出力される。
また第３図は分周器１３の構成を示す図である。
１３５は発振器６が出力するクロック信号を伝える信号
線、１３６はプロセッサ３からの拡大率を伝える信号線
、１３７は１／拡大率・クロック信号を出力する信号線
である。
線、１３６はプロセッサ３からの拡大率を伝える信号線
、１３７は１／拡大率・クロック信号を出力する信号線
である。
り１２１．カウンタ１２２．比較器１２３と同じである
。
。
カウンタ１３２は入力端子Ｉに数値１．クロック入力端
子Ｔに信号線１３５からクロック信号。
子Ｔに信号線１３５からクロック信号。
初期設定要求端子りに比較器１３３のＥＱ端子出力信号
が入力される。
が入力される。
比較器１３３はカウンタ１３２の保持内容を入力端子Ａ
に、レジスタ１３１の保持内容を入力端子Ｂに入力し、
入力端子Ａ、Ｂの入力値が同じ場合、出力端子に“１゛
を出力する。
に、レジスタ１３１の保持内容を入力端子Ｂに入力し、
入力端子Ａ、Ｂの入力値が同じ場合、出力端子に“１゛
を出力する。
１３４は２人力論理積回路で、入力端子には比較器１３
３のＥＱ端子出力信号と、信号Ｍ１３５のクロック信号
が入力されている。出力端子は信号線１３７が接続され
、１／拡大率・クロック信号が出力される。
３のＥＱ端子出力信号と、信号Ｍ１３５のクロック信号
が入力されている。出力端子は信号線１３７が接続され
、１／拡大率・クロック信号が出力される。
第３図の動作について説明する。まずプロセッサ３から
の拡大率指示は、信号線１３６を通してレジスタ１３１
に記憶される。
の拡大率指示は、信号線１３６を通してレジスタ１３１
に記憶される。
カウンタ１．３２に保持されている内容が、レジスタ１
３１に記憶されている拡大率と同じ場合、比較器１３３
の出力端子ＥＱから“ｌｏが出力される。これにより、
論理積回路１３４は信号線１３５を通して入力されるク
ロック信号を１／拡大率・クロック信号として信号線１
３７に出力する。またカウンタ１３２の初期設定要求入
力端子Ｔには“１゛が入力される。。
３１に記憶されている拡大率と同じ場合、比較器１３３
の出力端子ＥＱから“ｌｏが出力される。これにより、
論理積回路１３４は信号線１３５を通して入力されるク
ロック信号を１／拡大率・クロック信号として信号線１
３７に出力する。またカウンタ１３２の初期設定要求入
力端子Ｔには“１゛が入力される。。
次に、信号、％１ｌ１３５を通してクロック信号が入力
されると、カウンタ１３２は入力端子■に入力されてい
る数値１を内部に保持し、出力端子０に出力する。比較
器１３３のＡ、Ｂ入力端子の入力内容が不一致となり、
出力端子ＥＱは“０゛を出力する。これにより論理積回
路１３４の出力は常に“０°となる。またカウンタ１３
２の初期設定要求入力端子Ｔには“０゛が入力さる。
されると、カウンタ１３２は入力端子■に入力されてい
る数値１を内部に保持し、出力端子０に出力する。比較
器１３３のＡ、Ｂ入力端子の入力内容が不一致となり、
出力端子ＥＱは“０゛を出力する。これにより論理積回
路１３４の出力は常に“０°となる。またカウンタ１３
２の初期設定要求入力端子Ｔには“０゛が入力さる。
さらに、信号線１３５を通してクロック信号が入力され
るごとに、カウンタ１３２の保持内容は１加算される。
るごとに、カウンタ１３２の保持内容は１加算される。
上記動作を繰返すことにより、信号線１３５を通して入
力されたクロック信号は、レジスタ１３１に記憶された
拡大率の回数に１回信号線１３７から出力される。この
ようにして得られた画像データの拡大表示の例を第４図
に示す。
力されたクロック信号は、レジスタ１３１に記憶された
拡大率の回数に１回信号線１３７から出力される。この
ようにして得られた画像データの拡大表示の例を第４図
に示す。
第４図は、水平、垂直方向それぞれ２倍の拡大率で表示
した時の１／拡大率・クロック、水平同期信号、垂直ア
ドレス変更許可信号および走査線上の画像データの関係
を示したものであり、第６図（ｂ）と同じ画像が得られ
る。また本発明の一実施例である第４図のほうが１３画
素情報が少なく効率良く表示を行える。
した時の１／拡大率・クロック、水平同期信号、垂直ア
ドレス変更許可信号および走査線上の画像データの関係
を示したものであり、第６図（ｂ）と同じ画像が得られ
る。また本発明の一実施例である第４図のほうが１３画
素情報が少なく効率良く表示を行える。
以上説明したようにこの発明は、画素同期信号の周期を
変える可変手段と、上記水平同期信号の出力に対して複
数回に１回の割合で出力を許可する制御手段とを設け、
メモリ内から読み出した画像データを複数の画素位置に
割り当てて画像の拡大表示を行うので、画像メモリに拡
大した画像情報を記憶させることが不要となり、画像の
拡大表示を効率よく行える効果がある。
変える可変手段と、上記水平同期信号の出力に対して複
数回に１回の割合で出力を許可する制御手段とを設け、
メモリ内から読み出した画像データを複数の画素位置に
割り当てて画像の拡大表示を行うので、画像メモリに拡
大した画像情報を記憶させることが不要となり、画像の
拡大表示を効率よく行える効果がある。
第１図はこの発明の一実施例を示す画像表示装置の構成
図、第２図は第１図における垂直アドレス制御部の詳細
な構成図、第３図は第１図における分周器の詳細な構成
図、第４図はこの発明における画像データを拡大表示し
た例を示す図、第５図は従来の画像表示装置の構成図、
第６図（ａ）、 （ｂ）は従来の画像表示装置による画
像データの拡大表示例を示す図である。 １・・・メモリ、２・・・メモリ制御部、３・・・プロ
セッサ、５・・・シフトレジスタ、６・・・発振器、７
・・・垂直アドレスカウンタ、８・・・水平アドレスカ
ウンタ、９・・・垂直同期信号入力端子、１０・・・水
平同期信号入力端子、１）・・・画素出力端子、１２・
・・垂直アドレス制御部（制御手段）、１３・・・分周
器（可変手段）。 なお、図中、同一符号は同−又は相当部分を示す。 代理人 大 岩 増 雄（ばか２名）し−−−
−−−−−−−−−−−−−−−−−一一一。 第３図 第４図 慄５図 」６図
図、第２図は第１図における垂直アドレス制御部の詳細
な構成図、第３図は第１図における分周器の詳細な構成
図、第４図はこの発明における画像データを拡大表示し
た例を示す図、第５図は従来の画像表示装置の構成図、
第６図（ａ）、 （ｂ）は従来の画像表示装置による画
像データの拡大表示例を示す図である。 １・・・メモリ、２・・・メモリ制御部、３・・・プロ
セッサ、５・・・シフトレジスタ、６・・・発振器、７
・・・垂直アドレスカウンタ、８・・・水平アドレスカ
ウンタ、９・・・垂直同期信号入力端子、１０・・・水
平同期信号入力端子、１）・・・画素出力端子、１２・
・・垂直アドレス制御部（制御手段）、１３・・・分周
器（可変手段）。 なお、図中、同一符号は同−又は相当部分を示す。 代理人 大 岩 増 雄（ばか２名）し−−−
−−−−−−−−−−−−−−−−−一一一。 第３図 第４図 慄５図 」６図
Claims (2)
- （１）メモリ内から読み出した画像データを画素同期信
号に同期して順次表示部に出力し、 水平及び垂直同期信号に同期を 合わせて表示画面上を走査して所定の画像を得る画像表
示装置において、 上記画素同期信号の周期を変える可変手段と、上記水平
同期信号の出力に対して複数回に１回の割合で出力を許
可する制御手段とを設け、メモリ内から読み出した画像
データを複数の画素位置に割り当てて画像の拡大表示を
行うことを特徴とする画像表示装置。 - （２）上記可変手段は分周回路で構成されていることを
特徴とする特許請求の範囲第１項記載の画像表示装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62113757A JPS63279293A (ja) | 1987-05-11 | 1987-05-11 | 画像表示装置 |
| US07/191,246 US4952923A (en) | 1987-05-11 | 1988-05-06 | Display apparatus with image expanding capability |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62113757A JPS63279293A (ja) | 1987-05-11 | 1987-05-11 | 画像表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63279293A true JPS63279293A (ja) | 1988-11-16 |
Family
ID=14620367
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62113757A Pending JPS63279293A (ja) | 1987-05-11 | 1987-05-11 | 画像表示装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4952923A (ja) |
| JP (1) | JPS63279293A (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH088661B2 (ja) * | 1988-07-11 | 1996-01-29 | 三星電子株式会社 | ズーム機能のためのアドレス発生回路 |
| US5119082A (en) * | 1989-09-29 | 1992-06-02 | International Business Machines Corporation | Color television window expansion and overscan correction for high-resolution raster graphics displays |
| US5165073A (en) * | 1990-05-04 | 1992-11-17 | Honeywell, Inc. | Facsimile apparatus for producing variable size and resolution images on a reproduction medium |
| US5184154A (en) * | 1990-09-26 | 1993-02-02 | Alliant Techsystems Inc. | Method and apparatus for image production by selective or random exposure element activation |
| US5422678A (en) * | 1991-01-29 | 1995-06-06 | Seiko Epson Corp. | Video processor for enlarging and contracting an image in a vertical direction |
| JPH06167966A (ja) * | 1992-06-15 | 1994-06-14 | Seiko Epson Corp | 表示回路 |
| US5400051A (en) * | 1992-11-12 | 1995-03-21 | International Business Machines Corporation | Method and system for generating variably scaled digital images |
| US6014125A (en) * | 1994-12-08 | 2000-01-11 | Hyundai Electronics America | Image processing apparatus including horizontal and vertical scaling for a computer display |
| JP2923906B2 (ja) * | 1996-06-07 | 1999-07-26 | 日本電気株式会社 | 液晶表示装置の駆動回路 |
| KR200204617Y1 (ko) * | 1996-07-12 | 2000-12-01 | 윤종용 | Lcd모니터의 수직화면 제어장치 |
| US5739867A (en) * | 1997-02-24 | 1998-04-14 | Paradise Electronics, Inc. | Method and apparatus for upscaling an image in both horizontal and vertical directions |
| US6584237B1 (en) * | 1999-08-23 | 2003-06-24 | Pentax Corporation | Method and apparatus for expanding image data |
| JP3732978B2 (ja) * | 1999-08-23 | 2006-01-11 | ペンタックス株式会社 | 画像圧縮および伸張装置とその方法 |
| JP3709106B2 (ja) * | 1999-09-10 | 2005-10-19 | ペンタックス株式会社 | 画像圧縮および伸張装置 |
| US7071992B2 (en) * | 2002-03-04 | 2006-07-04 | Macronix International Co., Ltd. | Methods and apparatus for bridging different video formats |
| TWI456544B (zh) * | 2007-08-31 | 2014-10-11 | Hon Hai Prec Ind Co Ltd | 場景擴展裝置及顯示裝置 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3935381A (en) * | 1974-06-24 | 1976-01-27 | The United States Of America As Represented By The Secretary Of The Navy | Electronic solid state sensor image size control |
| US4087808A (en) * | 1975-10-15 | 1978-05-02 | Vega Servo Control, Inc. | Display monitor for computer numerical control systems |
| GB1581546A (en) * | 1976-07-08 | 1980-12-17 | Xenotron Ltd | Compression and expansion of scanned images |
| JPS55163578A (en) * | 1979-06-05 | 1980-12-19 | Nippon Electric Co | Image control system |
| US4275450A (en) * | 1979-08-01 | 1981-06-23 | Xerox Corporation | Magnification/demagnification apparatus and method |
| US4479119A (en) * | 1980-07-16 | 1984-10-23 | Ricoh Company, Ltd. | CRT Display device |
| JPS5830187B2 (ja) * | 1980-08-18 | 1983-06-27 | 日本国有鉄道 | 自動車群列車編成・輸送装置 |
| JPS5828585A (ja) * | 1981-07-28 | 1983-02-19 | Toyota Motor Corp | 燃料噴射式内燃機関のサ−ジタンク |
| JPS5852231A (ja) * | 1981-09-21 | 1983-03-28 | Nissan Chem Ind Ltd | アリルクロライド類の合成方法 |
| JPS58127466A (ja) * | 1982-01-26 | 1983-07-29 | Fuji Xerox Co Ltd | 画像拡大縮小方式 |
| US4532602A (en) * | 1982-03-08 | 1985-07-30 | The Mead Corporation | Device for electrical variable magnification of document image |
| US4686580A (en) * | 1983-02-10 | 1987-08-11 | Canon Kabushiki Kaisha | Method and apparatus for changing image size |
| US4644339A (en) * | 1983-03-02 | 1987-02-17 | Ruder Donald J | Low vision adapter for display terminals |
| JPS6061796A (ja) * | 1983-09-16 | 1985-04-09 | シャープ株式会社 | 表示装置 |
| US4672369A (en) * | 1983-11-07 | 1987-06-09 | Tektronix, Inc. | System and method for smoothing the lines and edges of an image on a raster-scan display |
-
1987
- 1987-05-11 JP JP62113757A patent/JPS63279293A/ja active Pending
-
1988
- 1988-05-06 US US07/191,246 patent/US4952923A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US4952923A (en) | 1990-08-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63279293A (ja) | 画像表示装置 | |
| KR920010445B1 (ko) | 표시 제어 장치 | |
| JPS63282790A (ja) | 表示制御装置 | |
| US5014128A (en) | Video interface circuit for displaying capturing and mixing a live video image with computer graphics on a video monitor | |
| US5963221A (en) | Device for writing and reading of size reduced video on a video screen by fixing read and write of alternating field memories during resize operation | |
| JPH0429479A (ja) | 画像出力制御装置 | |
| JP2001255860A (ja) | 映像データ転送装置及び映像データの転送方法 | |
| JPS5946397B2 (ja) | 可変精度トレンドグラフ表示装置 | |
| JP3307736B2 (ja) | 画像データ転送装置 | |
| JP2710314B2 (ja) | 道路情報表示コントロールユニット | |
| JPS5835592A (ja) | 表示画面分割装置 | |
| JP3332180B2 (ja) | 画像垂直拡大装置 | |
| JPS62272321A (ja) | 表示方式 | |
| JPS63245084A (ja) | インタレ−ス画像デ−タ変換方式 | |
| JPS5997184A (ja) | 画像処理装置 | |
| JPS63172190A (ja) | 画像表示コントロ−ラ | |
| JPS6292071A (ja) | 拡大表示の制御方式 | |
| JPH10293554A (ja) | 表示ユニットのアドレス設定方式および方法 | |
| JPS61282888A (ja) | 表示制御方式 | |
| JP2575064B2 (ja) | ハードコピーインタフェース回路 | |
| JP2626294B2 (ja) | カラー画像処理装置 | |
| JPH03216691A (ja) | 動画／静止画表示制御装置 | |
| JPH03109593A (ja) | 情報処理装置の表示装置 | |
| JPH01118885A (ja) | ビデオインターフェイス変換方式 | |
| JPH10240199A (ja) | 画像表示制御装置 |