JP2573920B2 - 発振器を監視するための集積回路装置および方法 - Google Patents

発振器を監視するための集積回路装置および方法

Info

Publication number
JP2573920B2
JP2573920B2 JP63085555A JP8555588A JP2573920B2 JP 2573920 B2 JP2573920 B2 JP 2573920B2 JP 63085555 A JP63085555 A JP 63085555A JP 8555588 A JP8555588 A JP 8555588A JP 2573920 B2 JP2573920 B2 JP 2573920B2
Authority
JP
Japan
Prior art keywords
oscillator
frequency
integrated circuit
standby
monitoring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63085555A
Other languages
English (en)
Other versions
JPS63279183A (ja
Inventor
ハインリツヒ、ケスラー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of JPS63279183A publication Critical patent/JPS63279183A/ja
Application granted granted Critical
Publication of JP2573920B2 publication Critical patent/JP2573920B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/1604—Error detection or correction of the data by redundancy in hardware where the fault affects the clock signals of a processing unit and the redundancy is at or within the level of clock signal generation hardware
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08—Clock generators with changeable or programmable clock frequency
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/1608—Error detection by comparing the output signals of redundant hardware
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Oscillators With Electromechanical Resonators (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、一体集積されておりかつ外部の周波数基
準器を介して励振されて集積回路の機能を同期制御する
クロックを供給する発振器を監視するための集積回路装
置に関するものである。
〔従来の技術〕
たとえばマイクロコントローラのように同期クロック
により制御される集積回路は、回路内に一体集積されて
外部周波数基準器、たとえば水晶振動子により周波数を
決定される発振器により通常の仕方でクロック信号を発
生する。
水晶振動子の損傷または周波数基準器から集積回路に
通ずる導線の断線が起ると、発振器は制御不能な状態
に、また集積回路は不定の状態に陥る。集積回路が故障
すると、集積回路により制御されるシステムまたはプロ
セス、たとえば自動車内のエンジン制御装置または自動
化された工業生産設備は制御不能な状態に陥る。
集積回路の機能不良に起因するこのような制御不能な
システムまたはプロセス崩壊を、ユーザーにより構成す
べき外部回路により監視し、また場合によっては除去す
ることは公知である。しかしその際に、一方ではユーザ
ーが集積回路の構成に関する詳細な知識を有していなけ
ればならず、また他方では外部監視回路の実現のために
追加的なシステムコストを要するという欠点がある。
〔発明が解決しようとする課題〕
本発明の課題は、前記の公知の回路装置の欠点を回避
し、一体集積されている発振器の不良の際に集積回路を
定められた状態にもたらすため、一体集積されている発
振器の周波数を直接的に監視することにある。
〔課題を解決するための手段〕
この課題は、本発明によれば、特許請求の範囲第１項
に記載された構成により解決される。
〔作用効果〕
この回路装置における予備発振器の周波数は発振器の
最低周波数よりも低くなければならないだけであり、安
定化を必要としないので、予備発振器に対しては外部の
周波数基準器を省略し得る。従って、予備発振器の実現
は集積回路部分のみにより、たとえば集積回路の電圧供
給源に接続可能で従ってまた固有の外部電圧源を必要と
しないシュミットトリガ回路により行われ得る。
一体集積されている発振器を励振する周波数基準器の
不良の際には、この発振器の周波数が予備発振器の周波
数よりも低い値に低下する。周波数比較器がこの下方超
過を検出し、また集積回路の動作進行を同期制御するク
ロックを予備発振器から導き出す（周波数比較器は常に
高い方の周波数を選択するように働く）。集積回路を介
して制御されるシステムまたはプロセスの制御不能な崩
壊はそれにより排除される。
〔実施態様〕
本発明による回路装置の有利な実施態様では、論理回
路の内部で周波数比較器の応答の際にメモリビット（メ
モリセル内に記憶されるビット）がセットされ、このメ
モリビットは周波数比較器により検出された不良を記憶
し、また外部リセット信号によってのみそれ自体は公知
の仕方で再び消去され得る。
供給電圧の投入の際に予備発振器は一般に、外部の周
波数基準器に接続されている発振器よりも速く応答する
ので、外部のリセット信号を介して回路装置は投入過程
の後に定められた状態に移され得る。
本発明による回路装置の別の実施態様では、メモリビ
ットは集積回路の障害時動作（たとえばパワーダウンル
ーチン、データの保存の実行および警告信号の発信）を
設定するために利用され得る。
〔実施例〕
１つのチップの上に集積されている周波数比較器１
は、外部水晶振動子３に接続されている発振器２と、同
じく一体集積されている予備発振器４との周波数を与え
られている２つの入力端ＡおよびＢを有する。周波数比
較器１の出力端には、予備発振器４の周波数ｆ（Ａ）が
発振器２の周波数ｆ（Ｂ）よりも高い場合に信号が生
じ、この信号が後段のRSフリップフロップ５のなかでメ
モリビットをセットし、このメモリビットが内部クロッ
クを発振器２から予備発振器４へ切換え、また同時にオ
ア回路６を介して内部リセット信号をレリーズする。RS
フリップフロップ５のＲ入力端にもオア回路６の第２の
入力端にも与えられる外部で発生されたリセット信号は
RSフリップフロップ５のなかで周波数比較器１によりレ
リーズされたメモリビットを消去し、またオア回路６の
なかで内部リセット信号を発生する。
【図面の簡単な説明】
図面は本発明による集積回路装置の実施例のブロック回
路図である。 １……周波数比較器 ２……発振器 ３……外部水晶振動子 ４……予備発振器 ５……RSフリップフロップ ６……オア回路

Claims (8)

    (57)【特許請求の範囲】
  1. 【請求項１】外部の周波数基準器を介して励振されて集
    積回路の機能を同期制御するクロックを供給する発振器
    を監視するための集積回路装置において、前記集積回路
    装置内には予備発振器（４）が備えられ、これの最高周
    波数は無障害動作の際の発振器（２）の最低周波数より
    も低く、また周波数比較器（１）が備えられ、該周波数
    比較器（１）は予備発振器（４）の周波数を発振器
    （２）の周波数と比較し、発振器（２）の周波数が予備
    発振器（４）の周波数を下回ったとき集積回路の機能を
    同期制御するクロックを予備発振器（４）から導出する
    ことを特徴とする発振器を監視するための集積回路装
    置。
  2. 【請求項２】予備発振器（４）が集積された回路部分の
    みから成っていることを特徴とする請求項１記載の集積
    回路装置。
  3. 【請求項３】予備発振器（４）がシュミットトリガ回路
    を含んでいることを特徴とする請求項１または２記載の
    集積回路装置。
  4. 【請求項４】周波数比較器（１）がこの周波数比較器か
    らの出力信号を記憶するための論理回路と接続されてい
    ることを特徴とする請求項１ないし３の１つに記載の集
    積回路装置。
  5. 【請求項５】外部の周波数基準器を介して励振されて集
    積回路の機能を同期制御するクロックを供給する発振器
    を監視するための方法において、発振器（２）の周波数
    が、発振器（２）の無障害動作の際の発振器（２）の最
    低周波数よりも低い最高周波数を有する予備発振器
    （４）の周波数よりも低い値に低下した際に、予備発振
    器（４）の周波数を発振器（２）の周波数と比較する周
    波数比較器（１）からの出力により、集積回路の機能を
    同期制御するクロックが予備発振器（４）から導き出さ
    れることを特徴とする発振器を監視するための方法。
  6. 【請求項６】発振器（２）から予備発振器（４）への切
    換の際に論理回路がセットされ、この論理回路が周波数
    比較により検出された不良を記憶し、また外部リセット
    信号によってのみ再び消去され得ることを特徴とする請
    求項５記載の方法。
  7. 【請求項７】外部リセット信号が集積回路の定められた
    状態を設定するために使用されることを特徴とする請求
    項６記載の方法。
  8. 【請求項８】前記論理回路が集積回路の障害時動作を設
    定するために使用されることを特徴とする請求項６記載
    の方法。
JP63085555A 1987-04-13 1988-04-08 発振器を監視するための集積回路装置および方法 Expired - Lifetime JP2573920B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE3712517 1987-04-13
DE3712517.6 1987-04-13

Publications (2)

Publication Number Publication Date
JPS63279183A JPS63279183A (ja) 1988-11-16
JP2573920B2 true JP2573920B2 (ja) 1997-01-22

Family

ID=6325545

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63085555A Expired - Lifetime JP2573920B2 (ja) 1987-04-13 1988-04-08 発振器を監視するための集積回路装置および方法

Country Status (5)

Country Link
US (1) US4816776A (ja)
EP (1) EP0286879B1 (ja)
JP (1) JP2573920B2 (ja)
AT (1) ATE76696T1 (ja)
DE (1) DE3871425D1 (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01185963A (ja) * 1988-01-21 1989-07-25 Nec Corp 半導体集積回路
US4988901A (en) * 1988-04-15 1991-01-29 Sharp Kabushiki Kaisha Pulse detecting device for detecting and outputting a pulse signal related to the slower frequency input pulse
EP0355466A3 (en) * 1988-08-26 1990-06-20 Motorola, Inc. Integrated circuit with clock generator circuit
US5101127A (en) * 1989-03-23 1992-03-31 Texas Instruments Incorporated Digital integrated frequency discriminator of external clock and internally generated signal backup
DE58908421D1 (de) * 1989-11-21 1994-10-27 Siemens Ag Mikrocomputer mit einem intergrierten RC-Oszillator mit programmierbarer Frequenz.
DE3940745C1 (ja) * 1989-12-09 1991-04-11 Robert Bosch Gmbh, 7000 Stuttgart, De
US5099153A (en) * 1990-08-13 1992-03-24 Dallas Semiconductor Corporation Frequency-independent monitor circuit
US5140197A (en) * 1990-08-13 1992-08-18 Dallas Semiconductor Corporation Filtered detection plus propagated timing window for stabilizing the switch from crystal to ring oscillator at power-down
JPH05259848A (ja) * 1992-03-11 1993-10-08 Nec Corp クロック発生装置
US5473271A (en) * 1993-02-09 1995-12-05 Dallas Semiconductor Corporation Microprocessor output driver
FR2726921B1 (fr) * 1994-11-16 1997-04-25 Ela Medical Sa Procede d'ajustage d'un parametre electrique d'un dispositif electronique, notamment d'un stimulateur ou d'un defibrillateur cardiaque, et dispositif le mettant en oeuvre
US5548250A (en) * 1995-01-05 1996-08-20 Cirrus Logic, Inc. Low power phase lock loop clocking circuit for battery powered systems
US5581699A (en) * 1995-05-15 1996-12-03 International Business Machines Corporation System and method for testing a clock signal
US5610561A (en) * 1995-08-18 1997-03-11 Ventritex, Inc. Crystal oscillator and back-up circuit with overspeed and underspeed detection
US5638028A (en) * 1995-10-12 1997-06-10 Microsoft Corporation Circuit for generating a low power CPU clock signal
DE59704195D1 (de) * 1996-04-29 2001-09-06 Infineon Technologies Ag Integrierte takterzeugungsschaltung
DE19722114C2 (de) * 1997-05-27 2003-04-30 Bosch Gmbh Robert Taktsignal-Bereitstellungsvorrichtung und -verfahren
US6157265A (en) * 1998-10-30 2000-12-05 Fairchild Semiconductor Corporation Programmable multi-scheme clocking circuit
JP3661573B2 (ja) * 2000-07-24 2005-06-15 株式会社村田製作所 電圧制御発振器、電圧制御発振器装置およびレーダ装置
US6552578B1 (en) 2002-06-10 2003-04-22 Pericom Semiconductor Corp. Power down circuit detecting duty cycle of input signal
US7307481B1 (en) * 2005-10-03 2007-12-11 National Semiconductor Corporation Minimum synchronization frequency discriminator
WO2016119139A1 (en) * 2015-01-28 2016-08-04 Texas Instruments Incorporated Fault detection and self-recovery method for crystal oscillator
KR20220012019A (ko) * 2020-07-22 2022-02-03 삼성전자주식회사 메모리 모듈 및 이를 포함하는 메모리 시스템

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3289097A (en) * 1964-05-11 1966-11-29 Gen Dynamics Corp Emergency clock pulse standby system
US3708686A (en) * 1970-04-30 1973-01-02 Lorain Prod Corp Frequency comparator
FR2315736A1 (fr) * 1975-06-25 1977-01-21 Materiel Telephonique Systeme de transmission de signaux periodiques
US4233682A (en) * 1978-06-15 1980-11-11 Sperry Corporation Fault detection and isolation system
JPS55159218A (en) * 1979-05-29 1980-12-11 Toshiba Corp Clock pulse generator
JPS6168532U (ja) * 1984-10-05 1986-05-10
US4667328A (en) * 1985-04-29 1987-05-19 Mieczyslaw Mirowski Clocking circuit with back-up clock source

Also Published As

Publication number Publication date
JPS63279183A (ja) 1988-11-16
ATE76696T1 (de) 1992-06-15
US4816776A (en) 1989-03-28
DE3871425D1 (de) 1992-07-02
EP0286879B1 (de) 1992-05-27
EP0286879A1 (de) 1988-10-19

Similar Documents

Publication Publication Date Title
JP2573920B2 (ja) 発振器を監視するための集積回路装置および方法
US7388800B2 (en) Memory control device having less power consumption for backup
CN1319169C (zh) 具有可控的内部电源电压的半导体集成电路
JPH0556577A (ja) 電源制御装置
US5170109A (en) Method of controlling robot in event of a power failure
JPH0736141B2 (ja) 低消費電力携帯情報器
KR100377608B1 (ko) 데이터 처리장치 및 데이터 처리방법
JP2000305610A (ja) プログラマブル・コントローラの情報処理ユニット、および、そのデータ保持方法
JPH07114401A (ja) Ｒａｍバックアップ回路
JPH0895871A (ja) バックアップメモリ制御方式
JP2735838B2 (ja) ワンチップマイクロコンピュータ
JP3261644B2 (ja) フィールド測定器
JP2508305B2 (ja) 初期値決定装置
KR0172802B1 (ko) Plc운전중 i/o 유니트 착탈방법
JPH1115572A (ja) 停電バックアップ回路
JPH08272478A (ja) クロック制御装置
JP2544728B2 (ja) 電池電源装置
JP2019168759A (ja) 半導体装置、および回路制御方法
JPH036526B2 (ja)
JPH04518A (ja) 電源制御装置
JPS62104430A (ja) 電源装置
JPH01114330A (ja) 電子機器の電源回路
JPS6367615A (ja) 自動運転時における電源制御方式
JPS62163104A (ja) 制御装置
JPS6116340A (ja) プロセツサシステムの緊急動作装置