JPS63278264A - Mosfetモジユ−ル - Google Patents
Mosfetモジユ−ルInfo
- Publication number
- JPS63278264A JPS63278264A JP62112917A JP11291787A JPS63278264A JP S63278264 A JPS63278264 A JP S63278264A JP 62112917 A JP62112917 A JP 62112917A JP 11291787 A JP11291787 A JP 11291787A JP S63278264 A JPS63278264 A JP S63278264A
- Authority
- JP
- Japan
- Prior art keywords
- source
- mosfet
- source electrodes
- source electrode
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims abstract description 7
- 238000005219 brazing Methods 0.000 claims abstract description 5
- 238000005476 soldering Methods 0.000 claims abstract description 5
- 239000000758 substrate Substances 0.000 description 4
- 101100081489 Drosophila melanogaster Obp83a gene Proteins 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49575—Assemblies of semiconductor devices on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1203—Rectifying Diode
- H01L2924/12036—PN diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、MOSFETモジュールの実装構造にかか
わり、特にその電極構造の改良に関するものである。。
わり、特にその電極構造の改良に関するものである。。
第4図は従来のパワーMOSFETモジ、−ルのアセン
ブリ工程中のワイヤボンド完了後のY面図、第5図はア
センブリ完了後の断面図である。
ブリ工程中のワイヤボンド完了後のY面図、第5図はア
センブリ完了後の断面図である。
これらの図において、i n 、 1 b let M
OS F E ’I’チップ、2a、2bはソース電
極、3a、3bはデー1−’l極、4a、4bはドレイ
ン電極、5はパワーMOSFETモジュールの基板、6
はこノ基板5と共にモジュール外装を構成するエポキシ
樹脂等の材料からなるケース、7a、7bは前記MOS
FETチップIa、1b(Dゲート面ポンディングパッ
ドとゲート電極3a、3bとを接続するゲートワイヤ、
8a、8bは前記M OS F E Tチップl a、
l bのソース面とソース電極2a、2bとを接続する
ソースワイヤである。デー1−ワイヤ7 ap 7 b
e ソX’フイヤ8a、8bは通常Al線を用いる。
OS F E ’I’チップ、2a、2bはソース電
極、3a、3bはデー1−’l極、4a、4bはドレイ
ン電極、5はパワーMOSFETモジュールの基板、6
はこノ基板5と共にモジュール外装を構成するエポキシ
樹脂等の材料からなるケース、7a、7bは前記MOS
FETチップIa、1b(Dゲート面ポンディングパッ
ドとゲート電極3a、3bとを接続するゲートワイヤ、
8a、8bは前記M OS F E Tチップl a、
l bのソース面とソース電極2a、2bとを接続する
ソースワイヤである。デー1−ワイヤ7 ap 7 b
e ソX’フイヤ8a、8bは通常Al線を用いる。
第6図はパワーMOSFETモジュールの内部結線図で
ある。第4図〜第6図の例では、1ア一ム内2個の並列
接続されたMOSFETチップ1aと1bが2アームで
構成された例である。
ある。第4図〜第6図の例では、1ア一ム内2個の並列
接続されたMOSFETチップ1aと1bが2アームで
構成された例である。
パワーMOSFETモジュールは高速、高耐圧。
大電流でしかも動作時のパワーロスの少ないスイッチン
グ動作を要する。電流レベルは数十〜100アンペア程
度の制御を行う必要があり、これに見合った電極構造が
要求される。従来はMOSFETチップ1a、1bのド
レイン面とドレイン電極4a、4bとは半田付け、ろう
付は等の方法でそれぞれ接着されている。ソース面とソ
ース電極2a、2bとはソースワイヤ8a、8bにより
それぞれワイヤボンディングされているが、上述のよう
な大電流を流すためにはソースワイヤ8a。
グ動作を要する。電流レベルは数十〜100アンペア程
度の制御を行う必要があり、これに見合った電極構造が
要求される。従来はMOSFETチップ1a、1bのド
レイン面とドレイン電極4a、4bとは半田付け、ろう
付は等の方法でそれぞれ接着されている。ソース面とソ
ース電極2a、2bとはソースワイヤ8a、8bにより
それぞれワイヤボンディングされているが、上述のよう
な大電流を流すためにはソースワイヤ8a。
8bの電流密度を小さくするためにソースワイヤ8a、
8bの数を増やす必要がある。
8bの数を増やす必要がある。
第4図の例では1チップ当り3本のソースワイヤ8a、
8bをそれぞれボンディングしているが、制御電流の大
容量化に伴ってワイヤ本数が増加する傾向にある。
8bをそれぞれボンディングしているが、制御電流の大
容量化に伴ってワイヤ本数が増加する傾向にある。
このような電極構造によるパワーM OS F E T
モジュールでは次のような問題点がある。
モジュールでは次のような問題点がある。
(1)大電流化に伴うワイヤ本数の増加によりワイヤ線
自身のインダクタンスが無視できなくなり、高速のスイ
ッチングが不可能になる。
自身のインダクタンスが無視できなくなり、高速のスイ
ッチングが不可能になる。
(2) ワイヤ線材のAlの電気抵抗およびボンディ
ング部の接触抵抗によるパワーロスが大きくなる。
ング部の接触抵抗によるパワーロスが大きくなる。
(3) ワイヤボンディング作業が複雑になり、量産
性が悪くなる。
性が悪くなる。
乙の発明は、上記のような問題点を解消するためになさ
れたもので、パワーMOSFETモジュールの高速スイ
ッチングが容易で、動作時のパワーロスが小さくなると
ともに量産性に優れたMOSFETモジュールを得るこ
とを目的とする。
れたもので、パワーMOSFETモジュールの高速スイ
ッチングが容易で、動作時のパワーロスが小さくなると
ともに量産性に優れたMOSFETモジュールを得るこ
とを目的とする。
この発明に係るMOSFETモジュールは、一表面にゲ
ート部およびソース部を有し、他方裏面にドレイン部を
有する1個以上のMOSFETチップからなり、このM
OSFETチップのソース面に一体形ソース電極を接続
したものである。
ート部およびソース部を有し、他方裏面にドレイン部を
有する1個以上のMOSFETチップからなり、このM
OSFETチップのソース面に一体形ソース電極を接続
したものである。
この発明においては、一体形ソース電極がMOSFET
チップのソース面に接続されており、ソース電極の断面
積およびMOSFETチップとソース電極の接触面積を
大きく取ることができるため、ソース電極自身のインダ
クタンスおよびソース電極とMOSFETチップの接触
抵抗を低減する作用がある。
チップのソース面に接続されており、ソース電極の断面
積およびMOSFETチップとソース電極の接触面積を
大きく取ることができるため、ソース電極自身のインダ
クタンスおよびソース電極とMOSFETチップの接触
抵抗を低減する作用がある。
第1図はこの発明の一実施例を示すパワーMO3FE
Tモジュールの平面図、第2図はその正面図、第3図は
アセンブリ完了後の断面図である。
Tモジュールの平面図、第2図はその正面図、第3図は
アセンブリ完了後の断面図である。
これらの図において、第4図、第5図と同一符号は同じ
ものを示し、20a、20bは前記MOSFETチップ
1aの2個、およびMOSFETチップ1bの2個のソ
ース面にそれぞれ接続された一体形ソース電極である。
ものを示し、20a、20bは前記MOSFETチップ
1aの2個、およびMOSFETチップ1bの2個のソ
ース面にそれぞれ接続された一体形ソース電極である。
MOSFETチップ1a、1bのソース面と一体形ソー
ス電極20a。
ス電極20a。
20bとの接続方法は、圧接方法、半田付け、ろう付は
等の方法で行う。
等の方法で行う。
圧接方法の場合には、第3図のケース6で一体形ソース
電極20a、20bを固定し、ケース6を基板5に固定
する際にMOSFETチップla。
電極20a、20bを固定し、ケース6を基板5に固定
する際にMOSFETチップla。
1bのソース面と一体形ソース電極20a、20bとを
圧接させる。
圧接させる。
半田付け、ろう付は等の方法による場合は、MOSFE
Tチップ1a、1bのドレイン面をドレイン電極4a、
4bに半田付けあるいはろう付は等を行う際に同時に行
うことができる。この後、一体形ソース電極20a、2
0bとドレイン電極4a、4bが挿通する穴のあいたケ
ース6を上部から電極側へ挿入して基板5に固定後、ケ
ース6の上部の両電極を第3図に示すように曲げて形成
する。
Tチップ1a、1bのドレイン面をドレイン電極4a、
4bに半田付けあるいはろう付は等を行う際に同時に行
うことができる。この後、一体形ソース電極20a、2
0bとドレイン電極4a、4bが挿通する穴のあいたケ
ース6を上部から電極側へ挿入して基板5に固定後、ケ
ース6の上部の両電極を第3図に示すように曲げて形成
する。
なお、第1図に示した実施例では【アーム内に2個並列
接続されたMOSFETチップにおいて、各々のソース
面を単一の一体形ソース電極で接触させているが、内部
接続の方法によってはMOSFETチップの並列接続数
1個につき、各1個の一体形ソース電極を用いることも
できる。また、アーム数は2個に限定されるものではな
い。
接続されたMOSFETチップにおいて、各々のソース
面を単一の一体形ソース電極で接触させているが、内部
接続の方法によってはMOSFETチップの並列接続数
1個につき、各1個の一体形ソース電極を用いることも
できる。また、アーム数は2個に限定されるものではな
い。
以上説明したように、乙の発明は、MOSFETチップ
のソース面に一体形ソース電極を接続したので、ソース
電極の断面積およびM OS F E Tチップとソー
ス電極の接触面積を大きくとることができるため、ソー
ス電極自身のインダクタンスおよびソース電極とMOS
FETチップの接触抵抗を低減でき、高速スイッチング
が容易で動作時のパワーロスが小さくでき、量産性に優
れたMOSFETモジュールが得られる効果がある。
のソース面に一体形ソース電極を接続したので、ソース
電極の断面積およびM OS F E Tチップとソー
ス電極の接触面積を大きくとることができるため、ソー
ス電極自身のインダクタンスおよびソース電極とMOS
FETチップの接触抵抗を低減でき、高速スイッチング
が容易で動作時のパワーロスが小さくでき、量産性に優
れたMOSFETモジュールが得られる効果がある。
第1図はこの発明の一実施例を示すパワーMOSFET
モジュールの平面図、第2図はその正面図、第3図(ま
アセンブリ完了後の断面図、第4図。 第5図は従来例を示す平面図および断面図、第6図は内
部結線図である。 図において、la、lbはM OS F E T f
ツブ、5ば基板、6ばケース、20a、20bは一体形
ソース電極である。 なお、各図中の同一符号は同一または相当部分を示す。 代理人 大 岩 増 雄 (外2名)r C1
月 す凶 一ユーーへ、8
モジュールの平面図、第2図はその正面図、第3図(ま
アセンブリ完了後の断面図、第4図。 第5図は従来例を示す平面図および断面図、第6図は内
部結線図である。 図において、la、lbはM OS F E T f
ツブ、5ば基板、6ばケース、20a、20bは一体形
ソース電極である。 なお、各図中の同一符号は同一または相当部分を示す。 代理人 大 岩 増 雄 (外2名)r C1
月 す凶 一ユーーへ、8
Claims (4)
- (1)一表面にゲート部およびソース部を有し、他方裏
面にドレイン部を有する1個以上のMOSFETチップ
からなり、前記MOSFETチップのソース面に一体形
ソース電極を接続したことを特徴とするMOSFETモ
ジュール。 - (2)ソース面に接続されるソース電極の接触手段は、
MOSFETモジュールのアセンブリ時に用いられるケ
ースを介する圧接によることを特徴とする特許請求の範
囲第(1)項記載のMOSFETモジュール。 - (3)ソース面に接続されるソース電極の接触手段は、
半田付けによることを特徴とする特許請求の範囲第(1
)項記載のMOSFETモジュール。 - (4)ソース面に接続されるソース電極の接触手段は、
ろう付けによることを特徴とする特許請求の範囲第(1
)項記載のMOSFETモジュール。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62112917A JPS63278264A (ja) | 1987-05-08 | 1987-05-08 | Mosfetモジユ−ル |
US07/183,053 US4984051A (en) | 1987-05-08 | 1988-04-19 | Semiconductor device having directly connected source terminal |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62112917A JPS63278264A (ja) | 1987-05-08 | 1987-05-08 | Mosfetモジユ−ル |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63278264A true JPS63278264A (ja) | 1988-11-15 |
Family
ID=14598718
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62112917A Pending JPS63278264A (ja) | 1987-05-08 | 1987-05-08 | Mosfetモジユ−ル |
Country Status (2)
Country | Link |
---|---|
US (1) | US4984051A (ja) |
JP (1) | JPS63278264A (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2850606B2 (ja) * | 1991-11-25 | 1999-01-27 | 富士電機株式会社 | トランジスタモジュール |
US5473193A (en) * | 1994-01-06 | 1995-12-05 | Harris Corporation | Package for parallel subelement semiconductor devices |
JP2004349331A (ja) * | 2003-05-20 | 2004-12-09 | Renesas Technology Corp | パワーmosfetとパワーmosfet応用装置およびパワーmosfetの製造方法 |
JP4262672B2 (ja) * | 2004-12-24 | 2009-05-13 | 株式会社ルネサステクノロジ | 半導体装置およびその製造方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4574299A (en) * | 1981-03-02 | 1986-03-04 | General Electric Company | Thyristor packaging system |
DE3714672A1 (de) * | 1987-05-02 | 1988-11-17 | Telefunken Electronic Gmbh | Rc-leitung |
-
1987
- 1987-05-08 JP JP62112917A patent/JPS63278264A/ja active Pending
-
1988
- 1988-04-19 US US07/183,053 patent/US4984051A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US4984051A (en) | 1991-01-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6433424B1 (en) | Semiconductor device package and lead frame with die overhanging lead frame pad | |
JPS63278264A (ja) | Mosfetモジユ−ル | |
JPH05166984A (ja) | 半導体装置 | |
JPS63209152A (ja) | リ−ドフレ−ム | |
JPH06291251A (ja) | 電力用半導体モジュール | |
JP2917928B2 (ja) | 半導体装置の製造方法 | |
JP2001267351A (ja) | ワイヤボンディング構造 | |
JPH03152966A (ja) | 半導体装置用リードフレーム | |
JPH05211247A (ja) | 半導体装置 | |
JPS62159452A (ja) | ツインスタツク型半導体装置 | |
JPS60194340U (ja) | マイクロ波パツケ−ジ | |
JPH01185932A (ja) | 半導体装置 | |
JPS6113378B2 (ja) | ||
JPS62214647A (ja) | マイクロ波半導体装置 | |
JPS60174254U (ja) | 電力用半導体装置 | |
JPS63245986A (ja) | 半導体レ−ザ | |
JPH03101136A (ja) | 半導体チップの実装構造 | |
JPS624353A (ja) | 対面接合型集積回路装置 | |
JPH01316960A (ja) | マイクロ波ダイオード用パッケージ | |
JPH0629646A (ja) | ハイブリッド集積回路 | |
JPH0294688A (ja) | 半導体レーザ | |
KR930009028A (ko) | 인터컨넥트 리드를 이용한 반도체 패키지 및 그 제조방법 | |
JPH04206750A (ja) | 半導体装置 | |
JPH0126535B2 (ja) | ||
JPH08264698A (ja) | 半導体装置 |