JPS63266875A

JPS63266875A - 固体撮像装置

Info

Publication number: JPS63266875A
Application number: JP62099859A
Authority: JP
Inventors: Toshio Miyazawa; 敏夫宮沢; Koji Yamada; 山田　光司; Katsumi Matsumoto; 克巳松本; Shigeo Nakamura; 重雄中村; Kayao Takemoto; 一八男竹本
Original assignee: Hitachi Device Engineering Co Ltd; Hitachi Ltd; Hitachi Consumer Electronics Co Ltd
Current assignee: Hitachi Ltd; Hitachi Consumer Electronics Co Ltd; Japan Display Inc
Priority date: 1987-04-24
Filing date: 1987-04-24
Publication date: 1988-11-02

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、固体撮像装置に関し、特に、ＭＯＳ型固体撮
像装置に適用して有効な技術に関するものである。

〔従来の技術〕

ビデオカメラ等の撮像装置に使用されるＭＯＳ型固体撮
像装置は、基本的に、スイッチＭ　ＯＳと光電変換素子
（フォトダイオード素子）との直列回路で固体撮像素子
を構成している。光電変換素子は、光電子の入射量に対
して発生する信号電流ｈ［つまり光電変換特性が直線的
であり、飽和容量値に基づいた光電子を蓄積することが
できる。

人間の目は、暗い時には感度が高く明るい時に、は感度
が低くなり、明るさにより雑音に対する検知感度が変化
する。このような人間の検知感度を利用し、検知限界で
ある光電変換特性の低い所に光電変換素子の標準光量を
設定し、暗い時の感度を高め、明るい時の感度を低くし
てビデオカメラ等の撮像装置はダイナミックレンジを向
上している。この撮像装置のダイナミックレンジの向上
は回路的に行っている。

なお、固体撮像装置については、例えば、日経マイクロ
デバイス、１９８６年６月号、ｐｐ５９〜８６に記載さ
れている。

〔発明が解決しようとする問題点〕

しかしながら、本発明者の検討の結果、ＭＯＳ型固体撮
像装置は、前述のように、光電変換素子の光電変換特性
の低い所に標準光量を設定しているので、標準光量での
信号出力と暗時の雑音レベルとの比（Ｓ／Ｎ比）が悪く
なるという問題を生じる。

本発明の目的は、固体撮像装置のダイナミックレンジを
向上すると共に、Ｓ／Ｎ比を向上することが可能な技術
を提供することにある。

本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述及び添付図面によって明らかになるであろ
う。

〔問題点を解決するための手段〕

本願において開示される発明のうち、代表的なものの概
要を簡単に説明すれば、下記のとおりである。

スイッチＭＯＳと、夫々独立に光電子を蓄積する第１光
電変換素子及び第２光電変換素子とで構成される固体撮
像素子を有する固体撮像装置において、第１又は第２光
電変換素子を第２又は第１光電変換素子に比べて高不純
物濃度のＰＮ接合で構成する。

〔作用〕

上述した手段によれば、光電子の蓄積時の第１又は第２
光電変換素子の飽和点を第２又は第１光電変換素子のそ
れに比べて高くし、情報読出時の第１及び第２光電変換
素子の合計の光電変換効率を暗い時に感度を高く、明る
い時に感度を低くすることができるので、標準光量を高
くしてＳ／Ｎ比を向上できると共に、ダイナミックレン
ジを向上することができる。

以下、本発明の構成について、ビデオカメラ等の撮像装
置に使用される水平続出（ＴＳＬ：工ｒａｎｓｖｅｒｓ
ａｌ　Ｓｉｇｎａｌ　Ｌｉｎｅ）方式のＭＯＳ型固体撮
像装置に本発明を適用した一実施例とともに説明する。

なお、実施例を説明するための全図において、同一機能
を有するものは同一符号を付け、その繰り返しの説明は
省略する。

〔実施例〕

本発明の実施例であるＴＳＬ方式の固体撮像装置を第１
図（概略構成図）及び第２図（等価回路図）で示す。

第１図に示すように、ＴＳＬ方式の固体撮像装置（固体
撮像チップ）Ｃ：ＨＩは、中央部にセル（画素）を行列
状に複数配置したフォトダイオ−ドアレイＡＲＲが構成
されている。

フォトダイオードアレイＡＲＲは、受光部ＳＡとオプチ
カルブラック部ＯＢとで構成されている。

受光部ＳＡは、光学レンズを通して入射された光信号を
電荷に変換して蓄積できるように構成されている。オプ
チカルブラック部ＯＢは、暗電流成分によるノイズを補
正するために基準値（光学的黒レベル）を形成するよう
に構成されている。

フォトダイオードアレイＡＲＲの右側の周辺には、水平
帰線期間リセット部ＲＥＳ、インタレース走査制御部Ｉ
ＮＴ、垂直走査用シフトレジスタ部（垂直走査用回路）
ｖｒｅｇが設けられている。下側周辺には、水平走査用
シフトレジスタ部（水平走査用回路）Ｈｒｅｇ、左側に
は、出力回路（続出回路）ＯＵＴが設けられている。

第２図に示すように、前記フォトダイオードアレイＡＲ
Ｒの受光部ＳＡ、垂直走査線ＶＬＩ、ＶＬ２．・・・、
水平走査線ＨＬＩ、ＨＬ２．・・・、出力信号線Ｈ８Ｉ
、Ｈ８２，・・・の夫々の交差部に配置されている。垂
直走査線ＶＬは、行方向に延在し、列方向に複数本配置
されている。水平走査線Ｉ−Ｉ　Ｌは、列方向に延在し
、行方向に複数本配置されている。出力信号線ＨＳは、
垂直走査線ＶＬと同一の行方向に延在し、列方向に複数
本配置されている。

前記画素は、水平スイッチＭＯＳＱｈ、垂直スイッチＭ
ＯＳＱｖ（Ｑｖｌ、Ｑｖ２）、光電変換素子（フォトダ
イオード）ＰＤ（ＰＤＩ、ＰＤ２）で構成されている。

水平スイッチＭＯＳ　Ｑ　ｈの一方の半導体領域と垂直
スイッチＭ　ＯＳ　Ｑ　ｖの他方の半導体領域は接続さ
れており、両者は直列に接続されている。光電変換素子
ＰＤＩは、垂直スイッチＭ　ＯＳ　Ｑ　ｖ　１の他方の
半導体領域に接続され、光電変換素子ＰＤ２は、垂直ス
イッチＭ　ＯＳ　Ｑ　ｖ　２の一方の半導体領域に接続
されている。

列方向に配置された複数の固体撮像素子の水平スイッチ
ＭＯＳＱｈのゲート電極は、１本の水平走査線ＨＬに接
続されている。水平走査線ＨＬは水平走査用シフトレジ
スタ部Ｈｒｅｇに接続されている。水平走査用シフトレ
ジスタ部Ｈｒｅｇは、入力信号Ｈｉｎ及びクロック信号
φｔＬｔ＋φｈ、によって、行方向に配置される複数の
水平走査線ＨＬを順次走査し、行方向の画素を選択する
ように構成されている。

行方向に配置された複数の画素の垂直スイッチＭＯＳＱ
ｖ（Ｑｖｌ、Ｑｖ２の夫々）のゲート電極は、１本の垂
直走査線ＶＬに接続されている。垂直走査線ＶＬの一端
は、インタレース走査制御部ＩＮＴを介在させて垂直走
査用シフトレジスタ部ＶｒＢに接続されている。垂直走
査用シフトレジスタ部Ｖｒｅｇは、入力信号Ｖｉｎ及び
クロック信号φＶ□、φｖ２によって、列方向に配置さ
れる複数の垂直走査線ＶＬを順次走査するための選択信
号Ｒ１１Ｒ２１・・・をインタレース走査制御部ＩＮＴ
に出力するように構成されている。

インタレース走査制御部ＩＮＴは、フィールド選択信号
Ｆｅ又はＦＯでスイッチＭ　ＯＳ　Ｑ　Ｆ　ｅ又はＱＦ
ｏを制御し、選択信号Ｒを伝達する駆動用ＭＯＳＱｄを
選択するように構成されている。駆動用ＭＯＳＱｄのゲ
ート電極と一方の半導体領域（垂直走査線ＶＬ）との間
には、昇圧コンデンサが設けられている。駆動用ＭＯＳ
Ｑｄの他方の半導体領域には、垂直走査信号φ３又はφ
、が印加されている。つまり、垂直走査信号φ３又はφ
４は、選択信号Ｒに基づき、駆動用ＭＯＳＱｄによって
垂直走査線ＶＬに印加される。駆動用ＭＯ３Ｑｄは、前
記昇圧コンデンサによって、しきい値電圧に相当する電
圧降下を生じることなく、垂直走査信号φ３又はφ４を
垂直走査線ＶＬに印加することができる。

このインタレース走査制御部ＩＮＴは、２行間時読出及
びインタレース走査が行えるように構成されている。す
なわち、まず、インタレース走査制御部ＩＮＴは、フィ
ールド選択信号Ｆによって、奇数フィールドＡの隣接す
る２行の垂直走査線ＶＬ（例えば、ＶＬＩとＶＬ２、Ｖ
Ｌ３とＶＬ４）を選択する。次に、インタレース走査制
御部ＩＮＴは、他のフィールド選択信号Ｆによって、１
行分ずらした偶数フィールドＢの２本の垂直走査線ＶＬ
（例えば、ＶＬ２とＶＬ３、ＶＬ４とＶＬ５）を選択す
るように構成されている。

垂直走査線ＶＬの他端は、出力回路ＯＵＴの出力制御用
ＭＯＳＱＳｙｅ、ＱＳｃｙ、ＱＳｗ、ＱＳｇのゲート電
極に接続されている。出力制御用ＭＯＳＱＳは、出力信
号線ＨＳの一端と出力回路ＯＵＴの各色毎の出力線ＳＹ
ｅ、ＳＣｙ、ＳＷ、ＳＧとを接続するように構成されて
いる。

出力信号線ＨＳは、行方向に配置された複数の固体撮像
素子の水平スイッチＭＯＳＱｈの他方の半導体領域（ド
レイン領域）に接続されている。出力信号線Ｈ８の他端
は、水平帰線期間リセット部ＲＥＳのリセット用Ｍ　Ｏ
Ｓ　Ｑ　ｒを介在させて、リセット用出力線（ビデオ信
号線）Ｖｒに接続されている。リセット用ＭＯＳＱｒの
ゲート電極は、リセット信号線ＲＰに接続され制御され
ている。水平帰線期間リセット部ＲＥＳは、水平走査期
間内に蓄えられた偽信号をリセットするように構成され
ている。

次に、ＴＳＬ方式の固体撮像素子ＣＩ−Ｉ　Ｉの基体的
なデバイス構造について、第３図乃至第６図を用いて説
明する。第３図は、受光部ＳＡの固体撮像素子を示す要
部平面図、第４図は、オプチカルブラック部ＯＢの固体
撮像素子を示す要部平面図である。第５図は、第３図の
■−■切断線で切った断面図、第６図は、第３図のＶＩ
−ｖｆ切断線で切った断面図である。

第３図乃至第６図に示すように、受光部、オプチカルブ
ラック部ＯＢの夫々の画素は、基本的には同一構造で構
成されている。

受光部ＳＡ、オプチカルブラック部ＯＢの夫々の固体撮
像素子は、半導体基板ＳＵＢに設けられたウェル領域Ｗ
ＥＬＬの主面に形成され、素子間分離絶縁膜ＬＯＧにそ
の周囲を規定されている。

半導体基板ＳＵＢは、単結晶シリコンからなるＮ型で構
成されている。ウェル領域ＷＥＬＬは、Ｐ型で構成され
ており、主に、ＮチャネルＭＯＳＦＥＴを形成する。な
お、ウェル領域ＷＥＬＬを設けない場合には、Ｐ型半導
体基板ＳＵＢを使用する。

素子間分離絶縁膜ＬＯＧは、ウェル領域ＷＥＬＬの主面
を選択的に熱酸化して形成した酸化シリコン膜で構成さ
れている。素子間分離絶縁膜ＬＯＧは、第３図及び第４
図に示すように、画素形成領域をＵ字形状で構成してい
る。詳述すれば、素子間分離絶縁膜ＬＯＧは、水平スイ
ッチＭＯＳＱｈ形成領域の面積は小さく、光電変換素子
ＰＤの開口面積（開口率）を大きくするために、垂直ス
イッチＭ　ＯＳ　Ｑ　ｖ形成領域の面積は大きくなるよ
うに、Ｕ字形状で構成する。

画素の水平スイッチＭＯＳＱｈは、第３図乃至第６図、
及び第７図（所定の製造工程における要部平面図）に示
すように、主に、ウェル領域ＷＥＬＬ、ゲート絶縁膜、
ゲート電極、ソース領域又はドレイン領域である一対の
Ｎ°型半導体領域（Ｎ＋）で構成されている。

ゲート絶縁膜は、例えば、ウェル領域ＷＥＬＬ領域の主
面を酸化して形成した酸化シリコン膜を用い、３００〜
５００［人］程度の膜厚で形成されている。

ゲート電極は、ゲート電極材料例えば多結晶シリコン膜
（半導体膜）Ｐ−８ｉで形成する。多結晶＝１１− シリコン膜Ｐ−８ｉは、例えば、　３０００〜４０００
［人コ程度の膜厚で形成する。また、ゲート電極は、高
融点金属（Ｍｏ、Ｔｉ、Ｔａ、Ｗ）膜若しくは高融点金
属シリサイド（ＭｏＳｉ、ＴｉＳｉ２．ＴａＳｉ２．Ｗ
Ｓｉ２）膜、或は多結晶シリコン膜とそれらとの複合膜
で形成してもよい。

半導体領域Ｎ゛は、ゲート電極をマスクとしたイオン打
込みでウェル領域ＷＥＩ、Ｌの主面部にＮ型不純物を導
入し、これに引き伸し拡散を施して形成する。

前記水平スイッチＭＯＳＱｈのドレイン領域である半導
体領域Ｎ１は、ウェル領域ＷＥＬＬよりも高不純物濃度
のＰ゛型半導体領域（Ｐ＋）の主面部に構成されている
。半導体領域Ｐ゛は、水平スイッチＭＯＳＱｈのチャネ
ル形成領域まで拡散されている。

この半導体領域Ｐ＋は、水平スイッチＭＯＳＱｈのしき
い値電圧を上昇するように構成されている。

つまり、半導体領域Ｐ′″は、ブルーミングを生じるよ
うな電子が光電変′換素子ＰＤ側から出力信号線Ｈ８に
移動することを低減するように構成されて一１２＝いる。

垂直スイッチＭ　ＯＳ　Ｑ　ｖ　１は、水平スイッチＭ
ＯＳＱｈと実質的に同様に、主に、ウェル領域ＷＥＬＬ
、ゲート絶縁膜、ゲート電極、ソース領域又はドレイン
領域である一対の半導体領域Ｎ＋で構成されている。

垂直スイッチＭ　ＯＳ　Ｑ　ｖ　２は、水平スイッチＭ
ＯＳＱｈと実質的に同様に、主に、ウェル領域ＷＥＬＬ
、ゲート絶縁膜、ゲート電極、ソース領域又はドレイン
領域である一対の半導体領域Ｎ＋で構成されている。

垂直スイッチＭＯＳＱｖｌ、Ｑ　ｖ　２の夫々のゲート
電極は、水平スイッチＭＯＳＱｈのゲート電極と同一製
造工程で形成されている。垂直スイッチＭ　ＯＳ　Ｑ　
ｖ　１、Ｑｖ２の夫々のゲート電極は、フォトダイオー
ド形成領域（戒は受光部）の中央部を行方向に横切るよ
うに延在し、かつ、一体に（共通に）構成されている。

さらに、垂直スイッチＭ　ＯＳ　Ｑ　ｖ　１、Ｑｖ２の
夫々のゲート電極は、行方向に延在する垂直走査線ＶＬ
と一体に構成されている。つまり、垂直走査線■Ｌは、
実質的に固体撮像素子の中央上部を行方向に延在するよ
うに構成されている。実際には、垂直走査線ＶＬは、光
電変換素子ＰＤの上部、詳細には、光電変換素子ＰＤＩ
と光電変換素子ＰＤ２との間（固体撮像素子内の光電変
換素子ＰＤＩ、ＰＤ２の夫々の近傍）に延在するように
構成されている。

垂直スイッチＭ　ＯＳ　Ｑ　ｖ　１の一方の半導体領域
Ｎ゛は、水平スイッチＭＯＳＱｈの一方の半導体領域Ｎ
゛と一体に構成（共有）されている。垂直スイッチＭ、
　ＯＳ　Ｑ　ｖ　１の他方の半導体領域Ｎ“は、垂直ス
イッチＭ　ＯＳ　Ｑ　ｖ　２の他方の半導体領域虻と一
体に構成（共有）されている。つまり、垂直スイッチＭ
ＯＳＱｖｌ、Ｑｖ２の夫々は、ゲート電極を共通にし、
かつ直列に接続されている。

光電変換素子ＰＤＩは、特に、第５図に示すように、垂
直スイッチＭ　ＯＳ　Ｑ　ｖ　１の他方の半導体領域Ｎ
゛又は垂直スイッチＭ　ＯＳ　Ｑ　ｖ　２の他方の半導
体領域Ｎ゛とウェル領域ＷＥＬＬとのＰＮ接合部で構成
される。なお、スイッチＭＯＳＱｖｌの一方の半導体領
域Ｎ゛又は水平スイッチＭＯＳＱｈの一方の半導体領域
Ｎ゛とウェル領域ＷＥＬＬとのＰＮ接合部にも光電変換
素子（フォトダイオード素子）は形成されるが、ＭＯＳ
Ｑｈは毎水平走査（Ｈ）ごとにＯＮ状態となるためＱｖ
ｌ・Ｑｈ共通のＮ゛領域蓄えられた情報は毎Ｈごとにリ
セットされＩＨ分のみが出力に寄与するので無視できる
。

例えば、もしホトダイオードＰＤと、」二言己Ｑｖｌ・
Ｑｈ共通のＮ４領域が同じ面積だとしても、Ｑｖｌ・Ｑ
ｈ共通の１領域はＰＤに比べて２１５２５の情報しか蓄
えることができない。前記光電変換素子ＰＤＩを構成す
る半導体領域Ｎ＋は、例えば１０２０［ａｔｏｍｓ／　
ａｎ　３］程度の不純物濃度で形成し、ウェル領域はＷ
ＥＬＬ例えば１０１″’〜１０”［ａｔｏｍｓ／ａｎ３
コ程度の不純物濃度で形成する。

光電変換素子ＰＤ２は、垂直スイッチＭＯＳＱｖ２の一
方の半導体領域Ｎ゛とウェル領域Ｗ　Ｅ　Ｌ　ＬとのＰ
Ｎ接合部と、垂直スイッチＭ　ＯＳ　Ｑ　ｖ　２の一方
の半導体領域Ｎ゛とＰ゛型半心体領域（ｐ’　、　、　
）とのＰＮ接合部とで構成されている。半導体領域Ｐ“
ｐ。

−１５＝は、第３図乃至第５図、及び第７図に点線で示す（Ｐ型
不純物導入用マスクの開ロバターンを表す）ように、少
なくとも、半導体領域Ｎ゛とウェル領域ＷＥＬＬとで形
成されるＰＮ接合部に（半導体領域Ｎ゛に沿って）極部
的に形成される。半導体領域Ｐ”ｐｏは、ウェル領域Ｗ
ＥＬＬと同一導電型であり、それより高不純物濃度例え
ば１０１’　［ａｔｏｍｓ／　ｃｍ３］程度の不純物濃
度で形成する。半導体領域Ｐ″ＦＤは、半導体領域Ｎ４
を形成するＮ型不純物を導入（イオン打込み或は拡散）
する前又は後に、Ｐ型不純物を導入する（イオン打込み
或は拡散）ことで形成できる。また、半導体領域Ｐ″Ｐ
Ｄは、水平スイッチＭＯＳＱｈ側に形成される半導体領
域Ｐ１と同一製造工程でかつ同一不純物濃度で形成して
もよいし、夫々異なる条件で形成することもできる。

光電変換素子ＰＤＩ、ＰＤ２の夫々は、前述のように、
垂直スイッチＭ　ＯＳ　Ｑ　ｖ　２を介在させて接続さ
れている。つまり、１つの固体撮像素子において、光電
子の蓄積時には、垂直スイッチＭＯＳＱｖ２を非動作状
態（ＯＦ　Ｆ状態）にすることが−１６＝できるので、光電変換素子ＰＤＩ、ＰＤ２の夫々は独立
に光電子を蓄積することができる。

このように、固体撮像装置において、夫々独立に光電子
を蓄積する光電変換素子ＰＤ１及びＰＤ２を有する固体
撮像素子は、垂直スイッチＭＯＳＱ　ｖ　２の一方の半
導体領域Ｎ゛とウェル領域ＷＥＬＬとの間（ＰＮ接合部
）に半導体領域ｐ’　、　１．、を設けることにより、
光電変換素子ＰＤ２を光電変換素子ＰＤＩに比べて高不
純物濃度のＰＮ接合で構成することができる。この光電
変換素子ＰＤ２は、第８図（入射光量とそれに基づいて
発生する信号電流量との関係を示す光電変換特性図）に
示すように、光電変換素子ＰＤＩの飽和点ｐｄｓ　に比
べ、飽和容量（接合容量）の増加により高い飽和点ｐｄ
２　を得ることができる。光電変換素子ＰＤ２の飽和容
量は、単に、光電変換素子ＰＤＩとの面積比を変えただ
けでは実効的な変化がなく、本発明のように、半導体領
域Ｐ″、。を設けて単位面積当りの光電変換特性を変化
させないと実効的に増加することができない。

具体的には、例えば、光電変換素子ＰＤＩの飽和容量を
Ｃｐｄｌ、この時の飽和信号電流１ｐｄを１、光電変換
素子ＰＤ２の飽和容量をＣｐｄ２、この時の飽和信号電
流をＩｐｄ２とし、飽和信号電流Ｉｐｄ２が次式〈１〉
を満すように、光電変換素子ＰＤ２の飽和容量Ｃｐｄ２
を半導体領域Ｐ”ＦＤで増加したとする。

Ｉｐｄ２　　＝　　２・Ｉ　ｐｄ　１　　　　　・・・
〈１〉また、光電変換素子ＰＤＩの感度Ｓ１、ＦＤ２の
感度Ｓ２は簡単化のため次式〈２〉に示すように設定す
る。

ｓ　　＝　　Ｓｌ　　＝　　ｓ２　　　　　・・・〈２
〉前記式〈１〉及び式〈２〉から、光電変換素子ＰＤＩ
の飽和光量Ｌ１、光電変換素子ＰＤ２の飽和光量Ｌ２の
夫々は、次式〈３〉、〈４〉に示すように表すことがで
きる。

ＬＬ　　＝Ｉｐｄｌ　／　Ｓ　　　　　　　　・・・〈
３〉Ｌ２　＝Ｉｐｄ２／Ｓ　　＝２・Ｌｌ　・・・〈４
〉したがって、第８図に示すように、固体撮像素子の情
報続出時は、垂直スイッチＭ　ＯＳ　Ｑ　ｖ　１、Ｑｖ
２の夫々が動作状態（ＯＮ状態）になり、光電変換素子
ＰＤＩとＦＤ２との合計の信号電流１ｐｄが読出される
ので、暗い時に感度が高く、明るい時に感度が低くなる
光電変換特性を得ることができる。つまり、光電変換特
性に、ニー（ｋｎｅｅ）ポイントＫを形成することがで
きる。このように構成される固体撮像装置は、標準光量
をニーポイントＫ或はその近傍に設定することにより、
標準光量を高くしてＳ／Ｎ比を向上することができると
共に、ダイナミックレンジ（特に、光量Ｌ１〜Ｌ２間）
を向上することができる。

水平走査線ＨＬは、第９図（所定の製造工程における要
部平面図）に詳細に示すように、行方向に配置された固
体撮像素子形成領域間（素子間分離絶縁膜ＬＯＧ）上に
、列方向に延在するように構成されている。水平走査線
ＨＬは、前述の多結晶シリコン膜Ｐ−８ｉよりも上層の
導電層、例えば第１層目のアルミニウム膜ＡＬＬで構成
されている。アルミニウム膜ＡＬＬは、例えば５０００
［人］程度の膜厚で形成されている。アルミニウムｍＡ
−ｌソーＬｌは、水平スイッチＭＯＳＱｈ等を覆う層間絶縁膜（
例えば、ＰＳＧ膜）ＩＡ上に設けられている。

水平走査線ＨＬは、前記層間絶縁膜ＩＡに形成された接
続孔Ｃ２を通して、水平スイッチＭＯＳＱｈのゲート電
極（多結晶シリコン膜Ｐ−８ｉ）に接続されている。

水平スイッチＭＯＳＱｂのドレイン領域である半導体領
域Ｎ＋には、接続孔Ｃ１を通して、中間導電層ＭＬＩ又
はＭＬ２が接続されている。本実施例の固体撮像装置Ｃ
ＨＩは、カラー用素子（又はモノクロ用素子であっても
よい）で構成されており、中間導電層ＭＬＩは、黄Ｙｅ
、白Ｗの夫々のカラーフィルタが設けられる固体撮像素
子に設けられ、中間導電層ＭＬ２は、シアンＣｙ、緑Ｇ
の夫々のカラーフィルタが設けられる固体撮像素子に設
けられている。中間導電層ＭＬ１、ＭＬ２の夫々は、水
平走査線ＨＬと同一導電層で形成されている。

中間導電層ＭＬＩは、水平スイッチＭＯＳＱｈの半導体
領域Ｎ＋と実質的にその上層に延在する出力信号線Ｈ８
Ｉ、ｌ−ｌ５３．・・・とを接続するように構成されて
いる。中間導電層ＭＬＩは、主に、前記接続の際の段差
形状を低減し、接続の信頼性を向上するように構成され
ている。中間導電層ＭＬ２は、水平スイッチＭＯＳＱｈ
の半導体領域Ｎ１とその領域と異なる領域の上層に延在
する出力信号線Ｈ８２，Ｈ８４，・・・とを接続するよ
うに構成されている。中間導電層ＭＬ２は、主に、前記
接続の信頼性を向上すると共に、異なる領域の半導体領
域Ｎ“と出力信号線ＨＳとを接続するように構成されて
いる。

前記中間導電層ＭＬＩには、列方向に配置された固体撮
像素子間（素子間分離絶縁膜ＬＯＧ）」二に行方向に延
在する出力信号線Ｈ８Ｉ、Ｈ８３，・・・が接続されて
いる。出力信号線Ｈ８は、前述のアルミニウムＡＬＬよ
りも上層の導電層、例えば第２層目のアルミニウム膜Ａ
Ｌ２で構成されている。

アルミニウム膜ＡＬ２は、例えば８０００〜９０００［
人］程度の膜厚で形成する。アルミニウム膜ＡＬ２は、
アルミニウム膜ＡＬＬを覆う層間絶縁膜（例えば、ＰＳ
Ｇ膜）ＩＢＩに設けられている。出力信号線ＨＳは、前
記層間絶縁膜ＩＢに形成された接続孔Ｃ３を通して、中
間導電層ＭＬＩに接続されている。

中間導電層ＭＬ２には、第３図及び第４図に示すように
、列方向に配置された固体撮像素子の略中央部に、垂直
走査線ＶＬの」二部にそれと重ね合わされて行方向に延
在する出力信号線Ｈ８２，Ｈ８４，・・・が接続されて
いる。出力信号線ＨＳは、例えば第２層目のアルミニウ
ム膜ＡＬ２で構成されている。出力信号線ＨＳは、接続
孔Ｃ３を通して中間導電層ＭＬ２に接続されている。受
光部ＳＡの出力信号線Ｈ８２，Ｈ８４，・・・は、光電
変換素子（光重変換領域）ＰＤの開口面積を可能な限り
大きく形成できるように、前述のように、垂直走査線ｖ
Ｌと出力信号線Ｈ８２，Ｈ８４，・・・とを重ね合わせ
ている。

オプチカルブラック部ＯＢ領域には、第４図に示すよう
に、出力信号線ＨＳの」二部に、層間絶縁膜（例えば、
ＰＳＧ膜）ＩＣを介在させて遮光膜ＳＦが設けられてい
る。遮光膜ＳＦは、例えば、第３層目のアルミニウム膜
ＡＬ３で形成する。アルミニウム膜ＡＬ３は、例えば、
蒸着やスパッタで形成し、　１００００［人コ程度の膜
厚で形成する。

なお、本発明は、前述のＴＳＬ方式の固体撮像装置にお
いて、固体撮像素子の光電変換素子ＰＤ２を光電変換素
子ＰＤＩに比べて飽和容量が大きくなるように、垂直ス
イッチＭ　ＯＳ　Ｑ　ｖ　２の一方の半導体領域Ｎ゛と
ウェル領域ＷＥＬＬとの接合部に、半導体領域Ｎ＋と同
一導電型でかつそれよりも高不純物濃度の半導体領域Ｎ
″“を設けてもよい。

なお、本発明は、前述のＴＳＬ方式の固体撮像装置にお
いて、固体撮像素子の光電変換素子ＰＤ１を光電変換素
子ＰＤ２に比べて飽和容量が大きくなるように、垂直ス
イッチＭ　ＯＳ　Ｑ　ｖ　２の他方の半導体領域Ｎ゛と
ウェル領域ＷＥＬＬとの接合部に半導体領域Ｐ″ｐｏを
設けてもよい。

以上、本発明者によってなされた発明を、前記実施例に
基づき具体的に説明したが、本発明は、前記実施例に限
定されるものではなく、その要旨を逸脱しない範囲にお
いて種々変更可能であることは勿論である。

本発明は、前述のＴＳＬ方式の固体撮像装置に限定され
ず、スイッチＭＯＳと夫々独立に光電子を蓄積できる複
数の光電変換素子とで形成される固体撮像素子を有する
固体撮像装置に適用することができる。例えば、前述の
実施例において、本発明は、１個の水平スイッチＭＯＳ
と１個の垂直スイッチＭＯＳとを有し、前記垂直スイッ
チＭＯＳのソース領域、ドレイン領域の夫々とウェル領
域とで形成される２個の光電変換素子を有する固体撮像
素子で構成される固体撮像装置に適用することができる
。

〔発明の効果〕

本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとおりであ
る。

スイッチＭＯＳと夫々独立に光電子を蓄積できる２個の
光電変換素子とで形成される固体撮像素子を有する固体
撮像装置において、Ｓ／Ｎ比を向上できると共に、ダイ
ナミックレンジを向上することができる。

【図面の簡単な説明】

第１−図は、本発明の実施例であるＴＳＬ方式の固体撮
像装置を示す概略構成図、第２図は、前記第１図に示す固体撮像装置の等価回路図
、第３図は、受光部の固体撮像索子を示す要部平面図、第４図は、オプチカルブラック部の固体撮像素子を示す
要部平面図、第５図は、第３図の■−■切断線で切った断面図、第６図は、第３図のＶＩ−ＶＩ切断線で切った断面図、第７図は、前記固体撮像装置の所定の製造工程における
要部平面図、第８図は、前記固体撮像装置の固体撮像素子の光電変換
特性図、第９図は、前記固体撮像装置の所定の製造工程における
要部平面図である。図中、ＣＨＩ・・・固体撮像装置（固体撮像チップ）、
ＡＲＲ・・・フォトダイオードアレイ、ＳＡ・・・受光
部、ＯＢ・・・オプチカルブラック部１．ＩＮＴ・・・
インタレース走査制御部、Ｖｒｅｇ・・・垂直走査用シ
フトレジスタ部、Ｈｒｅｇ・・・水平走査用シフトレジ
スタ部、ＯＵＴ・・・出力回路、ＶＬ・・・垂直走査線
、ＭＬ・・・水平走査線、Ｈ８・・・出力信号線、Ｑｈ
・・・水平スイッチＭＯＳ，Ｑｖ・・・垂直スイッチＭ
ＯＳ，ＰＤ・・・光電変換素子、ＭＬ・・・中間導電層
、ＳＦ・・・遮光膜、Ｐ＋ＦＤ・・・半導体領域である
。５Ａ・・・受光部ＯＢ・・・オプチカル・ブラック部Ｖｒｅｇ・・・垂直走査用シフトレづスタ部Ｈｒｅｑ・
・・水平走査用シフトレ公夕部ＲＥＳ・・・水平帰線期
間リセット部ＩＮＴ・・・インタレース走査制御部ＯＵＴ・・・出力回路ＣＨＩ・・・固体撮像チップ。

Claims

【特許請求の範囲】１、スイッチＭＯＳと、夫々独立に光電子を蓄積できる
第１光電変換素子及び第２光電変換素子とで構成される
固体撮像素子を有する固体撮像装置であって、前記第１
光電変換素子を、第２光電変換素子に比べて高不純物濃
度のＰＮ接合で構成したことを特徴とする固体撮像装置
。２、前記固体撮像素子の第１光電変換素子と第２光電変
換素子とは、前記スイッチＭＯＳと異なる他のスイッチ
ＭＯＳを介在させて接続されていることを特徴とする特
許請求の範囲第１項に記載の固体撮像装置。３、前記第１光電変換素子は、ＰＮ接合間に、少なくと
も極部的に、高不純物濃度のＰ型又はＮ型半導体領域を
介在させて構成したことを特徴とする特許請求の範囲第
１項又は第２項に記載の固体撮像装置。４、前記半導体領域は、前記第１光電変換素子の単位面
積当りの光電変換特性を変化させるように構成されてい
ることを特徴とする特許請求の範囲第３項に記載の固体
撮像装置。５、前記半導体領域は、前記基板又はウェル
領域に比べて高不純物濃度で構成されていることを特徴
とする特許請求の範囲第３項又は第４項に記載の固体撮
像装置。