JP2569045B2 - 固体撮像装置 - Google Patents
固体撮像装置Info
- Publication number
- JP2569045B2 JP2569045B2 JP62099737A JP9973787A JP2569045B2 JP 2569045 B2 JP2569045 B2 JP 2569045B2 JP 62099737 A JP62099737 A JP 62099737A JP 9973787 A JP9973787 A JP 9973787A JP 2569045 B2 JP2569045 B2 JP 2569045B2
- Authority
- JP
- Japan
- Prior art keywords
- solid
- state imaging
- photoelectric conversion
- imaging device
- conversion element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000003384 imaging method Methods 0.000 title claims description 72
- 238000006243 chemical reaction Methods 0.000 claims description 76
- 239000004065 semiconductor Substances 0.000 claims description 58
- 239000012535 impurity Substances 0.000 claims description 12
- 229920006395 saturated elastomer Polymers 0.000 claims description 10
- 239000010410 layer Substances 0.000 description 14
- 230000035945 sensitivity Effects 0.000 description 14
- 229910052782 aluminium Inorganic materials 0.000 description 11
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 11
- 230000003287 optical effect Effects 0.000 description 11
- 238000010586 diagram Methods 0.000 description 8
- 238000002955 isolation Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000001514 detection method Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 210000003127 knee Anatomy 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 239000003870 refractory metal Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 241000252185 Cobitidae Species 0.000 description 1
- 229910016006 MoSi Inorganic materials 0.000 description 1
- 229910008484 TiSi Inorganic materials 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- WWJZWCUNLNYYAU-UHFFFAOYSA-N temephos Chemical compound C1=CC(OP(=S)(OC)OC)=CC=C1SC1=CC=C(OP(=S)(OC)OC)C=C1 WWJZWCUNLNYYAU-UHFFFAOYSA-N 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、固体撮像装置に関し、特に、MOS型固体撮
像装置に適用して有効な技術に関するものである。
像装置に適用して有効な技術に関するものである。
ビデオカメラ等の撮像装置に使用されるMOS型固体撮
像装置は、基本的に、スイッチMOSと光電変換素子（フ
ォトダイオード素子）との直列回路で固体撮像素子を構
成している。光電変換素子は、光電子の入射量に対して
発生する信号電流量つまり光電変換特性が直線的であ
り、飽和容量値に基づいた光電子を蓄積することができ
る。
像装置は、基本的に、スイッチMOSと光電変換素子（フ
ォトダイオード素子）との直列回路で固体撮像素子を構
成している。光電変換素子は、光電子の入射量に対して
発生する信号電流量つまり光電変換特性が直線的であ
り、飽和容量値に基づいた光電子を蓄積することができ
る。
人間の目は、暗い時には感度が高く明るい時には感度
が低くなり、明るさにより雑音に対する検知感度が変化
する。このような人間の検知感度を利用し、検知限界で
ある光電変換特性の低い所に光電変換素子の標準光量を
設定し、暗い時の感度を高め、明るい時の感度を低くし
てビデオカメラ等の撮像装置はダイナミックレンジを向
上している。この撮像装置のダイナミックレンジの向上
は回路的に行っている。
が低くなり、明るさにより雑音に対する検知感度が変化
する。このような人間の検知感度を利用し、検知限界で
ある光電変換特性の低い所に光電変換素子の標準光量を
設定し、暗い時の感度を高め、明るい時の感度を低くし
てビデオカメラ等の撮像装置はダイナミックレンジを向
上している。この撮像装置のダイナミックレンジの向上
は回路的に行っている。
なお、固体撮像装置については、例えば、日経マイク
ロデバイス、1986年６月号、pp59〜86に記載されてい
る。
ロデバイス、1986年６月号、pp59〜86に記載されてい
る。
しかしながら、本発明者の検討の結果、MOS型固体撮
像装置は、前述のように、光電変換素子の光電変換特性
の低い所に標準光量を設定しているので、標準光量での
信号出力と暗時の雑音レベルとの比（S/N比）が悪くな
るという問題を生じる。
像装置は、前述のように、光電変換素子の光電変換特性
の低い所に標準光量を設定しているので、標準光量での
信号出力と暗時の雑音レベルとの比（S/N比）が悪くな
るという問題を生じる。
本発明の目的は、固体撮像装置のダイナミックレンジ
を向上すると共に、S/N比を向上することが可能な技術
を提供することにある。
を向上すると共に、S/N比を向上することが可能な技術
を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、
本明細書の記述及び添付図面によって明らかになるであ
ろう。
本明細書の記述及び添付図面によって明らかになるであ
ろう。
本願において開示される発明のうち、代表的なものの
概要を簡単に説明すれば、下記のとおりである。
概要を簡単に説明すれば、下記のとおりである。
水平走査線と垂直走査線との交差部に固体撮像素子を
配置する固体撮像装置において、第１飽和光量を有する
第１光電変換素子で構成される第１固体撮像素子と、前
記第１飽和光量と異なる第２飽和光量を有する第２光電
変換素子で構成される第２固体撮像素子とを、垂直走査
線の延在する方向に交互に配置する。
配置する固体撮像装置において、第１飽和光量を有する
第１光電変換素子で構成される第１固体撮像素子と、前
記第１飽和光量と異なる第２飽和光量を有する第２光電
変換素子で構成される第２固体撮像素子とを、垂直走査
線の延在する方向に交互に配置する。
上述した手段によれば、前記飽和光量の異なる第１光
電変換素子の信号電流、第２光電変換素子の信号電流の
夫々を交互に読出し、見かけ上、両者の信号電流を合成
し、暗い時に感度を高く、明るい時に感度を低くするこ
とができるので、標準光量を高くしてS/N比を向上でき
ると共に、ダイナミックレンジを向上することができ
る。
電変換素子の信号電流、第２光電変換素子の信号電流の
夫々を交互に読出し、見かけ上、両者の信号電流を合成
し、暗い時に感度を高く、明るい時に感度を低くするこ
とができるので、標準光量を高くしてS/N比を向上でき
ると共に、ダイナミックレンジを向上することができ
る。
以下、本発明の構成について、ビデオカメラ等の撮像
装置に使用される水平読出（TSL:Ｔransversal Ｓignal
Ｌine）方式のモノクロ用MOS型固体撮像装置に本発明
を適用した一実施例とともに説明する。
装置に使用される水平読出（TSL:Ｔransversal Ｓignal
Ｌine）方式のモノクロ用MOS型固体撮像装置に本発明
を適用した一実施例とともに説明する。
なお、実施例を説明するための全図において、同一機
能を有するものは同一符号を付け、その繰り返しの説明
は省略する。
能を有するものは同一符号を付け、その繰り返しの説明
は省略する。
本発明の実施例であるTSL方式のモノクロ用固体撮像
装置を第１図（概略構成図）及び第２図（等価回路図）
で示す。
装置を第１図（概略構成図）及び第２図（等価回路図）
で示す。
第１図に示すように、TSL方式の固体撮像装置（固体
撮像チップ）CHIは、中央部にセル（画素）を行列状に
複数配置したフォトダイオードアレイARRが構成されて
いる。
撮像チップ）CHIは、中央部にセル（画素）を行列状に
複数配置したフォトダイオードアレイARRが構成されて
いる。
フォトダイオードアレイARRは、受光部SAとオプチカ
ルブラック部OBとで構成されている。受光部SAは、光学
レンズを通して入射された光信号を電荷に変換して蓄積
できるように構成されている。オプチカルブラック部OB
は、暗電流によるノイズを補正する基準値（光学的黒レ
ベル）を構成するように構成されている。
ルブラック部OBとで構成されている。受光部SAは、光学
レンズを通して入射された光信号を電荷に変換して蓄積
できるように構成されている。オプチカルブラック部OB
は、暗電流によるノイズを補正する基準値（光学的黒レ
ベル）を構成するように構成されている。
フォトダイオードアレイARRの右側の周辺には、水平
帰線期間リセット部RES、インタレース走査制御部INT、
垂直走査用シフトレジスタ部（垂直走査用回路）Vregが
設けられている。下側周辺には、水平走査用シフトレジ
スタ部（水平走査用回路）Hreg、左側には、出力回路
（読出回路）OUTが設けられている。
帰線期間リセット部RES、インタレース走査制御部INT、
垂直走査用シフトレジスタ部（垂直走査用回路）Vregが
設けられている。下側周辺には、水平走査用シフトレジ
スタ部（水平走査用回路）Hreg、左側には、出力回路
（読出回路）OUTが設けられている。
第２図に示すように、前記フォトダイオードアレイAR
Rの受光部SA、垂直走査線VL1,VL2,…、水平走査線HL1,H
L2,…、出力信号線HS1,HS2,…の夫々の交差部に配置さ
れている。垂直走査線VLは、行方向に延在し、列方向に
複数本配置されている。水平走査線HLは、列方向に延在
し、行方向に複数本配置されている。出力信号線HSは、
垂直走査線VLと同一の行方向に延在し、列方向に複数本
配置されている。
Rの受光部SA、垂直走査線VL1,VL2,…、水平走査線HL1,H
L2,…、出力信号線HS1,HS2,…の夫々の交差部に配置さ
れている。垂直走査線VLは、行方向に延在し、列方向に
複数本配置されている。水平走査線HLは、列方向に延在
し、行方向に複数本配置されている。出力信号線HSは、
垂直走査線VLと同一の行方向に延在し、列方向に複数本
配置されている。
前記画素は、水平スイッチMOSQh、垂直スイッチMOSQv
（Qv1,Qv2）、光電変換素子（フォトダイオード）PD（P
D1,PD2）で構成されている。水平スイッチMOSQhの一方
の半導体領域と垂直スイッチMOSQvの他方の半導体領域
は接続されており、両者は直列に接続されている。光電
変換素子PD1は、垂直スイッチMOSQv1の他方の半導体領
域に接続され、光電変換素子PD2は、垂直スイッチMOSQv
2の一方の半導体領域に接続されている。
（Qv1,Qv2）、光電変換素子（フォトダイオード）PD（P
D1,PD2）で構成されている。水平スイッチMOSQhの一方
の半導体領域と垂直スイッチMOSQvの他方の半導体領域
は接続されており、両者は直列に接続されている。光電
変換素子PD1は、垂直スイッチMOSQv1の他方の半導体領
域に接続され、光電変換素子PD2は、垂直スイッチMOSQv
2の一方の半導体領域に接続されている。
列方向に配置された複数の固体撮像素子の水平スイッ
チMOSQhのゲート電極は、１本の水平走査線HLに接続さ
れている。水平走査線HLは、水平走査用シフトレジスタ
部Hregに接続されている。水平走査用シフトレジスタ部
Hregは、入力信号Hin及びクロック信号φh1,φh2によっ
て、行方向に配置される複数の水平走査線HLを順次走査
し、行方向の画素を選択するように構成されている。
チMOSQhのゲート電極は、１本の水平走査線HLに接続さ
れている。水平走査線HLは、水平走査用シフトレジスタ
部Hregに接続されている。水平走査用シフトレジスタ部
Hregは、入力信号Hin及びクロック信号φh1,φh2によっ
て、行方向に配置される複数の水平走査線HLを順次走査
し、行方向の画素を選択するように構成されている。
行方向に配置された複数の画素の垂直スイッチMOSQv
（Qv1,Qv2の夫々）のゲート電極は、１本の垂直走査線V
Lに接続されている。垂直走査線VLの一端は、インタレ
ース走査制御部INTを介在させて垂直走査用シフトレジ
スタ部Vregに接続されている。垂直走査用シフトレジス
タ部Vregは、入力信号Vin及びクロック信号φv1,φv2に
よって、列方向に配置される複数の垂直走査線VLを順次
走査するための選択信号R1,R2,…をインタレース走査制
御部INTに出力するように構成されている。
（Qv1,Qv2の夫々）のゲート電極は、１本の垂直走査線V
Lに接続されている。垂直走査線VLの一端は、インタレ
ース走査制御部INTを介在させて垂直走査用シフトレジ
スタ部Vregに接続されている。垂直走査用シフトレジス
タ部Vregは、入力信号Vin及びクロック信号φv1,φv2に
よって、列方向に配置される複数の垂直走査線VLを順次
走査するための選択信号R1,R2,…をインタレース走査制
御部INTに出力するように構成されている。
インタレース走査制御部INTは、フィールド選択信号F
e又はFoでスイッチMOSQFe又はQFoを制御し、選択信号Ｒ
を伝達する駆動用MOSQdを選択するように構成されてい
る。駆動用MOSQdのゲート電極と一方の半導体領域（垂
直走査線VL）との間には、昇圧コンデンサが設けられて
いる。駆動用MOSQdの他方の半導体領域には、垂直走査
信号φ３又はφ４が印加されている。つまり、垂直走査
信号φ３又はφ４は、選択信号Ｒに基づき、駆動用MOSQ
dによって垂直走査線VLに印加される。駆動用MOSQdは、
前記昇圧コンデンサによって、しきい値電圧に相当する
電圧降下を生じることなく、垂直走査信号φ３又はφ４
を垂直走査線VLに印加することができる。
e又はFoでスイッチMOSQFe又はQFoを制御し、選択信号Ｒ
を伝達する駆動用MOSQdを選択するように構成されてい
る。駆動用MOSQdのゲート電極と一方の半導体領域（垂
直走査線VL）との間には、昇圧コンデンサが設けられて
いる。駆動用MOSQdの他方の半導体領域には、垂直走査
信号φ３又はφ４が印加されている。つまり、垂直走査
信号φ３又はφ４は、選択信号Ｒに基づき、駆動用MOSQ
dによって垂直走査線VLに印加される。駆動用MOSQdは、
前記昇圧コンデンサによって、しきい値電圧に相当する
電圧降下を生じることなく、垂直走査信号φ３又はφ４
を垂直走査線VLに印加することができる。
このインタレース走査制御部INTは、２行同時読出及
びインタレース走査が行えるように構成されている。す
なわち、まず、インタレース走査制御部INTは、フィー
ルド選択信号Ｆによって、奇数フィールドＡの隣接する
２行の垂直走査線VL（例えば、VL1とVL2、VL3とVL4）を
選択する。次に、インタレース走査制御部INTは、他の
フィールド選択信号Ｆによって、１行分ずらした偶数フ
ィールドＢの２本の垂直走査線VL（例えば、VL2とVL3、
VL4とVL5）を選択するように構成されている。
びインタレース走査が行えるように構成されている。す
なわち、まず、インタレース走査制御部INTは、フィー
ルド選択信号Ｆによって、奇数フィールドＡの隣接する
２行の垂直走査線VL（例えば、VL1とVL2、VL3とVL4）を
選択する。次に、インタレース走査制御部INTは、他の
フィールド選択信号Ｆによって、１行分ずらした偶数フ
ィールドＢの２本の垂直走査線VL（例えば、VL2とVL3、
VL4とVL5）を選択するように構成されている。
垂直走査線VLの他端は、出力回路のOUTの出力制御用M
OSQS1,QS2,…のゲート電極に接続されている。出力制御
用MOSQSは、出力信号線HSの一端と出力回路OUTの出力線
S1又はS2とを接続するように構成されている。
OSQS1,QS2,…のゲート電極に接続されている。出力制御
用MOSQSは、出力信号線HSの一端と出力回路OUTの出力線
S1又はS2とを接続するように構成されている。
出力信号線HSは、行方向に配置された複数の固体撮像
素子の水平スイッチMOSQhの他方の半導体領域（ドレイ
ン領域）に接続されている。出力信号線HSの他端は、水
平帰線期間リセット部RESのリセット用MOSQrを介在させ
て、リセット用出力線（ビデオ信号線）Vrに接続されて
いる。リセット用MOSQrのゲート電極は、リセット信号
線RPに接続され制御されている。水平帰線期間リセット
部RESは、水平走査期間内に蓄えられた偽信号をリセッ
トするように構成されている。
素子の水平スイッチMOSQhの他方の半導体領域（ドレイ
ン領域）に接続されている。出力信号線HSの他端は、水
平帰線期間リセット部RESのリセット用MOSQrを介在させ
て、リセット用出力線（ビデオ信号線）Vrに接続されて
いる。リセット用MOSQrのゲート電極は、リセット信号
線RPに接続され制御されている。水平帰線期間リセット
部RESは、水平走査期間内に蓄えられた偽信号をリセッ
トするように構成されている。
次に、TSL方式の固体撮像素子のCHIの具体的なデバイ
ス構造について、第３図乃至第６図を用いて説明する。
第３図は、受光部SAの固体撮像素子を示す要部平面図、
第４図は、オプチカルブラック部OBの固体撮像素子を示
す要部平面図である。第５図は、第３図のＶ−Ｖ切断線
で切った断面図、第６図は、第３図のVI−VI切断線で切
った断面図である。
ス構造について、第３図乃至第６図を用いて説明する。
第３図は、受光部SAの固体撮像素子を示す要部平面図、
第４図は、オプチカルブラック部OBの固体撮像素子を示
す要部平面図である。第５図は、第３図のＶ−Ｖ切断線
で切った断面図、第６図は、第３図のVI−VI切断線で切
った断面図である。
第３図乃至第６図に示すように、受光部、オプチカル
ブラック部OBの夫々の画素は、基本的には同一構造で構
成されている。
ブラック部OBの夫々の画素は、基本的には同一構造で構
成されている。
受光部SA、オプチカルブラック部OBの夫々の固体撮像
素子は、半導体基板SUBに設けられたウエル領域WELLの
主面に形成され、素子間分離絶縁膜LOCにその周囲を規
定されている。
素子は、半導体基板SUBに設けられたウエル領域WELLの
主面に形成され、素子間分離絶縁膜LOCにその周囲を規
定されている。
半導体基板SUBは、単結晶シリコンからなるＮ型で構
成されている。ウエル領域WELLは、Ｐ型で構成されてお
り、主に、ＮチヤネルMOSFETを形成する。なお、ウエル
領域WELLを設けない場合には、Ｐ型半導体基板SUBを使
用する。
成されている。ウエル領域WELLは、Ｐ型で構成されてお
り、主に、ＮチヤネルMOSFETを形成する。なお、ウエル
領域WELLを設けない場合には、Ｐ型半導体基板SUBを使
用する。
素子間分離絶縁膜LOCは、ウエル領域WELLの主面を選
択的に熱酸化して形成した酸化シリコン膜で構成されて
いる。素子間分離絶縁膜LOCは、第３図及び第４図に示
すように、画素形成領域をＵ字形状で構成している。詳
述すれば、素子間分離絶縁膜LOCは、水平スイッチMOSQh
形成領域の面積は小さく、光電変換素子PDの開口面積
（開口率）を大きくするために、垂直スイッチMOSQv形
成領域の面積は大きくなるように、Ｕ字形状で構成す
る。
択的に熱酸化して形成した酸化シリコン膜で構成されて
いる。素子間分離絶縁膜LOCは、第３図及び第４図に示
すように、画素形成領域をＵ字形状で構成している。詳
述すれば、素子間分離絶縁膜LOCは、水平スイッチMOSQh
形成領域の面積は小さく、光電変換素子PDの開口面積
（開口率）を大きくするために、垂直スイッチMOSQv形
成領域の面積は大きくなるように、Ｕ字形状で構成す
る。
画素の水平スイッチMOSQhは、第３図乃至第６図、及
び第７図（所定の製造工程における要部平面図）に示す
ように、主に、ウエル領域WELL、ゲート絶縁膜、ゲート
電極、ソース領域又はドレイン領域である一対のN+型半
導体領域（N+）で構成されている。
び第７図（所定の製造工程における要部平面図）に示す
ように、主に、ウエル領域WELL、ゲート絶縁膜、ゲート
電極、ソース領域又はドレイン領域である一対のN+型半
導体領域（N+）で構成されている。
ゲート絶縁膜は、例えば、ウエル領域WELL領域の主面
を酸化して形成した酸化シリコン膜を用い、300〜500
［Å］程度の膜厚で形成されている。
を酸化して形成した酸化シリコン膜を用い、300〜500
［Å］程度の膜厚で形成されている。
ゲート電極は、ゲート電極材料例えば多結晶シリコン
膜（半導体膜）Ｐ−Siで形成する。多結晶シリコン膜Ｐ
−Siは、例えば、3000〜4000［Å］程度の膜厚で形成す
る。また、ゲート電極は、高融点金属（Mo,Ti,Ta,W）膜
若しくは高融点金属シリサイド（MoSi2,TiSi2,TaSi2,WS
i2）膜、或は多結晶シリコン膜とそれらとの複合膜で形
成してもよい。
膜（半導体膜）Ｐ−Siで形成する。多結晶シリコン膜Ｐ
−Siは、例えば、3000〜4000［Å］程度の膜厚で形成す
る。また、ゲート電極は、高融点金属（Mo,Ti,Ta,W）膜
若しくは高融点金属シリサイド（MoSi2,TiSi2,TaSi2,WS
i2）膜、或は多結晶シリコン膜とそれらとの複合膜で形
成してもよい。
半導体領域N+は、ゲート電極をマスクとしたイオン打
込みでウエル領域WELLの主面部にＮ型不純物を導入し、
これに引き伸し拡散を施して形成する。
込みでウエル領域WELLの主面部にＮ型不純物を導入し、
これに引き伸し拡散を施して形成する。
前記水平スイッチMOSQhのドレイン領域である半導体
領域N+は、ウエル領域WELLよりも高不純物濃度のP+型半
導体領域（P+）の主面部に構成されている。半導体領域
P+は、水平スイッチMOSQhのチャネル形成領域まで拡散
されている。この半導体領域P+は、水平スイッチMOSQh
のしきい値電圧を上昇するように構成されている。つま
り、半導体領域P+、ブルーミングを生じるような電子が
光電変換素子PD側から出力信号線HSに移動することを低
減するように構成されている。
領域N+は、ウエル領域WELLよりも高不純物濃度のP+型半
導体領域（P+）の主面部に構成されている。半導体領域
P+は、水平スイッチMOSQhのチャネル形成領域まで拡散
されている。この半導体領域P+は、水平スイッチMOSQh
のしきい値電圧を上昇するように構成されている。つま
り、半導体領域P+、ブルーミングを生じるような電子が
光電変換素子PD側から出力信号線HSに移動することを低
減するように構成されている。
垂直スイッチMOSQv1は、水平スイッチMOSQhと実質的
に同様に、主に、ウエル領域WELL、ゲート絶縁膜、ゲー
ト電極、ソース領域又はドレイン領域である一対の半導
体領域N+で構成されている。
に同様に、主に、ウエル領域WELL、ゲート絶縁膜、ゲー
ト電極、ソース領域又はドレイン領域である一対の半導
体領域N+で構成されている。
垂直スイッチMOSQv2は、水平スイッチMOSQhと実質的
に同様に、主に、ウエル領域WELL、ゲート絶縁膜、ゲー
ト電極、ソース領域又はドレイン領域である一対の半導
体領域N+で構成されている。
に同様に、主に、ウエル領域WELL、ゲート絶縁膜、ゲー
ト電極、ソース領域又はドレイン領域である一対の半導
体領域N+で構成されている。
垂直スイッチMOSQv1、Qv2の夫々のゲート電極は、水
平スイッチMOSQhのゲート電極と同一製造工程で形成さ
れている。垂直スイッチMOSQv1、Qv2の夫々のゲート電
極は、フォトダイオード形成領域（或は受光部）の中央
部を行方向に横切るように延在し、かつ、一体に（共通
に）構成されている。さらに、垂直スイッチMOSQv1、Qv
2の夫々のゲート電極は、行方向に延在する垂直走査線V
Lと一体に構成されている。つまり、垂直走査線VLは、
実質的に固体撮像素子の中央上部を行方向に延在するよ
うに構成されている。実際には、垂直走査線VLは、光電
変換素子PDの上部、詳細には、光電変換素子PD1と光電
変換素子PD2との間（固体撮像素子内の光電変換素子PD
1、PD2の夫々の近傍）に延在するように構成されてい
る。
平スイッチMOSQhのゲート電極と同一製造工程で形成さ
れている。垂直スイッチMOSQv1、Qv2の夫々のゲート電
極は、フォトダイオード形成領域（或は受光部）の中央
部を行方向に横切るように延在し、かつ、一体に（共通
に）構成されている。さらに、垂直スイッチMOSQv1、Qv
2の夫々のゲート電極は、行方向に延在する垂直走査線V
Lと一体に構成されている。つまり、垂直走査線VLは、
実質的に固体撮像素子の中央上部を行方向に延在するよ
うに構成されている。実際には、垂直走査線VLは、光電
変換素子PDの上部、詳細には、光電変換素子PD1と光電
変換素子PD2との間（固体撮像素子内の光電変換素子PD
1、PD2の夫々の近傍）に延在するように構成されてい
る。
垂直スイッチMOSQv1の一方の半導体領域N+は、水平ス
イッチMOSQhの一方の半導体領域N+と一体に構成（共
有）されている。垂直スイッチMOSQv1の他方の半導体領
域N+は、垂直スイッチMOSQv2の他方の半導体領域N+と一
体に構成（共有）されている。つまり、垂直スイッチMO
SQv1,Qv2の夫々は、ゲート電極を共通にし、かつ直列に
接続されている。
イッチMOSQhの一方の半導体領域N+と一体に構成（共
有）されている。垂直スイッチMOSQv1の他方の半導体領
域N+は、垂直スイッチMOSQv2の他方の半導体領域N+と一
体に構成（共有）されている。つまり、垂直スイッチMO
SQv1,Qv2の夫々は、ゲート電極を共通にし、かつ直列に
接続されている。
光電変換素子PD1は、特に、第５図に示すように、垂
直スイッチMOSQv1の他方の半導体領域N+又は垂直スイッ
チMOSQv2の他方の半導体領域N+とウエル領域WELLとのPN
接合部で構成される。なお、スイッチMOSQv1の一方の半
導体領域N+又は水平スイッチMOSQhの一方の半導体領域N
+とウエル領域WELLとのPN接合部にも光電変換素子（フ
ォトダイオード素子）は形成されるが、MOSQhは毎水平
走査（Ｈ）ごとにON状態となるためQv1・Qh共通のN+領
域に蓄えられた情報は毎Ｈごとにリセットされ1H分のみ
が出力に寄与するので無視できる。例えば、もしホトダ
イオードPDと、上記Qv1・Qh共通のN+領域が同じ面積だ
としても、Qv1・Qh共通のN+領域はPDに比べて2/525の情
報しか蓄えることができない。前記光電変換素子PD1を
構成する半導体領域N+は、例えば1020［atoms/cm3］程
度の不純物濃度で形成し、ウエル領域WELLは例えば1015
〜1016［atoms/cm3］程度の不純物濃度で形成する。
直スイッチMOSQv1の他方の半導体領域N+又は垂直スイッ
チMOSQv2の他方の半導体領域N+とウエル領域WELLとのPN
接合部で構成される。なお、スイッチMOSQv1の一方の半
導体領域N+又は水平スイッチMOSQhの一方の半導体領域N
+とウエル領域WELLとのPN接合部にも光電変換素子（フ
ォトダイオード素子）は形成されるが、MOSQhは毎水平
走査（Ｈ）ごとにON状態となるためQv1・Qh共通のN+領
域に蓄えられた情報は毎Ｈごとにリセットされ1H分のみ
が出力に寄与するので無視できる。例えば、もしホトダ
イオードPDと、上記Qv1・Qh共通のN+領域が同じ面積だ
としても、Qv1・Qh共通のN+領域はPDに比べて2/525の情
報しか蓄えることができない。前記光電変換素子PD1を
構成する半導体領域N+は、例えば1020［atoms/cm3］程
度の不純物濃度で形成し、ウエル領域WELLは例えば1015
〜1016［atoms/cm3］程度の不純物濃度で形成する。
光電変換素子PD2は、垂直スイッチMOSQv2の一方の半
導体領域N+とウエル領域WELLとのPN接合部と、垂直スイ
ッチMOSQv2の一方の半導体領域N+とP+型半導体領域（P+
PD）とのPN接合部とで構成されている。半導体領域P+ PD
は、第３図、第４図及び第７図に点線で示す（Ｐ型不純
物導入用マスクの開口パターンを表す）ように、少なく
とも、半導体領域N+とウエル領域WELLとで形成されるPN
接合部に（半導体領域N+に沿って）極部的に形成され
る。半導体領域P+ PDは、ウエル領域WELLと同一導電型で
あり、それより高不純物濃度例えば1017［atoms/cm3］
程度の不純物濃度で形成する。半導体領域P+ PDは、半導
体領域N+を形成するＮ型不純物を導入（イオン打込み或
は拡散）する前又は後に、Ｐ型不純物を導入する（イオ
ン打込み或は拡散）ことで形成できる。また、半導体領
域P+ PDは、水平スイッチMOSQh側に形成される半導体領
域P+と同一製造工程でかつ同一不純物濃度で形成しても
よいし、夫々異なる条件で形成することもできる。
導体領域N+とウエル領域WELLとのPN接合部と、垂直スイ
ッチMOSQv2の一方の半導体領域N+とP+型半導体領域（P+
PD）とのPN接合部とで構成されている。半導体領域P+ PD
は、第３図、第４図及び第７図に点線で示す（Ｐ型不純
物導入用マスクの開口パターンを表す）ように、少なく
とも、半導体領域N+とウエル領域WELLとで形成されるPN
接合部に（半導体領域N+に沿って）極部的に形成され
る。半導体領域P+ PDは、ウエル領域WELLと同一導電型で
あり、それより高不純物濃度例えば1017［atoms/cm3］
程度の不純物濃度で形成する。半導体領域P+ PDは、半導
体領域N+を形成するＮ型不純物を導入（イオン打込み或
は拡散）する前又は後に、Ｐ型不純物を導入する（イオ
ン打込み或は拡散）ことで形成できる。また、半導体領
域P+ PDは、水平スイッチMOSQh側に形成される半導体領
域P+と同一製造工程でかつ同一不純物濃度で形成しても
よいし、夫々異なる条件で形成することもできる。
光電変換素子PD1、PD2の夫々は、前述のように、垂直
スイッチMOSQv2を介在させて接続されており、光電子の
蓄積時には垂直スイッチMOSQv2を非動作状態（OFF状
態）にして夫々独立に光電子を蓄積し、読出時には垂直
スイッチMOSQv2を動作状態（ON状態）にして夫々を同時
に読出すことができるので、１つの固体撮像素子の１つ
の光電変換素子PDと見なすことができる。
スイッチMOSQv2を介在させて接続されており、光電子の
蓄積時には垂直スイッチMOSQv2を非動作状態（OFF状
態）にして夫々独立に光電子を蓄積し、読出時には垂直
スイッチMOSQv2を動作状態（ON状態）にして夫々を同時
に読出すことができるので、１つの固体撮像素子の１つ
の光電変換素子PDと見なすことができる。
光電変換素子PD2のPN接合部に極部的に設けられた半
導体領域P+ PDは、第３図、第４図、第７図及び第８図
（フォトダイオードアレイの模写レイアウト図）に示す
ように、隣接する他の光電変換素子PD2のそれと異なる
面積で構成されている。光電変換素子PD2に大面積の半
導体領域P+ PDが設けられた光電変換素子PDAは、接合容
量の増加で飽和信号電流が増加するので、感度が高くな
ると共に飽和光量が小さくなる。一方、光電変換素子PD
2に小面積の半導体領域P+ PDが設けられた光電変換素子P
DBは、光電変換素子PDAに比べて、接合容量が小さく飽
和信号電流が小さいので、感度が低くなると共に飽和光
量が大きくなる。この飽和光量が小さな光電変換素子PD
Aを有する固体撮像素子と、飽和光量が大きな光電変換
素子PDBを有する固体撮像素子とは、垂直走査線VLの延
在する方向に交互に配置されている。また、光電変換素
子PDAを有する固体撮像素子と、光電変換素子PDBを有す
る固体撮像素子とは、レイアウト上、水平走査線HLの延
在する方向にも交互に配置されている。すなわち、固体
撮像素子は、市松模様で配置されている。飽和光量は、
単に、光電変換素子PDAと光電変換素子PDBとの面積比を
変えただけでは実効的な変化がなく、本発明のように、
半導体領域P+ PDを設けて単位面積当りの光電変換特性を
変化させないと実効的に変化が生じない。
導体領域P+ PDは、第３図、第４図、第７図及び第８図
（フォトダイオードアレイの模写レイアウト図）に示す
ように、隣接する他の光電変換素子PD2のそれと異なる
面積で構成されている。光電変換素子PD2に大面積の半
導体領域P+ PDが設けられた光電変換素子PDAは、接合容
量の増加で飽和信号電流が増加するので、感度が高くな
ると共に飽和光量が小さくなる。一方、光電変換素子PD
2に小面積の半導体領域P+ PDが設けられた光電変換素子P
DBは、光電変換素子PDAに比べて、接合容量が小さく飽
和信号電流が小さいので、感度が低くなると共に飽和光
量が大きくなる。この飽和光量が小さな光電変換素子PD
Aを有する固体撮像素子と、飽和光量が大きな光電変換
素子PDBを有する固体撮像素子とは、垂直走査線VLの延
在する方向に交互に配置されている。また、光電変換素
子PDAを有する固体撮像素子と、光電変換素子PDBを有す
る固体撮像素子とは、レイアウト上、水平走査線HLの延
在する方向にも交互に配置されている。すなわち、固体
撮像素子は、市松模様で配置されている。飽和光量は、
単に、光電変換素子PDAと光電変換素子PDBとの面積比を
変えただけでは実効的な変化がなく、本発明のように、
半導体領域P+ PDを設けて単位面積当りの光電変換特性を
変化させないと実効的に変化が生じない。
前記光電変換素子PDAの飽和光量LAは＜１＞式、光電
変換素子PDBの飽和光量LBは＜２＞式で夫々求めること
ができる。
変換素子PDBの飽和光量LBは＜２＞式で夫々求めること
ができる。
LA＝IAsat/SA ……＜１＞ LB＝IBsat/SB ……＜２＞ 但し、IAsat:PDAの飽和信号電流 IBsat:PDBの飽和信号電流 SA:PDAの感度 SB:PDBの感度 前記＜１＞式、＜２＞式の夫々から、IAsat、SA、IBs
at、SBを前記半導体領域P+ PDの面積で制御することによ
って、光電変換素子PDAの飽和光量LAと光電変換素子PDB
の飽和光量LBとを適正に設定することができる。
at、SBを前記半導体領域P+ PDの面積で制御することによ
って、光電変換素子PDAの飽和光量LAと光電変換素子PDB
の飽和光量LBとを適正に設定することができる。
このように構成されるTSL方式のモノクロ用固体撮像
装置CHIは、所定の垂直走査線VLを選択すると、順次水
平走査線HLを選択して前記垂直走査線VLに接続される固
体撮像素子の光電変換素子PDの信号電流（情報）を順次
読出すので、光電変換素子PDAの信号電流と光電変換素
子PDBの信号電流とが交互に読出される。この読出され
る信号電流は、人間の目の感知能力において、第９図
（入射光量とそれに基づいて発生する信号電流量との関
係を示す光電変換特性図）に示すように、見かけ上、光
電変換素子PDAの信号電流と光電変換素子PDBの信号電流
とを合成した形で見ることができる。第９図には、飽和
光量LBを２倍の飽和光量LAで設定した場合を示してい
る。つまり、第９図に示すように、光電変換特性にニー
（knee）ポイントＫを形成することができ、このニーポ
イントＫ或はその近傍に標準光量を設定することによ
り、飽和光量LAが小さく暗い時には感度を高く（SA＋
SB）、飽和光量LBが大きく明るい時には感度を低く
（SB）することができる。したがって、固体撮像装置CH
Iは、信号電流の高い所に標準光量を設定することがで
きるのでS/N比を向上することができ、標準光量から飽
和光量までを広くすることができるのでダイナミックレ
ンジを向上することができる。
装置CHIは、所定の垂直走査線VLを選択すると、順次水
平走査線HLを選択して前記垂直走査線VLに接続される固
体撮像素子の光電変換素子PDの信号電流（情報）を順次
読出すので、光電変換素子PDAの信号電流と光電変換素
子PDBの信号電流とが交互に読出される。この読出され
る信号電流は、人間の目の感知能力において、第９図
（入射光量とそれに基づいて発生する信号電流量との関
係を示す光電変換特性図）に示すように、見かけ上、光
電変換素子PDAの信号電流と光電変換素子PDBの信号電流
とを合成した形で見ることができる。第９図には、飽和
光量LBを２倍の飽和光量LAで設定した場合を示してい
る。つまり、第９図に示すように、光電変換特性にニー
（knee）ポイントＫを形成することができ、このニーポ
イントＫ或はその近傍に標準光量を設定することによ
り、飽和光量LAが小さく暗い時には感度を高く（SA＋
SB）、飽和光量LBが大きく明るい時には感度を低く
（SB）することができる。したがって、固体撮像装置CH
Iは、信号電流の高い所に標準光量を設定することがで
きるのでS/N比を向上することができ、標準光量から飽
和光量までを広くすることができるのでダイナミックレ
ンジを向上することができる。
水平走査線HLは、第10図（所定の製造工程における要
部平面図）に詳細に示すように、行方向に配置された固
体撮像素子形成領域間（素子間分離絶縁膜LOC）上に、
列方向に延在するように構成されている。水平走査線HL
は、前述の多結晶シリコン膜Ｐ−Siよりも上層の導電
層、例えば第１層目のアルミニウム膜AL1で構成されて
いる。アルミニウム膜AL1は、例えば5000［Å］程度の
膜厚で形成されている。アルミニウム膜AL1は、水平ス
イッチMOSQh等を覆う層間絶縁膜（例えば、PSG膜）IA上
に設けられている。水平走査線HLは、前記層間絶縁膜IA
に形成された接続孔C2を通して、水平スイッチMOSQhの
ゲート電極（多結晶シリコン膜Ｐ−Si）に接続されてい
る。
部平面図）に詳細に示すように、行方向に配置された固
体撮像素子形成領域間（素子間分離絶縁膜LOC）上に、
列方向に延在するように構成されている。水平走査線HL
は、前述の多結晶シリコン膜Ｐ−Siよりも上層の導電
層、例えば第１層目のアルミニウム膜AL1で構成されて
いる。アルミニウム膜AL1は、例えば5000［Å］程度の
膜厚で形成されている。アルミニウム膜AL1は、水平ス
イッチMOSQh等を覆う層間絶縁膜（例えば、PSG膜）IA上
に設けられている。水平走査線HLは、前記層間絶縁膜IA
に形成された接続孔C2を通して、水平スイッチMOSQhの
ゲート電極（多結晶シリコン膜Ｐ−Si）に接続されてい
る。
水平スイッチMOSQhのドレイン領域である半導体領域N
+には、接続孔C1を通して、中間導電層ML1又はML2が接
続されている。
+には、接続孔C1を通して、中間導電層ML1又はML2が接
続されている。
中間導電層ML1は、水平スイッチMOSQhの半導体領域N+
と実質的にその上層に延在する出力信号線HS1,HS3,…と
を接続するように構成されている。中間導電層ML1は、
主に、前記接続の際の段差形状を低減し、接続の信頼性
を向上するように構成されている。中間導電層ML2は、
水平スイッチMOSQhの半導体領域N+とその領域と異なる
領域の上層に延在する出力信号線HS2,HS4,…とを接続す
るように構成されている。中間導電層ML2は、主に、前
記接続の信頼性を向上すると共に、異なる領域の半導体
領域N+と出力信号線HSとを接続するように構成されてい
る。
と実質的にその上層に延在する出力信号線HS1,HS3,…と
を接続するように構成されている。中間導電層ML1は、
主に、前記接続の際の段差形状を低減し、接続の信頼性
を向上するように構成されている。中間導電層ML2は、
水平スイッチMOSQhの半導体領域N+とその領域と異なる
領域の上層に延在する出力信号線HS2,HS4,…とを接続す
るように構成されている。中間導電層ML2は、主に、前
記接続の信頼性を向上すると共に、異なる領域の半導体
領域N+と出力信号線HSとを接続するように構成されてい
る。
前記中間導電層ML1には、列方向に配置された固体撮
像素子間（素子間分離絶縁膜LOC）上に行方向に延在す
る出力信号線HS1,HS3,…が接続されている。出力信号線
HSは、前述のアルミニウムAL1よりも上層の導電層、例
えば第２層目のアルミニウム膜AL2で構成されている。
アルミニウム膜AL2は、例えば8000〜9000［Å］程度の
膜厚で形成する。アルミニウム膜AL2は、アルミニウム
膜AL1を覆う層間絶縁膜（例えば、PSG膜）IB上に設けら
れている。出力信号線HSは、前記層間絶縁膜IBに形成さ
れた接続孔C3を通して、中間導電層ML1に接続されてい
る。
像素子間（素子間分離絶縁膜LOC）上に行方向に延在す
る出力信号線HS1,HS3,…が接続されている。出力信号線
HSは、前述のアルミニウムAL1よりも上層の導電層、例
えば第２層目のアルミニウム膜AL2で構成されている。
アルミニウム膜AL2は、例えば8000〜9000［Å］程度の
膜厚で形成する。アルミニウム膜AL2は、アルミニウム
膜AL1を覆う層間絶縁膜（例えば、PSG膜）IB上に設けら
れている。出力信号線HSは、前記層間絶縁膜IBに形成さ
れた接続孔C3を通して、中間導電層ML1に接続されてい
る。
中間導電層ML2には、第３図及び第４図に示すよう
に、列方向に配置された固体撮像素子の略中央部に、垂
直走査線VLの上部にそれと重ね合わされて行方向に延在
する出力信号線HS2,HS4,…が接続されている。出力信号
線HSは、例えば第２層目のアルミニウム膜AL2で構成さ
れている。出力信号線HSは、接続孔C3を通して中間導電
層ML2に接続されている。受光部SAの出力信号線HS2,HS
4,…は、光電変換素子（光電変換領域）PDの開口面積を
可能な限り大きく形成できるように、前述のように、垂
直走査線VLと出力信号線HS2,HS4,…とを重ね合わせてい
る。
に、列方向に配置された固体撮像素子の略中央部に、垂
直走査線VLの上部にそれと重ね合わされて行方向に延在
する出力信号線HS2,HS4,…が接続されている。出力信号
線HSは、例えば第２層目のアルミニウム膜AL2で構成さ
れている。出力信号線HSは、接続孔C3を通して中間導電
層ML2に接続されている。受光部SAの出力信号線HS2,HS
4,…は、光電変換素子（光電変換領域）PDの開口面積を
可能な限り大きく形成できるように、前述のように、垂
直走査線VLと出力信号線HS2,HS4,…とを重ね合わせてい
る。
オプチカルブラック部OB領域には、第４図に示すよう
に、出力信号線HSの上部に、層間絶縁膜（例えば、PSG
膜）ICを介在させて遮光膜SFが設けられている。遮光膜
SFは、例えば、第３層目のアルミニウム層AL3で形成す
る。アルミニウム膜AL3は、例えば、蒸着やスパッタで
形成し、10000［Å］程度の膜厚で形成する。
に、出力信号線HSの上部に、層間絶縁膜（例えば、PSG
膜）ICを介在させて遮光膜SFが設けられている。遮光膜
SFは、例えば、第３層目のアルミニウム層AL3で形成す
る。アルミニウム膜AL3は、例えば、蒸着やスパッタで
形成し、10000［Å］程度の膜厚で形成する。
なお、本発明は、前述のTSL方式の固体撮像装置にお
いて、固体撮像素子の光電変換素子PDAの飽和光量を隣
接する他の光電変換素子PDBの飽和光量に比べて小さく
なるように、半導体領域N+とウエル領域WELLとの接合部
に、半導体領域N+と同一導電型でかつそれよりも高不純
物濃度の半導体領域N++を設けてもよい。
いて、固体撮像素子の光電変換素子PDAの飽和光量を隣
接する他の光電変換素子PDBの飽和光量に比べて小さく
なるように、半導体領域N+とウエル領域WELLとの接合部
に、半導体領域N+と同一導電型でかつそれよりも高不純
物濃度の半導体領域N++を設けてもよい。
また、本発明は、前述のTSL方式の固体撮像装置にお
いて、固体撮像素子の光電変換素子PDAの飽和光量を隣
接する他の光電変換素子PDBの飽和光量に比べて小さく
なるように、光電変換素子PDAに半導体領域P+ PDを設
け、光電変換素子PDBに半導体領域P+ PDを設けなくても
よい。
いて、固体撮像素子の光電変換素子PDAの飽和光量を隣
接する他の光電変換素子PDBの飽和光量に比べて小さく
なるように、光電変換素子PDAに半導体領域P+ PDを設
け、光電変換素子PDBに半導体領域P+ PDを設けなくても
よい。
以上、本発明者によってなされた発明を、前記実施例
に基づき具体的に説明したが、本発明は、前記実施例に
限定されるものではなく、その要旨を逸脱しない範囲に
おいて種々変更可能であることは勿論である。
に基づき具体的に説明したが、本発明は、前記実施例に
限定されるものではなく、その要旨を逸脱しない範囲に
おいて種々変更可能であることは勿論である。
本発明は、前述のTSL方式の固体撮像装置に限定され
ず、スイッチMOSと光電変換素子とで形成される固体撮
像素子を有する固体撮像装置に広く適用することができ
る。
ず、スイッチMOSと光電変換素子とで形成される固体撮
像素子を有する固体撮像装置に広く適用することができ
る。
また、本発明は、モノクロ用MOS型固体撮像装置に限
定されず、カラー用MOS型固体撮像装置に適用すること
ができる。
定されず、カラー用MOS型固体撮像装置に適用すること
ができる。
本願において開示される発明のうち代表的なものによ
って得られる効果を簡単に説明すれば、下記のとおりで
ある。
って得られる効果を簡単に説明すれば、下記のとおりで
ある。
スイッチMOSと光電変換素子とで形成される固体撮像
素子を有する固体撮像装置において、S/N比を向上でき
ると共に、ダイナミックレンジを向上することができ
る。
素子を有する固体撮像装置において、S/N比を向上でき
ると共に、ダイナミックレンジを向上することができ
る。
第１図は、本発明の実施例であるTSL方式の固体撮像装
置を示す概略構成図、 第２図は、前記第１図に示す固体撮像装置の等価回路
図、 第３図は、受光部の固体撮像素子を示す要部平面図、 第４図は、オプチカルブラック部の固体撮像素子を示す
要部平面図、 第５図は、第３図のＶ−Ｖ切断線で切った断面図、 第６図は、第３図のVI−VI切断線で切った断面図、 第７図は、前記固体撮像装置の所定の製造工程における
要部平面図、 第８図は、前記固体撮像装置のフォトダイオードアレイ
の模写レイアウト図、 第９図は、前記固体撮像装置の固体撮像素子の光電変換
特性図、 第10図は、前記固体撮像装置の所定の製造工程における
要部平面図である。 図中、CHI……固体撮像装置（固体撮像チップ）、ARR…
…フォトダイオードアレイ、SA……受光部、OB……オプ
チカルブラック部、INT……インタレース走査制御部、V
reg……垂直走査用シフトレジスタ部、Hreg……水平走
査用シフトレジスタ部、OUT……出力回路、VL……垂直
走査線、HL……水平走査線、HS……出力信号線、Qh……
水平スイッチMOS、Qv……垂直スイッチMOS、PD……光電
変換素子、ML……中間導電層、SF……遮光膜、P+ PD……
半導体領域である。
置を示す概略構成図、 第２図は、前記第１図に示す固体撮像装置の等価回路
図、 第３図は、受光部の固体撮像素子を示す要部平面図、 第４図は、オプチカルブラック部の固体撮像素子を示す
要部平面図、 第５図は、第３図のＶ−Ｖ切断線で切った断面図、 第６図は、第３図のVI−VI切断線で切った断面図、 第７図は、前記固体撮像装置の所定の製造工程における
要部平面図、 第８図は、前記固体撮像装置のフォトダイオードアレイ
の模写レイアウト図、 第９図は、前記固体撮像装置の固体撮像素子の光電変換
特性図、 第10図は、前記固体撮像装置の所定の製造工程における
要部平面図である。 図中、CHI……固体撮像装置（固体撮像チップ）、ARR…
…フォトダイオードアレイ、SA……受光部、OB……オプ
チカルブラック部、INT……インタレース走査制御部、V
reg……垂直走査用シフトレジスタ部、Hreg……水平走
査用シフトレジスタ部、OUT……出力回路、VL……垂直
走査線、HL……水平走査線、HS……出力信号線、Qh……
水平スイッチMOS、Qv……垂直スイッチMOS、PD……光電
変換素子、ML……中間導電層、SF……遮光膜、P+ PD……
半導体領域である。
Claims (5)
- 【請求項１】水平走査線と垂直走査線との交差部に、ス
イッチMOSと光電変換素子とで構成される固体撮像素子
を配置する固体撮像装置において、第１飽和光量を有す
る第１光電変換素子で第１固体撮像素子を構成し、前記
第１飽和光量と異なる第２飽和光量を有する第２光電変
換素子で第２固体撮像素子を構成し、前記第１固体撮像
素子の第１光電変換素子と第２固体撮像素子の第２光電
変換素子とを、垂直走査線の延在する方向に交互に配置
したことを特徴とする固体撮像装置。 - 【請求項２】前記第１光電変換素子と第２光電変換素子
とは、市松模様で配置されていることを特徴とする特許
請求の範囲第１項に記載の固体撮像装置。 - 【請求項３】前記第１固体撮像素子の第１光電変換素子
は、前記第２固体撮像素子の第２光電変換素子と異なる
不純物濃度のPN接合で構成されていることを特徴とする
特許請求の範囲第１項又は第２項に記載の固体撮像装
置。 - 【請求項４】前記第１又は第２光電変換素子は、PN接合
部に、少なくとも極部的に、高不純物濃度のＰ型又はＮ
型半導体領域を導入することで構成されていることを特
徴とする特許請求の範囲第３項に記載の固体撮像装置。 - 【請求項５】前記半導体領域は、前記第１又は第２光電
変換素子の単位面積当りの光電変換特性を変化させるよ
うに構成されていることを特徴とする特許請求の範囲第
４項に記載の固体撮像装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62099737A JP2569045B2 (ja) | 1987-04-24 | 1987-04-24 | 固体撮像装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62099737A JP2569045B2 (ja) | 1987-04-24 | 1987-04-24 | 固体撮像装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63266871A JPS63266871A (ja) | 1988-11-02 |
| JP2569045B2 true JP2569045B2 (ja) | 1997-01-08 |
Family
ID=14255347
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62099737A Expired - Fee Related JP2569045B2 (ja) | 1987-04-24 | 1987-04-24 | 固体撮像装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2569045B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU2002349455A1 (en) | 2001-12-05 | 2003-06-17 | Hamamatsu Photonics K.K. | Light detection device, imaging device and distant image acquisition device |
| KR101068326B1 (ko) * | 2003-01-22 | 2011-09-28 | 하마마츠 포토닉스 가부시키가이샤 | 광검출 장치 |
-
1987
- 1987-04-24 JP JP62099737A patent/JP2569045B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63266871A (ja) | 1988-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3249819B2 (ja) | イメージセンサ | |
| US20050225655A1 (en) | Solid-state color image pickup apparatus with a wide dynamic range, and digital camera on which the solid-state image pickup apparatus is mounted | |
| US7230224B2 (en) | Solid state image pickup device with two photosensitive fields per one pixel | |
| US20040245433A1 (en) | Solid-state imaging device and method for driving the same | |
| US5684312A (en) | Solid-state imaging device having contact buffer layer interconnecting gate and vertical scan line | |
| US5280186A (en) | CCD image sensor with four phase clocking mechanism | |
| JP2001326343A (ja) | 固体撮像装置 | |
| US20050231623A1 (en) | Imaging apparatus | |
| JP2569045B2 (ja) | 固体撮像装置 | |
| JP2872237B2 (ja) | 固体撮像装置 | |
| JPH0443429B2 (ja) | ||
| JPH0425714B2 (ja) | ||
| JPS63266875A (ja) | 固体撮像装置 | |
| JPH11111960A (ja) | 固体撮像素子 | |
| JP2728404B2 (ja) | 固体撮像装置 | |
| JPS63266873A (ja) | 固体撮像装置 | |
| JPS63266869A (ja) | 固体撮像装置 | |
| JPS63266868A (ja) | 固体撮像装置 | |
| JPS63266874A (ja) | 固体撮像装置 | |
| JPH0821704B2 (ja) | 固体撮像素子 | |
| JPS6255961A (ja) | 固体撮像装置 | |
| JPS6373658A (ja) | 固体撮像装置 | |
| JPH05243546A (ja) | 固体撮像装置 | |
| JP4010446B2 (ja) | 電荷転送装置および固体撮像素子 | |
| KR950002194B1 (ko) | 프레임 트랜스퍼방식의 ccd 영상센서 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |