JPS63263553A - リモ−トチヤネル方式 - Google Patents
リモ−トチヤネル方式Info
- Publication number
- JPS63263553A JPS63263553A JP9823687A JP9823687A JPS63263553A JP S63263553 A JPS63263553 A JP S63263553A JP 9823687 A JP9823687 A JP 9823687A JP 9823687 A JP9823687 A JP 9823687A JP S63263553 A JPS63263553 A JP S63263553A
- Authority
- JP
- Japan
- Prior art keywords
- input
- data
- output device
- channel
- adder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 4
- 230000005540 biological transmission Effects 0.000 abstract description 37
- 239000013307 optical fiber Substances 0.000 abstract description 8
- 238000006243 chemical reaction Methods 0.000 description 15
- 238000001514 detection method Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 230000010365 information processing Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000009432 framing Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
- G06F13/122—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware performs an I/O function other than control of data transfer
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、情報処理システムにおいて、中央処理装置の
指示により入出力制御を司どるデータチャネルに係り、
特にデータチャネルと磁気ディスク記憶装置などの高速
ファイルとの間のインタフェースケーブルの長大化に好
適なリモートチャネル方式に関する。
指示により入出力制御を司どるデータチャネルに係り、
特にデータチャネルと磁気ディスク記憶装置などの高速
ファイルとの間のインタフェースケーブルの長大化に好
適なリモートチャネル方式に関する。
情報処理システムにおいて、データチャネルは中央処理
装置の指示により、主記憶装置と入出力装置間のデータ
転送等の入出力制御を司どっている。該チャネルは一般
に中央処理装置側に設置されるため、入出力装置を中央
処理装置から遠隔の位置に設置する必要がある場合、デ
ータチャネルと入出力装置間のＩ１０インタフェースケ
ーブルの長大化は避けられないが、Ｉ１０インタフェー
スケーブルは電気的条件により、最大１２０ｍ程度まで
しか延長で六ない、また、所謂リピータを入れた場合で
も、ケーブルおよび中継遅延により性能が低下し、さら
にはコスト高となる。
装置の指示により、主記憶装置と入出力装置間のデータ
転送等の入出力制御を司どっている。該チャネルは一般
に中央処理装置側に設置されるため、入出力装置を中央
処理装置から遠隔の位置に設置する必要がある場合、デ
ータチャネルと入出力装置間のＩ１０インタフェースケ
ーブルの長大化は避けられないが、Ｉ１０インタフェー
スケーブルは電気的条件により、最大１２０ｍ程度まで
しか延長で六ない、また、所謂リピータを入れた場合で
も、ケーブルおよび中継遅延により性能が低下し、さら
にはコスト高となる。
近年、これの解決法としてリモートチャネル方式が採用
されるようになってきた。これは、デ−タチャネル側に
チャネル付加器（ＣＨＡ）を設置し、入出力装置側に入
出力装置付加器（ＩＯＡ）を設置して、ＣＨＡとＩＯＡ
の間を光ファイバーまたはディジタル回線で結び、ＣＨ
ＡとＩＯＡの間はデータ等をビットシリアルに伝達させ
るというものである。この場合、従来はＣＨＡとＩＯＡ
の間のビットシリアルなデータ伝送に第２図に示す如き
フレーム構成を使用していた。
されるようになってきた。これは、デ−タチャネル側に
チャネル付加器（ＣＨＡ）を設置し、入出力装置側に入
出力装置付加器（ＩＯＡ）を設置して、ＣＨＡとＩＯＡ
の間を光ファイバーまたはディジタル回線で結び、ＣＨ
ＡとＩＯＡの間はデータ等をビットシリアルに伝達させ
るというものである。この場合、従来はＣＨＡとＩＯＡ
の間のビットシリアルなデータ伝送に第２図に示す如き
フレーム構成を使用していた。
従来技術では、ＣＨＡやＩＯＡにおいて一々フレームの
組立であるいは分解処理を行う必要があるため、遅延時
間が大きくなり１例えばコマンドチェインの場合、コマ
ンドチェイニング時間が長くなる問題がある。また、光
ファイバーを用いることにより外部雑音の影響を大幅に
改善できるにかＮわらず、従来はフレーム構成となって
いるため、フレームチェックシーケンス（Ｆｅ２）によ
１ るフレーム単位の厳密なエラーチェック
を必要とし、光ファイバーの雑音耐力を有効に生かせな
いばかりか、該エラーチェックによる遅延時間も大きく
、高速化に向かないという問題がある。
組立であるいは分解処理を行う必要があるため、遅延時
間が大きくなり１例えばコマンドチェインの場合、コマ
ンドチェイニング時間が長くなる問題がある。また、光
ファイバーを用いることにより外部雑音の影響を大幅に
改善できるにかＮわらず、従来はフレーム構成となって
いるため、フレームチェックシーケンス（Ｆｅ２）によ
１ るフレーム単位の厳密なエラーチェック
を必要とし、光ファイバーの雑音耐力を有効に生かせな
いばかりか、該エラーチェックによる遅延時間も大きく
、高速化に向かないという問題がある。
本発明の目的は、上記遅延時間の大幅な削減を図ると共
に、光ファイバー等の雑音耐力を有効に生かした効率的
なデータ転送を可能とするリモートチャネル方式を提供
することにある。
に、光ファイバー等の雑音耐力を有効に生かした効率的
なデータ転送を可能とするリモートチャネル方式を提供
することにある。
〔問題点を解決するための手段及び作用〕本発明は、チ
ャネル付加器と入出力装置付加器との間のデータ伝送に
、バイト単位にチェックできる冗長符号を用いることに
より、従来のフレーム構成による遅延時間の削減、デー
タ伝送の高速化を実現するものである。また、データ等
を連続して送受信することができない場合、アイドルデ
リミタを挿入してデータ伝送の連続性を維持する。
ャネル付加器と入出力装置付加器との間のデータ伝送に
、バイト単位にチェックできる冗長符号を用いることに
より、従来のフレーム構成による遅延時間の削減、デー
タ伝送の高速化を実現するものである。また、データ等
を連続して送受信することができない場合、アイドルデ
リミタを挿入してデータ伝送の連続性を維持する。
以下、本発明の一実施例について図面により説明する。
第１図はリモートチャネル方式の全体の構成図である。
第１図において、本体装置（チャネルを含むとする）１
には並列信号線群のインタフェースケーブル５を介して
チャネル付加器（ＣＨＡ）３が接続され、入出力装置２
には同様に横列信号線群のインタフェースケーブル７を
介して入出力装置付加器（ＩＯＡ）４が接続されている
。このチャネル付加器３と入出力装置付加器４の間はビ
ットシリアル伝送用の光ファイバーまたはディジタル回
線６で結ばれる。以下の説明では光ファイバーを使用す
るとする０本発明は、チャネル付加器３と入出力装置付
加器４の間のデータ伝送に、従来のフレーム構成にかえ
てバイト単位にチェックできる冗長符号を用いるもので
ある。
には並列信号線群のインタフェースケーブル５を介して
チャネル付加器（ＣＨＡ）３が接続され、入出力装置２
には同様に横列信号線群のインタフェースケーブル７を
介して入出力装置付加器（ＩＯＡ）４が接続されている
。このチャネル付加器３と入出力装置付加器４の間はビ
ットシリアル伝送用の光ファイバーまたはディジタル回
線６で結ばれる。以下の説明では光ファイバーを使用す
るとする０本発明は、チャネル付加器３と入出力装置付
加器４の間のデータ伝送に、従来のフレーム構成にかえ
てバイト単位にチェックできる冗長符号を用いるもので
ある。
第４図はチャネル付加器（ＣＨＡ）３の一実施例を、第
５図に入出力付加器（ＩＯＡ）４の一実施例を示す。以
下、ライトコマンド、リードコマンドの各々について第
４図のＣＨＡ３及び第５図のｌ０Ａ４の動作を説明する
。
５図に入出力付加器（ＩＯＡ）４の一実施例を示す。以
下、ライトコマンド、リードコマンドの各々について第
４図のＣＨＡ３及び第５図のｌ０Ａ４の動作を説明する
。
ライトコマンド
これは本体袋［（二ＮではチャネルＣＨとする）１から
入出力装置２ヘデータを転送する動作である。
入出力装置２ヘデータを転送する動作である。
まず、第４図にもとづいてＣＨＡ３の動作を説明する。
ＣＨＡ３はチャネル１のＢＵＳ ＯＵＴ線からのデータ
を受信回路２００でうけ、選択回路２０１を介してバッ
ファ２０２に蓄積し、冗長符号変換回路２０３でバイト
単位に変換する。アドレス（ＡＤＨ）、コマンド（ＣＭ
Ｄ）についても同様である。冗長符号は、光伝送等にお
いてスクランブラを通さなくても安定にできるような符
号からなる。マルチプレクサ回路（ＭＰＸ）２０４は伝
送路速度にあった周期でデータを選択する。
を受信回路２００でうけ、選択回路２０１を介してバッ
ファ２０２に蓄積し、冗長符号変換回路２０３でバイト
単位に変換する。アドレス（ＡＤＨ）、コマンド（ＣＭ
Ｄ）についても同様である。冗長符号は、光伝送等にお
いてスクランブラを通さなくても安定にできるような符
号からなる。マルチプレクサ回路（ＭＰＸ）２０４は伝
送路速度にあった周期でデータを選択する。
もし、データの準備が出来ていない場合はアイドルデリ
ミタ（ＩＤＬ）を選択する。また、回線障害などにより
現在のモードが不定とならないように、一定周期毎にデ
ータ転送中であることを示すデリミタ（ＤＬＴ）を選択
する。ＤＬＴとＩＤＬは同じ符号でも良い、これらのデ
リミタは冗長符号変換則に従わないものを選択する。第
４図では省略したが、ＣＨＡａ内にはＩＤＬ、ＤＴＬ及
び後述のバッフアビシープリミタ（ＢＳＹ）、バッファ
フリーデリミタ（ＦＲＥ）を発生するためのパターン発
生回路が具備されている。これは第５図のｌ０Ａ４につ
５１ても同様である。
ミタ（ＩＤＬ）を選択する。また、回線障害などにより
現在のモードが不定とならないように、一定周期毎にデ
ータ転送中であることを示すデリミタ（ＤＬＴ）を選択
する。ＤＬＴとＩＤＬは同じ符号でも良い、これらのデ
リミタは冗長符号変換則に従わないものを選択する。第
４図では省略したが、ＣＨＡａ内にはＩＤＬ、ＤＴＬ及
び後述のバッフアビシープリミタ（ＢＳＹ）、バッファ
フリーデリミタ（ＦＲＥ）を発生するためのパターン発
生回路が具備されている。これは第５図のｌ０Ａ４につ
５１ても同様である。
ＭＰＸ２０４からの出力は並列直列変換回路２０５で直
列信号に変換され、送信回路２０６で電気光変換されて
伝送路に送信される。クロック発生回路２０７は伝送路
速度にあった周波数の信号を送信回路２０６に送り出す
、また、転送制御回路２０８は後で説明するｌ０Ａ４か
らのＢＵＳＹ信号を受けてからＦＲＥ信号を受けるまで
の間、ＭＰＸ２０４にＩＤＬを選択するよう指示する。
列信号に変換され、送信回路２０６で電気光変換されて
伝送路に送信される。クロック発生回路２０７は伝送路
速度にあった周波数の信号を送信回路２０６に送り出す
、また、転送制御回路２０８は後で説明するｌ０Ａ４か
らのＢＵＳＹ信号を受けてからＦＲＥ信号を受けるまで
の間、ＭＰＸ２０４にＩＤＬを選択するよう指示する。
チャネル１からの制御信号は、制御信号受信回路２０９
で受け、Ｉ１０インタフェース制御回路２１１でシーケ
ンスチェック等を行い、応答信号を制御信号送信回路２
１０から送信する。
で受け、Ｉ１０インタフェース制御回路２１１でシーケ
ンスチェック等を行い、応答信号を制御信号送信回路２
１０から送信する。
ｌ０Ａ４から送られてくるＢＳＹ、ＦＲＥ信号は伝送路
信号受信回路２１４で光電気変換され。
信号受信回路２１４で光電気変換され。
直列並列変換回路２１６で並列信号に変換されて検出回
路２１７で抽出される。これらのデリミタ）
は冗長符号変換則に従わないものを選択する。ＦＲＥ
とＤＬＴは同じ符号でも良い、検出回路２１７でＢＳＹ
が検出されると、転送制御回路２０８にデータの送信を
一時中止するよう指示する。また、検出回路２１７でＦ
ＲＥが検出されると、転送制御回路２０８にデータ送信
の再開を指示する。
路２１７で抽出される。これらのデリミタ）
は冗長符号変換則に従わないものを選択する。ＦＲＥ
とＤＬＴは同じ符号でも良い、検出回路２１７でＢＳＹ
が検出されると、転送制御回路２０８にデータの送信を
一時中止するよう指示する。また、検出回路２１７でＦ
ＲＥが検出されると、転送制御回路２０８にデータ送信
の再開を指示する。
次に第５図にもとづいてｌ０Ａ４の動作を説明する。ｌ
０Ａ４はＣＨＡ３からの受信データを伝送路信号受信回
路３１４で光電気変換し、直列並列変換回路３１６で並
列信号に変換する。検出回路３１７でデリミタとデータ
の識別を行う。データは冗長符号逆変換回路３１８で１
バイト毎にもとのデータに変換し、バッファ３１９に蓄
積する。
０Ａ４はＣＨＡ３からの受信データを伝送路信号受信回
路３１４で光電気変換し、直列並列変換回路３１６で並
列信号に変換する。検出回路３１７でデリミタとデータ
の識別を行う。データは冗長符号逆変換回路３１８で１
バイト毎にもとのデータに変換し、バッファ３１９に蓄
積する。
もし、逆変換回路でエラーを検出した場合は、該データ
をパリティエラーデータとしてバッファ３１９に蓄積す
る。バッファ３１９のデータは送信回路３２１によりＢ
ＵＳ ＯＵＴ線経由で入出力装置２へ送出される。
をパリティエラーデータとしてバッファ３１９に蓄積す
る。バッファ３１９のデータは送信回路３２１によりＢ
ＵＳ ＯＵＴ線経由で入出力装置２へ送出される。
バッファ制御部３２０はバッファ内データの管理を行い
、バッファの空きレベルが一定値以下となった場合、Ｂ
ＳＹ信号を主制御部３１２に送る。
、バッファの空きレベルが一定値以下となった場合、Ｂ
ＳＹ信号を主制御部３１２に送る。
主制御部３１２はマルチプレクサ３０４にバッフアビシ
ープリミタ（ＢＳＹ）の選択を指示する。
ープリミタ（ＢＳＹ）の選択を指示する。
その後、入出力装置へのデータ転送によりバッファ３１
９の空きレベルが規定値以上となった場合、バッファ制
御部３２０はＦＲＥ信号を主制御部３１２に送る。主制
御部３１２゛は該信号を受けると、ＭＰＸ３０４にバッ
ファフリーデリミタ（ＦＲＥ）を送出するよう指示する
。ＭＰＸ３０４の出力は並列直列変換回路３０５で直列
信号に変換され、送信回路３０６で電気光変換されて伝
送路に送信される。
９の空きレベルが規定値以上となった場合、バッファ制
御部３２０はＦＲＥ信号を主制御部３１２に送る。主制
御部３１２゛は該信号を受けると、ＭＰＸ３０４にバッ
ファフリーデリミタ（ＦＲＥ）を送出するよう指示する
。ＭＰＸ３０４の出力は並列直列変換回路３０５で直列
信号に変換され、送信回路３０６で電気光変換されて伝
送路に送信される。
上記ライトコマンド動作時、ＣＨＡ３から工ＯＡ４に送
信されるデータフォーマットの一例を第３図（ａ）に、
また、これに対してｌ０Ａ４からＣＨＡ３に送信される
データフォーマットの一例を第３図（ｂ）に示す。
信されるデータフォーマットの一例を第３図（ａ）に、
また、これに対してｌ０Ａ４からＣＨＡ３に送信される
データフォーマットの一例を第３図（ｂ）に示す。
リードコマンド
これは入出力装置２から本体袋［ＣＨ）１ヘデータを転
送する動作である。
送する動作である。
まず、第４図にもとづいてＣＨＡ３の動作を説明する。
ＣＨＡ３はｌ０Ａ４からの受信データを伝送路信号受信
回路２１４で光電気変換し、直列並列変換回路２１６で
並列信号に変換する。検出回路２１７でデリミタとデー
タの識別を行う、データは冗長符号逆変換回路２１８で
１バイト毎にもとのデータに変換し、バッファ２１９に
蓄積する。もし、逆変換回路２１８でエラーを検出した
場合は、該データをパリティエラーデータとしてバッフ
ァ２１９に蓄積する。バッファ２２１のデータは送信回
路２２１によりＢＵＳ ＩＮ線経由でＣＨｌへ転送さ
れる。
回路２１４で光電気変換し、直列並列変換回路２１６で
並列信号に変換する。検出回路２１７でデリミタとデー
タの識別を行う、データは冗長符号逆変換回路２１８で
１バイト毎にもとのデータに変換し、バッファ２１９に
蓄積する。もし、逆変換回路２１８でエラーを検出した
場合は、該データをパリティエラーデータとしてバッフ
ァ２１９に蓄積する。バッファ２２１のデータは送信回
路２２１によりＢＵＳ ＩＮ線経由でＣＨｌへ転送さ
れる。
バッファ制御部２２０はバッファ内データの管理を行い
、バッファの空きレベルが一定値以下になった場合、Ｂ
ＳＹ信号を主制御部２１２に送る。
、バッファの空きレベルが一定値以下になった場合、Ｂ
ＳＹ信号を主制御部２１２に送る。
主制御部２１２はマルチプレクサ２０４にバッフ７ビジ
ーデリミタ（Ｂ Ｓ Ｙ）の選択を指示する。
ーデリミタ（Ｂ Ｓ Ｙ）の選択を指示する。
その後、チャネル１へのデータ転送によりバッファ２２
１の空きレグルが規定値以上となった場合、バッファ制
御部２２０はＦＲＥ信号を主制御部２１２に送る。主制
御部２１２は該信号を受けると、Ｍ Ｐ Ｘ ２０４４
：バ７７７７リーデリミタ（ＦＲＥ）を送出するよう指
示する。ＭＰＸ２０４の出力は並列直列変換回路２０５
、送信回路２０６を通して伝送路に送信される。この時
のデータフォーマットは第３図（ｂ）と基本的に同じで
ある。
１の空きレグルが規定値以上となった場合、バッファ制
御部２２０はＦＲＥ信号を主制御部２１２に送る。主制
御部２１２は該信号を受けると、Ｍ Ｐ Ｘ ２０４４
：バ７７７７リーデリミタ（ＦＲＥ）を送出するよう指
示する。ＭＰＸ２０４の出力は並列直列変換回路２０５
、送信回路２０６を通して伝送路に送信される。この時
のデータフォーマットは第３図（ｂ）と基本的に同じで
ある。
次に第５−にもとづいてｌ０Ａ４の動作を説明する。ｌ
０Ａ４は入出力装置２のＢＵＳ ＩＮ線からのデータ
を受信回路３００で受け、選択回路３０１を介してバッ
ファ３０２に蓄積し、冗長符号変換回路３０３でバイト
単位に変換する。この符号は、光伝送等においてスクラ
ンブラを通さなくても安定にできるような符号からなる
。マルチプレクサ回路（ＭＰＸ）３０４は伝送路速度に
あった周期でデータを選択する。もし、データの準備が
出来ていない場合はアイドルデリミタ（ＩＤＬ）を選択
する。また、回線障害などにより現在のモードが不定と
ならないように一定周期毎にデータ転送中であることを
示すデリミタ（ＤＬＴ）を選択する。
０Ａ４は入出力装置２のＢＵＳ ＩＮ線からのデータ
を受信回路３００で受け、選択回路３０１を介してバッ
ファ３０２に蓄積し、冗長符号変換回路３０３でバイト
単位に変換する。この符号は、光伝送等においてスクラ
ンブラを通さなくても安定にできるような符号からなる
。マルチプレクサ回路（ＭＰＸ）３０４は伝送路速度に
あった周期でデータを選択する。もし、データの準備が
出来ていない場合はアイドルデリミタ（ＩＤＬ）を選択
する。また、回線障害などにより現在のモードが不定と
ならないように一定周期毎にデータ転送中であることを
示すデリミタ（ＤＬＴ）を選択する。
’ ＭＰＸ３０４からの出力は並列直列
変換回路３０５で直列信号に変換され送信回路３０６で
電気光変換されて伝送路に送信される。この時のデータ
フォーマントは第３図（ａ）と基本的に同じである。ク
ロック発生回路３０７は伝送路速度にあった周波数の信
号を送り出す。転送制御回路３０８は、検出回路３１７
でＣＨＡ３からのＢＵＳＹ信号を検出してからＦＲＥ信
号を検出するまでの間１ＭＰＸ３０４にＩＤＬを選択す
るように指示する。
変換回路３０５で直列信号に変換され送信回路３０６で
電気光変換されて伝送路に送信される。この時のデータ
フォーマントは第３図（ａ）と基本的に同じである。ク
ロック発生回路３０７は伝送路速度にあった周波数の信
号を送り出す。転送制御回路３０８は、検出回路３１７
でＣＨＡ３からのＢＵＳＹ信号を検出してからＦＲＥ信
号を検出するまでの間１ＭＰＸ３０４にＩＤＬを選択す
るように指示する。
入出力装置２への制御は、制御信号受信回路３０９で制
御信号等を受け、Ｉ１０インタフェース制御回路３１１
でシーケンスチェック等を行い、対応する制御信号等を
制御信号送信回路３１０から送信することで行う。
御信号等を受け、Ｉ１０インタフェース制御回路３１１
でシーケンスチェック等を行い、対応する制御信号等を
制御信号送信回路３１０から送信することで行う。
ＣＨＡ３からのバッフアビシープリミタ（ＢＳＹ）、バ
ッファフリーデリミタ（ＦＲＥ）は、伝送路信号受信回
路３１４で光電気変換され、直列並列変換回路３１６で
並列信号に変換されて検出回路３１７で抽出される。検
出回路３１７でＢＳＹが検出されると、転送制御回路３
０８にデータの送信を一時中止するよう指示する。また
、検出回路３１７でＦＲＥが検出されると、転送制御回
路３０８にデータ送信の再開を指示する。
ッファフリーデリミタ（ＦＲＥ）は、伝送路信号受信回
路３１４で光電気変換され、直列並列変換回路３１６で
並列信号に変換されて検出回路３１７で抽出される。検
出回路３１７でＢＳＹが検出されると、転送制御回路３
０８にデータの送信を一時中止するよう指示する。また
、検出回路３１７でＦＲＥが検出されると、転送制御回
路３０８にデータ送信の再開を指示する。
次に、従来と本発明のコマンドチェイニング時間を比べ
てみる。こへではリードコンマドとライトコマンドがチ
ェイニングされているとし、その場合の従来のコマンド
チェイニング時間を第６図に、本発明のコマンドチェイ
ニング時間を第７図に示す。第６図、第７図ともに、上
方の斜線部はリードコマンド動作時のデータ転送、下方
の斜線部はライトコマンド動作時のデータ転送である。
てみる。こへではリードコンマドとライトコマンドがチ
ェイニングされているとし、その場合の従来のコマンド
チェイニング時間を第６図に、本発明のコマンドチェイ
ニング時間を第７図に示す。第６図、第７図ともに、上
方の斜線部はリードコマンド動作時のデータ転送、下方
の斜線部はライトコマンド動作時のデータ転送である。
リードコマンドは入出力装置ｔ（Ｉｌｏ）からチャネル
（ＣＨ）へ所定のデータを転送した後、デバイス・ステ
ータス・バイト（ＤＳＢ）をＩｌｏからＣＨへ送って終
了する。この時、リードコマンドのフラグ（ＣＣ）にコ
マンドチェインが指定されていると、次にライトコマン
ドが読出される。
（ＣＨ）へ所定のデータを転送した後、デバイス・ステ
ータス・バイト（ＤＳＢ）をＩｌｏからＣＨへ送って終
了する。この時、リードコマンドのフラグ（ＣＣ）にコ
マンドチェインが指定されていると、次にライトコマン
ドが読出される。
このライトコマンドの入出力装置アドレス（ＡＤＲ）、
コマンド（ＣＭＤ）がＣＨからＩｌｏへ送られ、これを
受けてＩｌｏはＤＳＢをＣＨへ送り返す、その後、ＣＨ
からＩｌｏへのデータ転送が開始する。こＮで、従来の
場合、ＣＨＡ及びＩＯＡでフレームの組立あるいは分解
を行う必要があるため、コマンドチェイン時間は第６図
に示すものとなる。一方、本発明の場合、ＣＨＡ及びＩ
ＯＡでは、ＣＨあるいはＩｌｏから送られてくる送信デ
ータをバイト単位で冗長符号に変換して直ちに相手へ送
出し、また、相手からの受信データを逆変換してＣＨあ
るいはＩｌｏへ送出するため、従来のようなフレームの
組立・分解のための遅延時間が無くなり、従来に比べて
コマンドチェイン時間は第７図のように大幅に改善され
る。
コマンド（ＣＭＤ）がＣＨからＩｌｏへ送られ、これを
受けてＩｌｏはＤＳＢをＣＨへ送り返す、その後、ＣＨ
からＩｌｏへのデータ転送が開始する。こＮで、従来の
場合、ＣＨＡ及びＩＯＡでフレームの組立あるいは分解
を行う必要があるため、コマンドチェイン時間は第６図
に示すものとなる。一方、本発明の場合、ＣＨＡ及びＩ
ＯＡでは、ＣＨあるいはＩｌｏから送られてくる送信デ
ータをバイト単位で冗長符号に変換して直ちに相手へ送
出し、また、相手からの受信データを逆変換してＣＨあ
るいはＩｌｏへ送出するため、従来のようなフレームの
組立・分解のための遅延時間が無くなり、従来に比べて
コマンドチェイン時間は第７図のように大幅に改善され
る。
以上説明したように、本発明によれば、チャネル付加器
は入出力付加器からバッファビジー通知が無い限り直ち
に入出力付加器にデータ乞転送できる。また、入出力装
置付加器は、チャネル付加器からのデータに伝送エラー
が無い限り入出力装置にデータを転送できる。従って、
従来のフレーム化のための遅延時間がなくなり、実効転
送能力を向上できる効果がある。また、光伝送路上のエ
ラーもバイト単位に冗長符号化してエラーが検出できる
ため、Ｉ１０インタフェースのバスのパリティエラーと
して見せることができ、ソフ′トウエア再試行まで考え
ると、システム的なデグレードは無い。
は入出力付加器からバッファビジー通知が無い限り直ち
に入出力付加器にデータ乞転送できる。また、入出力装
置付加器は、チャネル付加器からのデータに伝送エラー
が無い限り入出力装置にデータを転送できる。従って、
従来のフレーム化のための遅延時間がなくなり、実効転
送能力を向上できる効果がある。また、光伝送路上のエ
ラーもバイト単位に冗長符号化してエラーが検出できる
ため、Ｉ１０インタフェースのバスのパリティエラーと
して見せることができ、ソフ′トウエア再試行まで考え
ると、システム的なデグレードは無い。
第１図はリモートチャネル方式の全体の構成図、第２図
は従来の伝送路上のフレームフォーマットを示す図、第
３図は本発明の伝送路上のデータフォーマットを示す図
、第４図は本発明のチャネル付加器の一実施例を示す図
、第５図は本発明の入出力付加器の一実施例を示す図、
第６図は従来のコマンドチェイン時間を示す図、第７図
は本発明のコマンドチェイン時間の一例を示す図である
。 １・・・本体袋ｆｉｔ（チャネルを含む）、２・・・入
出力装置、 ３・・・チャネル付加器、４・・・入出力
装置付加器。 ５．７・・・Ｉ１０インタフェースケーブル、６・・・
ビットシリアル伝送用信号線。 ２０３．２１８，３０３，３１８・・・冗長符号変換回
路、 ２１９，３１９・・・バッファ、２２０．３２０
・・・バッファ制御部、２０５．２１６，３０５，３１
６・・・直列並列変換回路。 第１図 第２図 第３図 ＣＩ−ＩＡ−？ｌ０Ａ ＣＨＡ←ＩＯＡ 第４図 第５図
は従来の伝送路上のフレームフォーマットを示す図、第
３図は本発明の伝送路上のデータフォーマットを示す図
、第４図は本発明のチャネル付加器の一実施例を示す図
、第５図は本発明の入出力付加器の一実施例を示す図、
第６図は従来のコマンドチェイン時間を示す図、第７図
は本発明のコマンドチェイン時間の一例を示す図である
。 １・・・本体袋ｆｉｔ（チャネルを含む）、２・・・入
出力装置、 ３・・・チャネル付加器、４・・・入出力
装置付加器。 ５．７・・・Ｉ１０インタフェースケーブル、６・・・
ビットシリアル伝送用信号線。 ２０３．２１８，３０３，３１８・・・冗長符号変換回
路、 ２１９，３１９・・・バッファ、２２０．３２０
・・・バッファ制御部、２０５．２１６，３０５，３１
６・・・直列並列変換回路。 第１図 第２図 第３図 ＣＩ−ＩＡ−？ｌ０Ａ ＣＨＡ←ＩＯＡ 第４図 第５図
Claims (2)
- （１）データチャネル側にチャネル付加器を設置し、入
出力装置側に入出力装置付加器を設置し、該チャネル付
加器と入出力装置付加器の間を直列信号線で接続してな
るリモートチャネル方式において、前記チャネル付加器
と入出力装置付加器の間でアドレス、コマンド、データ
等をバイト単位に冗長符号に変換して連続的に送受信す
ることを特徴とするリモートチャネル方式。 - （２）前記チャネル付加器と入出力装置付加器の間でデ
ータ等を連続的に送受信することのできない事態が生じ
た場合、アイドルデリミタを挿入することを特徴とする
特許請求の範囲第１項記載のリモートチャネル方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9823687A JPS63263553A (ja) | 1987-04-21 | 1987-04-21 | リモ−トチヤネル方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9823687A JPS63263553A (ja) | 1987-04-21 | 1987-04-21 | リモ−トチヤネル方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63263553A true JPS63263553A (ja) | 1988-10-31 |
Family
ID=14214324
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9823687A Pending JPS63263553A (ja) | 1987-04-21 | 1987-04-21 | リモ−トチヤネル方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63263553A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0415836A (ja) * | 1990-05-09 | 1992-01-21 | Nec Corp | 電子計算機システムの障害通知方法 |
| JPH04253248A (ja) * | 1991-01-29 | 1992-09-09 | Fujitsu Ltd | 入出力制御装置 |
-
1987
- 1987-04-21 JP JP9823687A patent/JPS63263553A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0415836A (ja) * | 1990-05-09 | 1992-01-21 | Nec Corp | 電子計算機システムの障害通知方法 |
| JPH04253248A (ja) * | 1991-01-29 | 1992-09-09 | Fujitsu Ltd | 入出力制御装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6247046B1 (en) | Method and apparatus for interfacing two remotely disposed devices coupled via a transmission medium | |
| JPS5810236A (ja) | インタ−フエイス回路 | |
| EP0352028A2 (en) | Apparatus for transmitting data between a central processor and remote peripheral devices | |
| JPH07271487A (ja) | 専用ポイントツーポイント光ファイバインタフェースの両端でデータパケットを通信するためのシステム、およびその方法 | |
| US9461747B2 (en) | Optical transceiver including separate signal lines in addition to an SPI bus between a processor device and a logic device | |
| WO2024037076A1 (zh) | 数据交互方法、装置、***、电子设备和存储介质 | |
| JPS63263553A (ja) | リモ−トチヤネル方式 | |
| JP2001067299A (ja) | インタフェース制御装置及び計算機システム | |
| JPS58119028A (ja) | 入出力装置接続方式 | |
| US6948024B1 (en) | Expander device for isolating bus segments in I/O subsystem | |
| JP2932359B2 (ja) | 障害通知回路 | |
| JPS6261497A (ja) | デ−タ伝送回路装置 | |
| JP3334478B2 (ja) | 単方向ループ型伝送システムにおける一斉同報の通信方法 | |
| JPH0470950A (ja) | Ｃｐｕ間通信装置 | |
| JPS63291151A (ja) | リモ−トチャネル方式 | |
| JPH0142012B2 (ja) | ||
| JPS59201556A (ja) | 通信制御方式 | |
| JPH06124258A (ja) | データ転送制御方式 | |
| JPH0461386B2 (ja) | ||
| JPH0589022A (ja) | 情報処理装置 | |
| JPS58114261A (ja) | デ−タ転送装置 | |
| JPH064422A (ja) | 入出力制御装置 | |
| JPH0463035A (ja) | モデムの伝送方式識別方法 | |
| JPS60205628A (ja) | デ−タ転送方式 | |
| JPH01131932A (ja) | データ転送装置 |