JPS63260150A - 集積回路の配置設計方法 - Google Patents
集積回路の配置設計方法Info
- Publication number
- JPS63260150A JPS63260150A JP9442587A JP9442587A JPS63260150A JP S63260150 A JPS63260150 A JP S63260150A JP 9442587 A JP9442587 A JP 9442587A JP 9442587 A JP9442587 A JP 9442587A JP S63260150 A JPS63260150 A JP S63260150A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- region
- area
- functional
- arrangement
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 13
- 230000005764 inhibitory process Effects 0.000 abstract 4
- 230000002401 inhibitory effect Effects 0.000 abstract 1
- 239000004065 semiconductor Substances 0.000 description 7
- 239000000758 substrate Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/118—Masterslice integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は集積回路の配Ｉ！設計方法に関し、特に大規模
なマスタースライス型の集積回路の配置設計に好適の集
積回路の配Ｉ！設計方法に関する。
なマスタースライス型の集積回路の配置設計に好適の集
積回路の配Ｉ！設計方法に関する。
［従来の技術１
第６図は従来の集積回路の配置設計方法を説明するため
の半導体基板の模式的平面図である。半導体基板１０に
は機能セル１３が複数個並べられた複数個のセル列１１
が形成されており、各セル列１１は機能セル１３の配列
方向に直交する方向に配置されている。各セル列１１＆
ｌには、配１ｌＡＷＡ域１２が形成されている。
の半導体基板の模式的平面図である。半導体基板１０に
は機能セル１３が複数個並べられた複数個のセル列１１
が形成されており、各セル列１１は機能セル１３の配列
方向に直交する方向に配置されている。各セル列１１＆
ｌには、配１ｌＡＷＡ域１２が形成されている。
従来、マスタースライス型大規模集積回路の設計におい
ては、論理接続情報において関係が深い機能セルが近い
位置におかれるように機能セルを配置した後、配ｍ領域
１２において概略的に配線している。
ては、論理接続情報において関係が深い機能セルが近い
位置におかれるように機能セルを配置した後、配ｍ領域
１２において概略的に配線している。
［発明が解決しようとする問題点１
しかしながら、上述した従来の配置設計方法においては
、局所的に機能セルの配置が集中した場合に、配線が混
雑してしまうので、ｉ！ｉ！線が配線領域の容量を超え
る事態が発生し、そうすると、未完結配線が生じてしま
うという欠点がある。
、局所的に機能セルの配置が集中した場合に、配線が混
雑してしまうので、ｉ！ｉ！線が配線領域の容量を超え
る事態が発生し、そうすると、未完結配線が生じてしま
うという欠点がある。
この発明はかかる事情に鑑みてなされたものであって、
機能セルの配置が集中しても、配線の混雑が緩和され、
未完結配線の発生が回避される集積回路の配置設計方法
を提供することを目的とする。
機能セルの配置が集中しても、配線の混雑が緩和され、
未完結配線の発生が回避される集積回路の配置設計方法
を提供することを目的とする。
［問題点を解決するための手段］
本発明に係る集積回路の配置設計方法は、複数の機能セ
ルを機能セル領域に配置し、配線領域にて各機能セルを
配線して所望の論理機能を有する集積回路を設計する集
積回路の配置設計方法において、機能セルが集中しかつ
配線が混雑した場合に、機能セル領域内に機能セル配置
禁止の領域を確保し、この配置禁止領域を配線領域に変
更した後、再度機能セルを配置することを特徴とする。
ルを機能セル領域に配置し、配線領域にて各機能セルを
配線して所望の論理機能を有する集積回路を設計する集
積回路の配置設計方法において、機能セルが集中しかつ
配線が混雑した場合に、機能セル領域内に機能セル配置
禁止の領域を確保し、この配置禁止領域を配線領域に変
更した後、再度機能セルを配置することを特徴とする。
［作用］
この発明においては、機能セル領域に機能セルを配置し
、配線領域にて配線した後に、機能セルの配置と配線の
混雑度を調べ、所定の混雑度を超えるか未完結配線が生
じている場合に、機能セル領域内に機能セル配置禁止の
領域を確保する。そして、この配置禁止領域を配線領域
に変更した後、再度機能セルを配置していくから、配線
の混雑が解消され、未完結配線を回避することができる
。
、配線領域にて配線した後に、機能セルの配置と配線の
混雑度を調べ、所定の混雑度を超えるか未完結配線が生
じている場合に、機能セル領域内に機能セル配置禁止の
領域を確保する。そして、この配置禁止領域を配線領域
に変更した後、再度機能セルを配置していくから、配線
の混雑が解消され、未完結配線を回避することができる
。
［実施例］
次に、本発明の実施例について添付の図面を参照して説
明する。第１図は本発明方法の処理の流れを示すフロー
チャート図である。先ず、機能セルを配置した後（ステ
ップ１）、配線を行う（ステップ２）。次いで、配線が
配線領域の容量をオーバーフローしているか否かを調べ
る（ステップ３）。そして、未完結配線がある場合には
、その近傍の機能セル領域内に配置禁止の領域を作り（
ステップ４）、再び配置からやり直す（ステップ１）。
明する。第１図は本発明方法の処理の流れを示すフロー
チャート図である。先ず、機能セルを配置した後（ステ
ップ１）、配線を行う（ステップ２）。次いで、配線が
配線領域の容量をオーバーフローしているか否かを調べ
る（ステップ３）。そして、未完結配線がある場合には
、その近傍の機能セル領域内に配置禁止の領域を作り（
ステップ４）、再び配置からやり直す（ステップ１）。
この処理を未完結配線が無くなるまで繰り返す。
次に、この発明の実施例について、第２図に示す半導体
基板２１の平面図を参照して具体的に説明する。この半
導体基板２１上に、複数個の機能セル領域２２が適宜の
間隔をおいて配列されている。この各機能セル領域２２
間には、配線領域２３が配設されている。第３図は第２
図の円にて示す領域２４の拡大図である。この第３図に
示すように、各機能セル領域２２においては、複数個の
機能セル２５が機能セル領域２２の長手方向に配置され
る。
基板２１の平面図を参照して具体的に説明する。この半
導体基板２１上に、複数個の機能セル領域２２が適宜の
間隔をおいて配列されている。この各機能セル領域２２
間には、配線領域２３が配設されている。第３図は第２
図の円にて示す領域２４の拡大図である。この第３図に
示すように、各機能セル領域２２においては、複数個の
機能セル２５が機能セル領域２２の長手方向に配置され
る。
この発明においては、領域２４において、機能セル２５
が集中して配線が混雑し、端子２７と端子２８との間の
配線（破線にて示す）が未完結である場合には、例えば
、領域２６を機能セルの配置禁止領域とする。
が集中して配線が混雑し、端子２７と端子２８との間の
配線（破線にて示す）が未完結である場合には、例えば
、領域２６を機能セルの配置禁止領域とする。
次いで、この配置禁止領域を配線領域に変更して、再度
、機能セルの配置及び配線を設計する。
、機能セルの配置及び配線を設計する。
そうすると、第４図に配置・配線のレイアウト図を示す
ように、確保した配置禁止領域２６を配線領域とするこ
とで、配置！２９を引くことができる。
ように、確保した配置禁止領域２６を配線領域とするこ
とで、配置！２９を引くことができる。
これにより、未完結配線が解消される。そして、他の領
域にも未完結配線が生じていない場合に、機能セルの配
置及び配線の設計を終了する。
域にも未完結配線が生じていない場合に、機能セルの配
置及び配線の設計を終了する。
なお、第５図のレイアウト図に示すように、配置禁止領
域２６に配線２９を引いて配置設計をした結果、なお、
領域３０の周辺に未完結配線が生じている場合には、こ
の領域３０を配置禁止領域とし、この領域３０を配線領
域に変更して、再度機能セルの配置と配線とを実施する
。
域２６に配線２９を引いて配置設計をした結果、なお、
領域３０の周辺に未完結配線が生じている場合には、こ
の領域３０を配置禁止領域とし、この領域３０を配線領
域に変更して、再度機能セルの配置と配線とを実施する
。
このような操作を繰り返し、全ての領域に未完結配線が
解消された場合に、配置・配線設計を終了する。
解消された場合に、配置・配線設計を終了する。
［発明の効果］
以上説明したように本発明によれば、機能セルが集中し
かつ配線が混雑してしまい未完結配線が生じている部分
に配置禁止の領域を設け、この配置禁止領域を配線領域
に変更する。これにより、従前の配置終了時点では機能
セルが置かれて配線することができなかった場所に配線
することが可能になるので、再度配置・配線をやり直し
た後に、配線の局所的混雑が解消され、未完線配線が回
避される。
かつ配線が混雑してしまい未完結配線が生じている部分
に配置禁止の領域を設け、この配置禁止領域を配線領域
に変更する。これにより、従前の配置終了時点では機能
セルが置かれて配線することができなかった場所に配線
することが可能になるので、再度配置・配線をやり直し
た後に、配線の局所的混雑が解消され、未完線配線が回
避される。
【図面の簡単な説明】
第１図は本発明の処理の流れを示すフローチャート図、
第２図は半導体基板の模式的平面図、第３図は第２図の
円領域２４の拡大図、第４図及び第５図は配置・配線の
レイアウト図、第６図は従来の方法を示す半導体基板の
模式的平面図である。 １．１０：半導体基板、１１．２２：機能セル領域、１
２，２３：配線領域、１３．２５：機能セル、２６，３
０：配置禁止領域、２７．２８：端子、２９：配線 第１図 第２図 第３図 第６図
第２図は半導体基板の模式的平面図、第３図は第２図の
円領域２４の拡大図、第４図及び第５図は配置・配線の
レイアウト図、第６図は従来の方法を示す半導体基板の
模式的平面図である。 １．１０：半導体基板、１１．２２：機能セル領域、１
２，２３：配線領域、１３．２５：機能セル、２６，３
０：配置禁止領域、２７．２８：端子、２９：配線 第１図 第２図 第３図 第６図
Claims (1)
- 複数の機能セルを機能セル領域に配置し、配線領域にて
各機能セルを配線して所望の論理機能を有する集積回路
を設計する集積回路の配置設計方法において、機能セル
が集中しかつ配線が混雑した場合に、機能セル領域内に
機能セル配置禁止の領域を確保し、この配置禁止領域を
配線領域に変更した後、再度機能セルを配置することを
特徴とする集積回路の配置設計方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62094425A JPH0831580B2 (ja) | 1987-04-17 | 1987-04-17 | 集積回路の配置設計方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62094425A JPH0831580B2 (ja) | 1987-04-17 | 1987-04-17 | 集積回路の配置設計方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63260150A true JPS63260150A (ja) | 1988-10-27 |
| JPH0831580B2 JPH0831580B2 (ja) | 1996-03-27 |
Family
ID=14109876
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62094425A Expired - Lifetime JPH0831580B2 (ja) | 1987-04-17 | 1987-04-17 | 集積回路の配置設計方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0831580B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05152437A (ja) * | 1991-11-29 | 1993-06-18 | Kawasaki Steel Corp | 配置・配線方法 |
| US6327694B1 (en) | 1998-05-22 | 2001-12-04 | Fujitsu Limited | Cell placement apparatus and method, and computer readable record medium having cell placement program recorded thereon |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58200570A (ja) * | 1982-05-19 | 1983-11-22 | Hitachi Ltd | 半導体集積回路装置 |
-
1987
- 1987-04-17 JP JP62094425A patent/JPH0831580B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58200570A (ja) * | 1982-05-19 | 1983-11-22 | Hitachi Ltd | 半導体集積回路装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05152437A (ja) * | 1991-11-29 | 1993-06-18 | Kawasaki Steel Corp | 配置・配線方法 |
| US6327694B1 (en) | 1998-05-22 | 2001-12-04 | Fujitsu Limited | Cell placement apparatus and method, and computer readable record medium having cell placement program recorded thereon |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0831580B2 (ja) | 1996-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900003832B1 (ko) | 반도체 집적회로장치의 배선방법 | |
| KR100284104B1 (ko) | 반도체장치및그제조방법,로직셀라이브러리및그제조방법,반도체집적회로및폴리데이터 | |
| US5331572A (en) | Integrated circuit and layout system therefor | |
| EP0210397A1 (en) | LSI circuits adaptable for custom design methods | |
| JP2001306641A (ja) | 半導体集積回路の自動配置配線方法 | |
| JPH0494556A (ja) | 集積回路のセルレイアウト方法 | |
| EP0021661A1 (en) | Semiconductor master-slice device | |
| JPS63260150A (ja) | 集積回路の配置設計方法 | |
| JPH0348669B2 (ja) | ||
| JP2664465B2 (ja) | 半導体装置のセル配置方法 | |
| US20010045572A1 (en) | Semiconductor interated circuit and method of manufacturing the same | |
| JPS62226641A (ja) | 半導体論理集積回路装置のレイアウト方法 | |
| JP2956271B2 (ja) | 集積回路設計方法 | |
| JP2771165B2 (ja) | 半導体集積回路装置のレイアウト設計方法 | |
| JPS5936942A (ja) | 半導体集積回路 | |
| JPS62140430A (ja) | 半導体集積回路の配線方法 | |
| JPH07176617A (ja) | 半導体集積回路装置及びその設計方法 | |
| JPS6030151A (ja) | 集積回路の配線設計法 | |
| JPH0260148A (ja) | 半導体集積回路装置 | |
| JPH01179343A (ja) | 半導体集積回路装置 | |
| JPS59132144A (ja) | 半導体集積回路装置の製造方法 | |
| JPH02278830A (ja) | 半導体装置の配線方法 | |
| JPH0442571A (ja) | 半導体集積回路装置における集積回路素子の配置方法 | |
| JPH0737987A (ja) | 半導体集積回路配線方法 | |
| JPS59161046A (ja) | 半導体装置における配線方法 |