JPH01179343A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH01179343A JPH01179343A JP33234787A JP33234787A JPH01179343A JP H01179343 A JPH01179343 A JP H01179343A JP 33234787 A JP33234787 A JP 33234787A JP 33234787 A JP33234787 A JP 33234787A JP H01179343 A JPH01179343 A JP H01179343A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- signal line
- semiconductor substrate
- grid
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 45
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 239000011159 matrix material Substances 0.000 abstract description 2
- 238000000605 extraction Methods 0.000 abstract 2
- 230000002093 peripheral effect Effects 0.000 abstract 2
- 238000000034 method Methods 0.000 abstract 1
- 238000004519 manufacturing process Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 230000002411 adverse Effects 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は機能ブロックをレイアウトした半導体゛集積回
路装置に、関し、特に機能ブロックのレイアウト設計を
容易にした半導体集積回路装置に関する。
路装置に、関し、特に機能ブロックのレイアウト設計を
容易にした半導体集積回路装置に関する。
従来、半導体集積回路装置においては、各種機能回路を
収納した機能ブロックを半導体基板上にレイアウトする
ことがあるが、この場合機能ブロックの信号線端子の位
置は、半導体基板上で予め決められた位置に設定されて
いる配線径路としての配線グリッドに合わせる形で設計
される。即ち、半導体基板上には縦、横方向に複数本の
配線グリッドが設定されており、半導体基板上における
配線はこれら配線グリッドに沿って形成される。このた
め、半導体基板に搭載される機能ブロックの信号線端子
も、この配線グリッドに合致するように配列されること
が要求される。
収納した機能ブロックを半導体基板上にレイアウトする
ことがあるが、この場合機能ブロックの信号線端子の位
置は、半導体基板上で予め決められた位置に設定されて
いる配線径路としての配線グリッドに合わせる形で設計
される。即ち、半導体基板上には縦、横方向に複数本の
配線グリッドが設定されており、半導体基板上における
配線はこれら配線グリッドに沿って形成される。このた
め、半導体基板に搭載される機能ブロックの信号線端子
も、この配線グリッドに合致するように配列されること
が要求される。
上述した従来の半導体集積回路装置では、機能ブロック
を搭載する半導体基板上での位置を基にして、機能ブロ
ックの信号線端子位置を配線グリッド上に合わせて決定
してしまうために、機能ブロックの配置位置及び半導体
基板が変更等になった場合には、配線グリッドと信号線
端子との位置関係が合致しなくなることがある。このた
め、その度毎に機能ブロックの信号線端子位置について
は再設計を行なわなければならず、特にゲートアレイ等
の半導体集積回路においては製造作業の煩雑化、製造時
間の増大を招くという問題があった。
を搭載する半導体基板上での位置を基にして、機能ブロ
ックの信号線端子位置を配線グリッド上に合わせて決定
してしまうために、機能ブロックの配置位置及び半導体
基板が変更等になった場合には、配線グリッドと信号線
端子との位置関係が合致しなくなることがある。このた
め、その度毎に機能ブロックの信号線端子位置について
は再設計を行なわなければならず、特にゲートアレイ等
の半導体集積回路においては製造作業の煩雑化、製造時
間の増大を招くという問題があった。
本発明は設計変更を最小限に抑えて、製造の容易化、迅
速化を達成できる半導体集積回路装置を提供することを
目的としている。
速化を達成できる半導体集積回路装置を提供することを
目的としている。
〔問題点を解決するための手段］
本発明の半導体集積回路装置は、半導体基板上に搭載す
る機能ブロックには、ブロック内に設けた信号線端子の
周囲位置に、前記半導体基板の配線グリッドに合わせる
ための配線領域を設け、この配線領域において信号線端
子と配線グリッドとの位置関係を調整し、再設計等を不
要にして製造の容易化を達成する。
る機能ブロックには、ブロック内に設けた信号線端子の
周囲位置に、前記半導体基板の配線グリッドに合わせる
ための配線領域を設け、この配線領域において信号線端
子と配線グリッドとの位置関係を調整し、再設計等を不
要にして製造の容易化を達成する。
〔実施例］
次に、本発明を図面を参照して説明する。
第１図は、本発明の一実施例の半導体集積回路装置の平
面図であり、半導体基板１１には多数の基本セル列１２
が行列状に配置され、かつその−部には所要の機能ブロ
ック１３を搭載している。
面図であり、半導体基板１１には多数の基本セル列１２
が行列状に配置され、かつその−部には所要の機能ブロ
ック１３を搭載している。
この機能ブロック１３内には機能回路１４を形成してい
ることは言うまでもない。
ることは言うまでもない。
第２図は、前記機能ブロック１３を拡大して示した図で
ある。この機能ブロック１３では、周囲に多少の余裕を
残して機能回路１４を形成しており、この機能回路１４
の周囲位置に複数個の信号線端子２２を配列している。
ある。この機能ブロック１３では、周囲に多少の余裕を
残して機能回路１４を形成しており、この機能回路１４
の周囲位置に複数個の信号線端子２２を配列している。
そして、この信号線端子２２の周囲の余裕領域を配線領
域２１として構成し、信号線端子２２に繋がる配線を形
成するようにしている。
域２１として構成し、信号線端子２２に繋がる配線を形
成するようにしている。
この実施例では、この配線領域２１には、半導体基板１
１に配設される配線グリッドの間隔に換算して２本分以
上の間隔を確保できるようにしている。
１に配設される配線グリッドの間隔に換算して２本分以
上の間隔を確保できるようにしている。
したがって、このように構成した半導体集積回路装置に
よれば、機能ブロック１３と半導体基板１１との間の配
線を第３図に示すように行うことができる。即ち、機能
ブロック１３の信号線端子２２から、半導体基板１１上
の機能ブロック１３に最も距離が近い−の配線グリッド
３５上の位置３３まで信号線端子を引き出す際には、こ
の配線グリッド３５に沿った引出し配線３２を配線領域
２１内に形成しておき、この引出し配線３２の先端位置
３３を新たな信号線端子位置とみなして、半導体基板１
１上のブロック間を結線するブロック間配線３４を施し
ている。
よれば、機能ブロック１３と半導体基板１１との間の配
線を第３図に示すように行うことができる。即ち、機能
ブロック１３の信号線端子２２から、半導体基板１１上
の機能ブロック１３に最も距離が近い−の配線グリッド
３５上の位置３３まで信号線端子を引き出す際には、こ
の配線グリッド３５に沿った引出し配線３２を配線領域
２１内に形成しておき、この引出し配線３２の先端位置
３３を新たな信号線端子位置とみなして、半導体基板１
１上のブロック間を結線するブロック間配線３４を施し
ている。
したがって、半導体基板１１上に機能ブロック１３を搭
載したときに、信号線端子２２の位置と半導体基板１１
の配線グリッドとの間にずれが生じていても、この配線
領域２１における引出し配線３２によってそのずれを吸
収することができる。
載したときに、信号線端子２２の位置と半導体基板１１
の配線グリッドとの間にずれが生じていても、この配線
領域２１における引出し配線３２によってそのずれを吸
収することができる。
これにより、半導体基板ｌｌ上に異なる機能ブロックを
搭載する場合、或いは半導体基板１１上の異なる位置に
機能ブロックを搭載する場合にも、機能ブロックの信号
線端子等の設計を変更するとなく、そのままで配線を形
成することが可能となり、半導体集積回路装置の製造の
容易化、迅速化を達成できる。
搭載する場合、或いは半導体基板１１上の異なる位置に
機能ブロックを搭載する場合にも、機能ブロックの信号
線端子等の設計を変更するとなく、そのままで配線を形
成することが可能となり、半導体集積回路装置の製造の
容易化、迅速化を達成できる。
尚、機能ブロック内に設けられた配線領域２１にはブロ
ック間信号線配線を通過させることがないようにするこ
とにより、信号線端子２２の引出し配線３２が、機能ブ
ロック間の信号線配線に影響を与えることがなく、機能
ブロック間の配線の際には、配線グリッドのみを考慮し
て行なえばよい。
ック間信号線配線を通過させることがないようにするこ
とにより、信号線端子２２の引出し配線３２が、機能ブ
ロック間の信号線配線に影響を与えることがなく、機能
ブロック間の配線の際には、配線グリッドのみを考慮し
て行なえばよい。
これらのことは、機能ブロックの信号線端子まわりにつ
いて、信号線端子の配線グリッド上への引き出しと引き
出した点からの機能ブロック間の信号線配線とを明確に
分離しておこなうことを意味しており、レイアウト設計
の筒素化、ならびに自動化を進め易いものとなる。特に
、機能ブロック間の信号線配線を自動配線プログラムで
行なう場合においては、自由に設計された機能ブロック
の信号線端子位置が半導体基板の配線グリッドに合わな
いことが多く機能ブロック間の配線、および自動配線プ
ログラムに悪影響を与えることがあるが、この構成によ
ればこれらの点をも改善することが可能となる。
いて、信号線端子の配線グリッド上への引き出しと引き
出した点からの機能ブロック間の信号線配線とを明確に
分離しておこなうことを意味しており、レイアウト設計
の筒素化、ならびに自動化を進め易いものとなる。特に
、機能ブロック間の信号線配線を自動配線プログラムで
行なう場合においては、自由に設計された機能ブロック
の信号線端子位置が半導体基板の配線グリッドに合わな
いことが多く機能ブロック間の配線、および自動配線プ
ログラムに悪影響を与えることがあるが、この構成によ
ればこれらの点をも改善することが可能となる。
以上説明したように本発明は、半導体基板上に搭載する
機能ブロック内に設けた信号線端子の周囲位置に、前記
半導体基板の配線グリッドに合わせるための配線領域を
設けているので、この配線領域に引出し配線を設けるこ
とにより、信号線端子位置と半導体基板上の配線グリッ
ドとのずれを是正することができ、機能ブロック等の設
計変更を不要とし、半導体集積回路装置の製造の容易化
。
機能ブロック内に設けた信号線端子の周囲位置に、前記
半導体基板の配線グリッドに合わせるための配線領域を
設けているので、この配線領域に引出し配線を設けるこ
とにより、信号線端子位置と半導体基板上の配線グリッ
ドとのずれを是正することができ、機能ブロック等の設
計変更を不要とし、半導体集積回路装置の製造の容易化
。
及び迅速化を達成できる効果がある。
第１図は本発明の一実施例の半導体基板のレイアウトを
示す平面図、第２図は本発明にかかる機能ブロックの拡
大平面図、第３図は半導体基板との配線を施した状態の
機能ブロックの一部の拡大平面図である。
示す平面図、第２図は本発明にかかる機能ブロックの拡
大平面図、第３図は半導体基板との配線を施した状態の
機能ブロックの一部の拡大平面図である。
Claims (1)
- （１）ブロック間を配線するための配線の径路が予めグ
リッド状に設定された半導体基板上に、各種機能回路を
収納した機能ブロックを搭載してなる半導体集積回路装
置において、前記機能ブロックには、ブロック内に設け
た信号線端子の周囲位置に前記半導体基板の配線グリッ
ドに合わせるための配線領域を設けたことを特徴とする
半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33234787A JPH01179343A (ja) | 1987-12-30 | 1987-12-30 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33234787A JPH01179343A (ja) | 1987-12-30 | 1987-12-30 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01179343A true JPH01179343A (ja) | 1989-07-17 |
Family
ID=18253944
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33234787A Pending JPH01179343A (ja) | 1987-12-30 | 1987-12-30 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01179343A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03153064A (ja) * | 1989-11-10 | 1991-07-01 | Fujitsu Ltd | 半導体装置の製造方法 |
| US6515364B2 (en) | 2000-04-14 | 2003-02-04 | Nec Corporation | Semiconductor device |
-
1987
- 1987-12-30 JP JP33234787A patent/JPH01179343A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03153064A (ja) * | 1989-11-10 | 1991-07-01 | Fujitsu Ltd | 半導体装置の製造方法 |
| US6515364B2 (en) | 2000-04-14 | 2003-02-04 | Nec Corporation | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0727968B2 (ja) | 半導体集積回路装置 | |
| JPH01179343A (ja) | 半導体集積回路装置 | |
| JPS63211739A (ja) | 半導体装置 | |
| JPH0348669B2 (ja) | ||
| JP2664465B2 (ja) | 半導体装置のセル配置方法 | |
| JPS63260150A (ja) | 集積回路の配置設計方法 | |
| US6319418B1 (en) | Zig-zagged plating bus lines | |
| JP2529342B2 (ja) | チャネル配線方法 | |
| JPS6030151A (ja) | 集積回路の配線設計法 | |
| JPS60121756A (ja) | 半導体集積回路装置 | |
| JPH02239658A (ja) | 半導体装置の配線方法 | |
| JPS5936942A (ja) | 半導体集積回路 | |
| JPH0145227B2 (ja) | ||
| JPS63161638A (ja) | 半導体集積回路の電源配線方法 | |
| JPH0342840A (ja) | 半導体装置 | |
| JP2707705B2 (ja) | マスタースライス方式の半導体集積装置 | |
| JPS60145643A (ja) | 半導体装置 | |
| JPS63274157A (ja) | 半導体集積回路等の自動配置配線方式 | |
| JPH05190554A (ja) | フリップチップ型半導体装置及びその製造方法 | |
| JPH01231346A (ja) | 集積回路の設計方法 | |
| KR19990065383A (ko) | 반도체 장치의 금속 배선 구조 | |
| JPS5934644A (ja) | 半導体集積回路 | |
| JPS63258042A (ja) | 半導体装置 | |
| JPS63186445A (ja) | 半導体集積回路装置 | |
| JPH05283521A (ja) | 半導体装置の製造方法 |