JP2003045917A - 半導体装置用テープキャリアおよびその製造方法 - Google Patents
半導体装置用テープキャリアおよびその製造方法Info
- Publication number
- JP2003045917A JP2003045917A JP2001234800A JP2001234800A JP2003045917A JP 2003045917 A JP2003045917 A JP 2003045917A JP 2001234800 A JP2001234800 A JP 2001234800A JP 2001234800 A JP2001234800 A JP 2001234800A JP 2003045917 A JP2003045917 A JP 2003045917A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- plating
- solder resist
- tape
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】インナーリードにおける銅食われの発生を防止
することによって所定のリード強度を確保することがで
きる半導体装置用テープキャリアを提供する。 【解決手段】ポリイミドテープ１１上に、所定のパター
ンのリード１３を形成し、このリード１３にＳｎメッキ
２１を施し、このメッキ終了後にリード１３の所定部分
にソルダレジスト１４を塗布して半導体装置用テープキ
ャリアを形成する。
することによって所定のリード強度を確保することがで
きる半導体装置用テープキャリアを提供する。 【解決手段】ポリイミドテープ１１上に、所定のパター
ンのリード１３を形成し、このリード１３にＳｎメッキ
２１を施し、このメッキ終了後にリード１３の所定部分
にソルダレジスト１４を塗布して半導体装置用テープキ
ャリアを形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、液晶デバイスやＣ
ＳＰ(Chip Scale Package)などに用いられる半導体装置
用テープキャリアおよびその製造方法に関する。
ＳＰ(Chip Scale Package)などに用いられる半導体装置
用テープキャリアおよびその製造方法に関する。
【０００２】
【従来の技術】従来の半導体装置用テープキャリアであ
るＴＡＢ(Tape Automated Bonding)用テープの断面図を
図４に示し、その説明を行う。
るＴＡＢ(Tape Automated Bonding)用テープの断面図を
図４に示し、その説明を行う。
【０００３】図４に示すＴＡＢ用テープ１０は、ポリイ
ミドテープ１１と、このポリイミドテープ１１の上面に
エポキシ系の接着剤１２によって接着されたインナーリ
ード１３と、このインナーリード１３の所定の部分に塗
布されたソルダレジスト１４と、インナーリード１３に
おけるソルダレジスト１４が塗布されていない部分に施
されたＳｎ（スズ）メッキ１５とを備えている。
ミドテープ１１と、このポリイミドテープ１１の上面に
エポキシ系の接着剤１２によって接着されたインナーリ
ード１３と、このインナーリード１３の所定の部分に塗
布されたソルダレジスト１４と、インナーリード１３に
おけるソルダレジスト１４が塗布されていない部分に施
されたＳｎ（スズ）メッキ１５とを備えている。
【０００４】即ち、Ｃｕ（銅）箔上にフォトレジスト
（感光性レジスト）をコートしてプレキュアを行い露光
して現像し、ポストキュア後にＣｕ箔のエッチングを行
って配線（インナーリード１３）を形成する。この形成
後に液状のフォトソルダレジスト又はエポキシ系ソルダ
レジストをインナーリード１３に印刷コートして露光し
た後、現像又はポストベークを行いインナーリード１３
上に絶縁保護層（ソルダレジスト１４）を形成してい
た。
（感光性レジスト）をコートしてプレキュアを行い露光
して現像し、ポストキュア後にＣｕ箔のエッチングを行
って配線（インナーリード１３）を形成する。この形成
後に液状のフォトソルダレジスト又はエポキシ系ソルダ
レジストをインナーリード１３に印刷コートして露光し
た後、現像又はポストベークを行いインナーリード１３
上に絶縁保護層（ソルダレジスト１４）を形成してい
た。
【０００５】
【発明が解決しようとする課題】従来の半導体装置用テ
ープキャリア（ＴＡＢ用テープ１０）においては、一般
に、インナーリード１３上に絶縁性のある液状のエポキ
シ系ソルダレジストを印刷してポストキュアすることに
よって、インナーリード１３上に厚さが２０μｍ以下の
ソルダレジスト１４を形成するようにしている。
ープキャリア（ＴＡＢ用テープ１０）においては、一般
に、インナーリード１３上に絶縁性のある液状のエポキ
シ系ソルダレジストを印刷してポストキュアすることに
よって、インナーリード１３上に厚さが２０μｍ以下の
ソルダレジスト１４を形成するようにしている。
【０００６】ところが、ソルダレジスト１４が形成され
た後、Ｃｕのインナーリード１３に無電解のＳｎメッキ
１５を施すと、インナーリード１３とソルダレジスト１
４との境界部分で、ＣｕとＳｎとの置換反応により、イ
ンナーリード１３において深さ３〜５μｍ、幅２０μｍ
の後述で説明する銅食われ１６が発生し、インナーリー
ド１３の強度（リード強度）を弱くするという問題があ
る。
た後、Ｃｕのインナーリード１３に無電解のＳｎメッキ
１５を施すと、インナーリード１３とソルダレジスト１
４との境界部分で、ＣｕとＳｎとの置換反応により、イ
ンナーリード１３において深さ３〜５μｍ、幅２０μｍ
の後述で説明する銅食われ１６が発生し、インナーリー
ド１３の強度（リード強度）を弱くするという問題があ
る。
【０００７】このようにリード強度が弱くなると、イン
ナーリード１３の配線ピッチが５０μｍ以下のもので
は、リード強度の低下による断線が多発して品質不良と
なってしまう。
ナーリード１３の配線ピッチが５０μｍ以下のもので
は、リード強度の低下による断線が多発して品質不良と
なってしまう。
【０００８】銅食われ１６は、特にソルダレジスト１４
が流れ出し、インナーリード１３との密着性が悪くなる
境界に発生する。この銅食われ１６の発生メカニズム
を、図５を参照して説明する。
が流れ出し、インナーリード１３との密着性が悪くなる
境界に発生する。この銅食われ１６の発生メカニズム
を、図５を参照して説明する。
【０００９】まず図５の（ａ）に示すように、Ｓｎメッ
キ１５の厚みが０．１μｍ以下のメッキ初めでは、Ｃｕ
のインナーリード１３の表面にＳｎメッキ１５が析出
し、ソルダレジスト１４の下は殆ど食われない。（ｂ）
に示すように、Ｓｎメッキ１５が０．１〜０．３μｍに
成長すると、この成長に伴いソルダレジスト１４の境界
部分でＣｕとＳｎとの置換反応が生じ、その境界部分の
Ｃｕが１６ｂで示すように若干食われる。
キ１５の厚みが０．１μｍ以下のメッキ初めでは、Ｃｕ
のインナーリード１３の表面にＳｎメッキ１５が析出
し、ソルダレジスト１４の下は殆ど食われない。（ｂ）
に示すように、Ｓｎメッキ１５が０．１〜０．３μｍに
成長すると、この成長に伴いソルダレジスト１４の境界
部分でＣｕとＳｎとの置換反応が生じ、その境界部分の
Ｃｕが１６ｂで示すように若干食われる。
【００１０】（ｃ）に示すように、Ｓｎメッキ１５が
０．３〜０．６μｍではメッキ速度が低下し、この低下
に伴い境界部分での置換反応がより生じ、その境界部分
のＣｕが１６ｃで示すようにより食われる。（ｄ）に示
すように、Ｓｎメッキ１５が０．６〜０．７５μｍでは
メッキ速度が極端に低下し、この低下に伴い置換反応が
境界部分に集中し、これによって境界部分のＣｕが１６
ｄで示すように大きく食われる。
０．３〜０．６μｍではメッキ速度が低下し、この低下
に伴い境界部分での置換反応がより生じ、その境界部分
のＣｕが１６ｃで示すようにより食われる。（ｄ）に示
すように、Ｓｎメッキ１５が０．６〜０．７５μｍでは
メッキ速度が極端に低下し、この低下に伴い置換反応が
境界部分に集中し、これによって境界部分のＣｕが１６
ｄで示すように大きく食われる。
【００１１】本発明はかかる点に鑑みてなされたもので
あり、インナーリードにおける銅食われの発生を防止す
ることによって所定のリード強度を確保することができ
る半導体装置用テープキャリアおよびその製造方法を提
供することを目的とする。
あり、インナーリードにおける銅食われの発生を防止す
ることによって所定のリード強度を確保することができ
る半導体装置用テープキャリアおよびその製造方法を提
供することを目的とする。
【００１２】
【課題を解決するための手段】上記課題を解決するため
に、本発明の半導体装置用テープキャリアは、絶縁テー
プ上に所定のパターンのリードを有し、前記リードの所
定の部分にソルダレジストを塗布した半導体装置用テー
プキャリアにおいて、前記リードは、前記ソルダレジス
トの塗布部および非塗布部の両部分に渡ってＳｎメッキ
が施されていることを特徴としている。
に、本発明の半導体装置用テープキャリアは、絶縁テー
プ上に所定のパターンのリードを有し、前記リードの所
定の部分にソルダレジストを塗布した半導体装置用テー
プキャリアにおいて、前記リードは、前記ソルダレジス
トの塗布部および非塗布部の両部分に渡ってＳｎメッキ
が施されていることを特徴としている。
【００１３】また、前記ソルダレジストは、ウレタン
系、ポリイミド系およびエポキシ系何れかの熱硬化型と
感光性のソルダレジストであり、塗布処理膜の厚さが５
０〜２μｍの構造であることを特徴としている。
系、ポリイミド系およびエポキシ系何れかの熱硬化型と
感光性のソルダレジストであり、塗布処理膜の厚さが５
０〜２μｍの構造であることを特徴としている。
【００１４】また、前記Ｓｎメッキは、無電解メッキ又
は電気メッキであることを特徴としている。
は電気メッキであることを特徴としている。
【００１５】また、本発明の半導体装置用テープキャリ
アの製造方法は、絶縁テープ上に所定のパターンのリー
ドを有し、前記リードの所定の部分にソルダレジストを
塗布した半導体装置用テープキャリアの製造方法におい
て、前記絶縁テープ上に、前記所定のパターンのリード
を形成するリード形成ステップと、前記所定のパターン
のリードにＳｎメッキを施すメッキステップと、前記メ
ッキステップの終了後に、前記所定のパターンのリード
の所定の部分にソルダレジストを塗布する塗布ステップ
とを有することを特徴としている。
アの製造方法は、絶縁テープ上に所定のパターンのリー
ドを有し、前記リードの所定の部分にソルダレジストを
塗布した半導体装置用テープキャリアの製造方法におい
て、前記絶縁テープ上に、前記所定のパターンのリード
を形成するリード形成ステップと、前記所定のパターン
のリードにＳｎメッキを施すメッキステップと、前記メ
ッキステップの終了後に、前記所定のパターンのリード
の所定の部分にソルダレジストを塗布する塗布ステップ
とを有することを特徴としている。
【００１６】また、前記メッキステップは、無電解メッ
キ又は電気メッキによって行われることを特徴としてい
る。
キ又は電気メッキによって行われることを特徴としてい
る。
【００１７】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照して詳細に説明する。
て、図面を参照して詳細に説明する。
【００１８】図１は、本発明の実施の形態に係るＴＡＢ
用テープの構成を示す断面図である。但し、この図１に
示す実施の形態において図４の従来の各部に対応する部
分には同一符号を付す。
用テープの構成を示す断面図である。但し、この図１に
示す実施の形態において図４の従来の各部に対応する部
分には同一符号を付す。
【００１９】図１に示すＴＡＢ用テープ２０は、ポリイ
ミドテープ１１と、このポリイミドテープ１１の上面に
エポキシ系の接着剤１２によって接着されたインナーリ
ード１３と、このインナーリード１３に施されたＳｎメ
ッキ２１と、このＳｎメッキ２１の上面に塗布されたソ
ルダレジスト１４とを備えて形成されている。
ミドテープ１１と、このポリイミドテープ１１の上面に
エポキシ系の接着剤１２によって接着されたインナーリ
ード１３と、このインナーリード１３に施されたＳｎメ
ッキ２１と、このＳｎメッキ２１の上面に塗布されたソ
ルダレジスト１４とを備えて形成されている。
【００２０】このようなＴＡＢ用テープ２０の製造工程
を説明する。まず、厚さ７５μｍ、幅７０ｍｍのポリイ
ミドテープ１１をパンチングで打ち抜くことによって、
送り穴（パーフォレーション）とデバイスホールを形成
する。この後、厚さ１８μｍの銅箔テープを接着剤１２
で張り合わせ、銅箔テープにフォトレジストを塗布する
ラミネート・キュア後、フォトアプリケーション（露光
・現像）によってリード配線用のパターンを形成し、エ
ッチングで銅配線を作成する。この後、残ったフォトレ
ジストを取り除くことによってインナーリード１３が形
成される。
を説明する。まず、厚さ７５μｍ、幅７０ｍｍのポリイ
ミドテープ１１をパンチングで打ち抜くことによって、
送り穴（パーフォレーション）とデバイスホールを形成
する。この後、厚さ１８μｍの銅箔テープを接着剤１２
で張り合わせ、銅箔テープにフォトレジストを塗布する
ラミネート・キュア後、フォトアプリケーション（露光
・現像）によってリード配線用のパターンを形成し、エ
ッチングで銅配線を作成する。この後、残ったフォトレ
ジストを取り除くことによってインナーリード１３が形
成される。
【００２１】次に、インナーリード１３の露出全面に無
電解Ｓｎメッキを０．４μｍの厚さにメッキした後、２
時間以内に１２５℃±５℃で６０分のホイスカ抑制熱処
理を行う。これによってＳｎメッキ２１が形成される。
この後、Ｓｎメッキ２１の上面にポリイミド系のソルダ
レジストを塗布し、１２０℃で９０分のキュアを行いソ
ルダレジスト１４を形成する。
電解Ｓｎメッキを０．４μｍの厚さにメッキした後、２
時間以内に１２５℃±５℃で６０分のホイスカ抑制熱処
理を行う。これによってＳｎメッキ２１が形成される。
この後、Ｓｎメッキ２１の上面にポリイミド系のソルダ
レジストを塗布し、１２０℃で９０分のキュアを行いソ
ルダレジスト１４を形成する。
【００２２】このように、本実施の形態のＴＡＢ用テー
プによれば、インナーリード１３に先にＳｎメッキ２１
を施した後、そのＳｎメッキを施されたインナーリード
１３上にソルダレジスト１４を形成するようにした。こ
の結果、無電解Ｓｎメッキを施しても、インナーリード
１３上にはまだソルダレジスト１４が形成されていない
ので、従来のようにＣｕのインナーリード１３とソルダ
レジスト１４との境界部分で、ＣｕとＳｎとの置換反応
により、インナーリード１３において銅食われが発生す
るといったことが無くなり、これによってリード強度が
低下するといったことが無くなる。
プによれば、インナーリード１３に先にＳｎメッキ２１
を施した後、そのＳｎメッキを施されたインナーリード
１３上にソルダレジスト１４を形成するようにした。こ
の結果、無電解Ｓｎメッキを施しても、インナーリード
１３上にはまだソルダレジスト１４が形成されていない
ので、従来のようにＣｕのインナーリード１３とソルダ
レジスト１４との境界部分で、ＣｕとＳｎとの置換反応
により、インナーリード１３において銅食われが発生す
るといったことが無くなり、これによってリード強度が
低下するといったことが無くなる。
【００２３】言い換えれば、銅食われ１６によるリード
（配線）の欠損（３．５〜５．０μｍ）が無いため、折
曲げ性の向上と微細配線ピッチに対するリード強度の確
保が容易となり、またスリムな設計が可能となり、容易
に小型化を図ることが可能なＴＡＢ用テープ２０を供給
することができる。この他、ＴＡＢ用テープ２０では、
ソルダレジスト１４となる液状ソルダレジストを任意に
選定することにより歩留と生産性が向上し、安定した量
産体制を確立可能となっている。
（配線）の欠損（３．５〜５．０μｍ）が無いため、折
曲げ性の向上と微細配線ピッチに対するリード強度の確
保が容易となり、またスリムな設計が可能となり、容易
に小型化を図ることが可能なＴＡＢ用テープ２０を供給
することができる。この他、ＴＡＢ用テープ２０では、
ソルダレジスト１４となる液状ソルダレジストを任意に
選定することにより歩留と生産性が向上し、安定した量
産体制を確立可能となっている。
【００２４】このような効果を比較検証するため従来の
製造方法に従い、インナーリード１３に上記実施の形態
の条件と同様、ポリイミド系のソルダレジストを塗布
し、１２０℃で９０分のキュアを行いソルダレジスト１
４を形成し、無電解Ｓｎメッキを０．４μｍの厚さにメ
ッキした後、２時間以内に１２５℃±５℃で６０分のホ
イスカ抑制熱処理を行った。この場合、Ｃｕのインナー
リード１３とソルダレジスト１４との境界部分でＣｕと
Ｓｎとの置換反応により、リードの厚さが減少する領域
（銅食われ）が長さ３０μｍに渡り発生した。
製造方法に従い、インナーリード１３に上記実施の形態
の条件と同様、ポリイミド系のソルダレジストを塗布
し、１２０℃で９０分のキュアを行いソルダレジスト１
４を形成し、無電解Ｓｎメッキを０．４μｍの厚さにメ
ッキした後、２時間以内に１２５℃±５℃で６０分のホ
イスカ抑制熱処理を行った。この場合、Ｃｕのインナー
リード１３とソルダレジスト１４との境界部分でＣｕと
Ｓｎとの置換反応により、リードの厚さが減少する領域
（銅食われ）が長さ３０μｍに渡り発生した。
【００２５】また、本実施の形態のＴＡＢ用テープ２０
の場合、耐マイグレーション特性が安定しており信頼性
に優れていることが判明した。これは、配線パターン
（インナーリード１３）の５０μｍピッチ部で８５℃×
８５％ＲＨの環境で、３０Ｖの印加を１０００時間実施
した結果、この試験中の絶縁抵抗が１０9Ω以上あって
安定しており信頼性に優れていることが判明した。
の場合、耐マイグレーション特性が安定しており信頼性
に優れていることが判明した。これは、配線パターン
（インナーリード１３）の５０μｍピッチ部で８５℃×
８５％ＲＨの環境で、３０Ｖの印加を１０００時間実施
した結果、この試験中の絶縁抵抗が１０9Ω以上あって
安定しており信頼性に優れていることが判明した。
【００２６】また、チップ接合後の異方性導電膜による
プリント基板へのアウターリード接合も良好で液晶用と
して組み立てができた。
プリント基板へのアウターリード接合も良好で液晶用と
して組み立てができた。
【００２７】また、ＴＡＢ用テープ２０は接着剤１２が
有りの場合であるが、接着剤レスの両面配線のインナリ
ードボンディングタイプおよびデバイスホール無しのタ
イプのＴＡＢ用テープにも応用可能である。
有りの場合であるが、接着剤レスの両面配線のインナリ
ードボンディングタイプおよびデバイスホール無しのタ
イプのＴＡＢ用テープにも応用可能である。
【００２８】更にＴＡＢ用テープ２０は、図２に一例を
示す微細配線（ピッチ５０μｍ以下）のデバイスホール
無しのフリップチップ（Ｆｌｉｐ−Ｃｈｉｐ）接続用の
デバイス、および図３に一例を示す凹部にチップを収容
したビームリードタイプのＬＣＤ(Liquid Crystal Disp
lay)用にも応用可能である。
示す微細配線（ピッチ５０μｍ以下）のデバイスホール
無しのフリップチップ（Ｆｌｉｐ−Ｃｈｉｐ）接続用の
デバイス、および図３に一例を示す凹部にチップを収容
したビームリードタイプのＬＣＤ(Liquid Crystal Disp
lay)用にも応用可能である。
【００２９】図２に示すフリップチップ接続用のデバイ
ス３０は、ポリイミドテープ１１上に複数のリード１３
が接着剤１２で接着されて成るＢＧＡ(Ball Grid Arra
y)用ＴＡＢテープ３３を備え、このテープ３３における
複数のリード１３にＳｎメッキ２１が施され、このＳｎ
メッキ２１上の所定箇所にソルダレジスト１４が形成さ
れ、更にポリイミドテープ１１および接着剤１２に設け
られた半田ボールビア３１を介して半田ボール３２が固
着され、所定のリード１３にＳｎメッキ２１を介してＬ
ＳＩチップ３５がフリップチップ接合３４され、更にＬ
ＳＩチップ３５がトランスファーモールド３６で被覆さ
れて構成されている。
ス３０は、ポリイミドテープ１１上に複数のリード１３
が接着剤１２で接着されて成るＢＧＡ(Ball Grid Arra
y)用ＴＡＢテープ３３を備え、このテープ３３における
複数のリード１３にＳｎメッキ２１が施され、このＳｎ
メッキ２１上の所定箇所にソルダレジスト１４が形成さ
れ、更にポリイミドテープ１１および接着剤１２に設け
られた半田ボールビア３１を介して半田ボール３２が固
着され、所定のリード１３にＳｎメッキ２１を介してＬ
ＳＩチップ３５がフリップチップ接合３４され、更にＬ
ＳＩチップ３５がトランスファーモールド３６で被覆さ
れて構成されている。
【００３０】図３に示すＬＣＤ用のデバイス４０は、ポ
リイミドテープ１１上に複数のリード１３が形成される
と共にポリイミドテープ１１の下にビアを介して所定の
リード１３に接続された電源・グランド層４１が形成さ
れて成る接着剤レス両面銅貼り２層ＣＣＬ４２を備え、
このＣＣＬ４２における複数のリード１３にＳｎメッキ
２１が施され、このＳｎメッキ２１上の所定箇所にソル
ダレジスト１４が形成されている。
リイミドテープ１１上に複数のリード１３が形成される
と共にポリイミドテープ１１の下にビアを介して所定の
リード１３に接続された電源・グランド層４１が形成さ
れて成る接着剤レス両面銅貼り２層ＣＣＬ４２を備え、
このＣＣＬ４２における複数のリード１３にＳｎメッキ
２１が施され、このＳｎメッキ２１上の所定箇所にソル
ダレジスト１４が形成されている。
【００３１】更にポリイミドテープ１１および電源・グ
ランド層４１の下に電源・グランド層４１の所定箇所が
露出するように感光性ソルダレジスト４３が形成され、
この感光性ソルダレジスト４３から露出した電源・グラ
ンド層４１にＳｎメッキ２１が施され、このＳｎメッキ
２１に半田ボール３２が固着され、また、所定のリード
１３にＳｎメッキ２１を介してＬＳＩチップ３５がフリ
ップチップ接合３４され、更にＬＳＩチップ３５および
ソルダレジスト１４の上にスティフナ用接着剤４４によ
ってチップ収容凹部４４ａを有したスティフナ４５が接
着されて構成されている。
ランド層４１の下に電源・グランド層４１の所定箇所が
露出するように感光性ソルダレジスト４３が形成され、
この感光性ソルダレジスト４３から露出した電源・グラ
ンド層４１にＳｎメッキ２１が施され、このＳｎメッキ
２１に半田ボール３２が固着され、また、所定のリード
１３にＳｎメッキ２１を介してＬＳＩチップ３５がフリ
ップチップ接合３４され、更にＬＳＩチップ３５および
ソルダレジスト１４の上にスティフナ用接着剤４４によ
ってチップ収容凹部４４ａを有したスティフナ４５が接
着されて構成されている。
【００３２】これらデバイス３０，４０においても、ソ
ルダレジスト１４となる液状のソルダレジスト塗布前
に、Ｓｎメッキ２１をインナーリード１３に施すことに
よって、前述したようにインナーリード１３における銅
食われを無くすことができる。
ルダレジスト１４となる液状のソルダレジスト塗布前
に、Ｓｎメッキ２１をインナーリード１３に施すことに
よって、前述したようにインナーリード１３における銅
食われを無くすことができる。
【００３３】また、液状のソルダレジスト塗布後のキュ
ア条件がＳｎメッキ２１と銅配線（インナーリード１
３）との拡散を制御するため、温度が１３０℃以下でソ
ルダレジスト１４の硬化が十分に完了し、その後の実装
（チップとのボンデイング）時のアウトガスの発生がな
く、図２および図３に符号５１で示すアンダフィルの流
れが阻害されなくなる。
ア条件がＳｎメッキ２１と銅配線（インナーリード１
３）との拡散を制御するため、温度が１３０℃以下でソ
ルダレジスト１４の硬化が十分に完了し、その後の実装
（チップとのボンデイング）時のアウトガスの発生がな
く、図２および図３に符号５１で示すアンダフィルの流
れが阻害されなくなる。
【００３４】
【発明の効果】以上説明したように、本発明によれば、
絶縁テープ上に、所定のパターンのリードを形成し、こ
のリードにＳｎメッキを施し、このメッキ終了後に、所
定のパターンのリードの所定部分にソルダレジストを塗
布して半導体装置用テープキャリアを形成するようにし
たので、Ｓｎメッキを施してもリード上にはまだソルダ
レジストが形成されておらず、このため従来のようにＣ
ｕのリードとソルダレジストとの境界部分でＣｕとＳｎ
との置換反応により、リードにおいて銅食われが発生す
るといったことが無くなり、これによってリード強度が
低下するといったことが無くなる。つまり、インナーリ
ードにおける銅食われの発生を防止することによって所
定のリード強度を確保することができる。
絶縁テープ上に、所定のパターンのリードを形成し、こ
のリードにＳｎメッキを施し、このメッキ終了後に、所
定のパターンのリードの所定部分にソルダレジストを塗
布して半導体装置用テープキャリアを形成するようにし
たので、Ｓｎメッキを施してもリード上にはまだソルダ
レジストが形成されておらず、このため従来のようにＣ
ｕのリードとソルダレジストとの境界部分でＣｕとＳｎ
との置換反応により、リードにおいて銅食われが発生す
るといったことが無くなり、これによってリード強度が
低下するといったことが無くなる。つまり、インナーリ
ードにおける銅食われの発生を防止することによって所
定のリード強度を確保することができる。
【図１】本発明の実施の形態に係るＴＡＢ用テープの構
成を示す断面図である。
成を示す断面図である。
【図２】本発明の実施の形態に係るＴＡＢ用テープを用
いた微細配線のデバイスホール無しフリップチップ接続
用デバイスの構成を示す断面図である。
いた微細配線のデバイスホール無しフリップチップ接続
用デバイスの構成を示す断面図である。
【図３】本発明の実施の形態に係るＴＡＢ用テープを用
いたデバイスホール有りビームリードタイプのＬＣＤ用
デバイスの構成を示す断面図である。
いたデバイスホール有りビームリードタイプのＬＣＤ用
デバイスの構成を示す断面図である。
【図４】従来のＴＡＢ用テープの構成を示す断面図であ
る。
る。
【図５】インナーリードにおける銅食われ発生メカニズ
ムを説明するための図である。
ムを説明するための図である。
１０，２０ ＴＡＢ用テープ
１１ ポリイミドテープ
１２ 接着剤
１３ インナーリード
１４ ソルダレジスト
１６，１６ｂ，１６ｃ，１６ｄ 銅食われ
２１ Ｓｎメッキ
３１ 半田ボールビア
３２ 半田ボール
３３ ＢＧＡ用ＴＡＢテープ
３４ フリップチップ接合
３５ ＬＳＩチップ
３６ トランスファーモールド
４１ 電源・グランド層
４２ 接着剤レス両面銅貼り２層ＣＣＬ
４３ 感光性ソルダレジスト
４４ スティフナ用接着剤
４５ スティフナ
５１ アンダフィル
Claims (5)
- 【請求項１】 絶縁テープ上に所定のパターンのリード
を有し、前記リードの所定の部分にソルダレジストを塗
布した半導体装置用テープキャリアにおいて、 前記リードは、前記ソルダレジストの塗布部および非塗
布部の両部分に渡ってＳｎメッキが施されていることを
特徴とする半導体装置用テープキャリア。 - 【請求項２】 前記ソルダレジストは、ウレタン系、ポ
リイミド系およびエポキシ系何れかの熱硬化型と感光性
のソルダレジストであり、塗布処理膜の厚さが５０〜２
μｍの構造であることを特徴とする請求項１記載の半導
体装置用テープキャリア。 - 【請求項３】 前記Ｓｎメッキは、無電解メッキ又は電
気メッキであることを特徴とする請求項１又は２記載の
半導体装置用テープキャリア。 - 【請求項４】 絶縁テープ上に所定のパターンのリード
を有し、前記リードの所定の部分にソルダレジストを塗
布した半導体装置用テープキャリアの製造方法におい
て、 前記絶縁テープ上に、前記所定のパターンのリードを形
成するリード形成ステップと、 前記所定のパターンのリードにＳｎメッキを施すメッキ
ステップと、 前記メッキステップの終了後に、前記所定のパターンの
リードの所定の部分にソルダレジストを塗布する塗布ス
テップとを有することを特徴とする半導体装置用テープ
キャリアの製造方法。 - 【請求項５】 前記メッキステップは、無電解メッキ又
は電気メッキによって行われることを特徴とする請求項
４記載の半導体装置用テープキャリアの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001234800A JP2003045917A (ja) | 2001-08-02 | 2001-08-02 | 半導体装置用テープキャリアおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001234800A JP2003045917A (ja) | 2001-08-02 | 2001-08-02 | 半導体装置用テープキャリアおよびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003045917A true JP2003045917A (ja) | 2003-02-14 |
Family
ID=19066346
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001234800A Pending JP2003045917A (ja) | 2001-08-02 | 2001-08-02 | 半導体装置用テープキャリアおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003045917A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006165426A (ja) * | 2004-12-10 | 2006-06-22 | Ishihara Chem Co Ltd | フィルムキャリアなどの製造方法 |
| JP2007123425A (ja) * | 2005-10-26 | 2007-05-17 | Seiko Epson Corp | 配線基板の製造方法 |
| CN100356553C (zh) * | 2003-04-25 | 2007-12-19 | 三井金属矿业株式会社 | 安装电子部件的薄膜载带 |
| EP2076104A2 (en) * | 2007-12-27 | 2009-07-01 | LG Electronics Inc. | Flexible film and display device comprising the same |
| WO2010098485A1 (ja) * | 2009-02-28 | 2010-09-02 | ソニーケミカル＆インフォメーションデバイス株式会社 | 配線基板 |
| JP2011096721A (ja) * | 2009-10-27 | 2011-05-12 | Nitto Denko Corp | 配線回路基板およびその製造方法 |
| US8808837B2 (en) | 2007-12-21 | 2014-08-19 | Lg Electronics Inc. | Flexible film and display device comprising the same |
| US20160329269A1 (en) * | 2015-05-04 | 2016-11-10 | Chipmos Technologies Inc. | Chip package structure and manufacturing method thereof |
-
2001
- 2001-08-02 JP JP2001234800A patent/JP2003045917A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100356553C (zh) * | 2003-04-25 | 2007-12-19 | 三井金属矿业株式会社 | 安装电子部件的薄膜载带 |
| JP2006165426A (ja) * | 2004-12-10 | 2006-06-22 | Ishihara Chem Co Ltd | フィルムキャリアなどの製造方法 |
| JP2007123425A (ja) * | 2005-10-26 | 2007-05-17 | Seiko Epson Corp | 配線基板の製造方法 |
| US8808837B2 (en) | 2007-12-21 | 2014-08-19 | Lg Electronics Inc. | Flexible film and display device comprising the same |
| EP2076104A2 (en) * | 2007-12-27 | 2009-07-01 | LG Electronics Inc. | Flexible film and display device comprising the same |
| WO2010098485A1 (ja) * | 2009-02-28 | 2010-09-02 | ソニーケミカル＆インフォメーションデバイス株式会社 | 配線基板 |
| JP2011096721A (ja) * | 2009-10-27 | 2011-05-12 | Nitto Denko Corp | 配線回路基板およびその製造方法 |
| US20160329269A1 (en) * | 2015-05-04 | 2016-11-10 | Chipmos Technologies Inc. | Chip package structure and manufacturing method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4993148A (en) | Method of manufacturing a circuit board | |
| US7180006B2 (en) | Tape substrate and method for fabricating the same | |
| KR100736635B1 (ko) | 베어칩 내장형 인쇄회로기판 및 그 제조 방법 | |
| US8847082B2 (en) | Multilayer wiring substrate | |
| JP2012216773A (ja) | 配線基板及びその製造方法 | |
| US9334576B2 (en) | Wiring substrate and method of manufacturing wiring substrate | |
| JP2007035869A (ja) | Ｔａｂ用テープキャリア | |
| JP4352294B2 (ja) | 半導体装置の製造方法 | |
| JP2003045917A (ja) | 半導体装置用テープキャリアおよびその製造方法 | |
| JPH10125818A (ja) | 半導体装置用基板並びに半導体装置及びそれらの製造方法 | |
| JPH10125819A (ja) | 半導体装置用基板並びに半導体装置及びそれらの製造方法 | |
| JP3555502B2 (ja) | Ｃｏｆ用ｔａｂテープキャリアの製造方法 | |
| JP3918803B2 (ja) | 半導体装置用基板及びその製造方法 | |
| JP2015050307A (ja) | 配線基板およびその製造方法 | |
| JP2008204968A (ja) | 半導体パッケージ基板とその製造方法 | |
| JP3033539B2 (ja) | キャリアフィルムおよびその製造方法 | |
| JP3800298B2 (ja) | バンプの形成方法及び半導体装置の製造方法 | |
| JP4520665B2 (ja) | プリント配線板及びその製造方法並びに部品実装構造 | |
| JP7412735B2 (ja) | 半導体パッケージの製造方法 | |
| JP2004072043A (ja) | 半導体ウェハ及び半導体チップ並びに半導体装置とその製造方法 | |
| JP2000091743A (ja) | ビルドアップ多層基板及びその製造方法 | |
| JPH10125817A (ja) | ２層配線基板 | |
| JP2007324232A (ja) | Ｂｇａ型多層配線板及びｂｇａ型半導体パッケージ | |
| JP2002176267A (ja) | 電子部品、回路装置とその製造方法並びに半導体装置 | |
| KR100694668B1 (ko) | 도금 인입선 없는 패키지 기판 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040423 |
|
| A977 | Report on retrieval |
Effective date: 20041201 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060531 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061003 |