JP2003045917A - 半導体装置用テープキャリアおよびその製造方法 - Google Patents
半導体装置用テープキャリアおよびその製造方法Info
- Publication number
- JP2003045917A JP2003045917A JP2001234800A JP2001234800A JP2003045917A JP 2003045917 A JP2003045917 A JP 2003045917A JP 2001234800 A JP2001234800 A JP 2001234800A JP 2001234800 A JP2001234800 A JP 2001234800A JP 2003045917 A JP2003045917 A JP 2003045917A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- plating
- solder resist
- tape
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】インナーリードにおける銅食われの発生を防止
することによって所定のリード強度を確保することがで
きる半導体装置用テープキャリアを提供する。 【解決手段】ポリイミドテープ11上に、所定のパター
ンのリード13を形成し、このリード13にSnメッキ
21を施し、このメッキ終了後にリード13の所定部分
にソルダレジスト14を塗布して半導体装置用テープキ
ャリアを形成する。
することによって所定のリード強度を確保することがで
きる半導体装置用テープキャリアを提供する。 【解決手段】ポリイミドテープ11上に、所定のパター
ンのリード13を形成し、このリード13にSnメッキ
21を施し、このメッキ終了後にリード13の所定部分
にソルダレジスト14を塗布して半導体装置用テープキ
ャリアを形成する。
Description
【0001】
【発明の属する技術分野】本発明は、液晶デバイスやC
SP(Chip Scale Package)などに用いられる半導体装置
用テープキャリアおよびその製造方法に関する。
SP(Chip Scale Package)などに用いられる半導体装置
用テープキャリアおよびその製造方法に関する。
【0002】
【従来の技術】従来の半導体装置用テープキャリアであ
るTAB(Tape Automated Bonding)用テープの断面図を
図4に示し、その説明を行う。
るTAB(Tape Automated Bonding)用テープの断面図を
図4に示し、その説明を行う。
【0003】図4に示すTAB用テープ10は、ポリイ
ミドテープ11と、このポリイミドテープ11の上面に
エポキシ系の接着剤12によって接着されたインナーリ
ード13と、このインナーリード13の所定の部分に塗
布されたソルダレジスト14と、インナーリード13に
おけるソルダレジスト14が塗布されていない部分に施
されたSn(スズ)メッキ15とを備えている。
ミドテープ11と、このポリイミドテープ11の上面に
エポキシ系の接着剤12によって接着されたインナーリ
ード13と、このインナーリード13の所定の部分に塗
布されたソルダレジスト14と、インナーリード13に
おけるソルダレジスト14が塗布されていない部分に施
されたSn(スズ)メッキ15とを備えている。
【0004】即ち、Cu(銅)箔上にフォトレジスト
(感光性レジスト)をコートしてプレキュアを行い露光
して現像し、ポストキュア後にCu箔のエッチングを行
って配線(インナーリード13)を形成する。この形成
後に液状のフォトソルダレジスト又はエポキシ系ソルダ
レジストをインナーリード13に印刷コートして露光し
た後、現像又はポストベークを行いインナーリード13
上に絶縁保護層(ソルダレジスト14)を形成してい
た。
(感光性レジスト)をコートしてプレキュアを行い露光
して現像し、ポストキュア後にCu箔のエッチングを行
って配線(インナーリード13)を形成する。この形成
後に液状のフォトソルダレジスト又はエポキシ系ソルダ
レジストをインナーリード13に印刷コートして露光し
た後、現像又はポストベークを行いインナーリード13
上に絶縁保護層(ソルダレジスト14)を形成してい
た。
【0005】
【発明が解決しようとする課題】従来の半導体装置用テ
ープキャリア(TAB用テープ10)においては、一般
に、インナーリード13上に絶縁性のある液状のエポキ
シ系ソルダレジストを印刷してポストキュアすることに
よって、インナーリード13上に厚さが20μm以下の
ソルダレジスト14を形成するようにしている。
ープキャリア(TAB用テープ10)においては、一般
に、インナーリード13上に絶縁性のある液状のエポキ
シ系ソルダレジストを印刷してポストキュアすることに
よって、インナーリード13上に厚さが20μm以下の
ソルダレジスト14を形成するようにしている。
【0006】ところが、ソルダレジスト14が形成され
た後、Cuのインナーリード13に無電解のSnメッキ
15を施すと、インナーリード13とソルダレジスト1
4との境界部分で、CuとSnとの置換反応により、イ
ンナーリード13において深さ3〜5μm、幅20μm
の後述で説明する銅食われ16が発生し、インナーリー
ド13の強度(リード強度)を弱くするという問題があ
る。
た後、Cuのインナーリード13に無電解のSnメッキ
15を施すと、インナーリード13とソルダレジスト1
4との境界部分で、CuとSnとの置換反応により、イ
ンナーリード13において深さ3〜5μm、幅20μm
の後述で説明する銅食われ16が発生し、インナーリー
ド13の強度(リード強度)を弱くするという問題があ
る。
【0007】このようにリード強度が弱くなると、イン
ナーリード13の配線ピッチが50μm以下のもので
は、リード強度の低下による断線が多発して品質不良と
なってしまう。
ナーリード13の配線ピッチが50μm以下のもので
は、リード強度の低下による断線が多発して品質不良と
なってしまう。
【0008】銅食われ16は、特にソルダレジスト14
が流れ出し、インナーリード13との密着性が悪くなる
境界に発生する。この銅食われ16の発生メカニズム
を、図5を参照して説明する。
が流れ出し、インナーリード13との密着性が悪くなる
境界に発生する。この銅食われ16の発生メカニズム
を、図5を参照して説明する。
【0009】まず図5の(a)に示すように、Snメッ
キ15の厚みが0.1μm以下のメッキ初めでは、Cu
のインナーリード13の表面にSnメッキ15が析出
し、ソルダレジスト14の下は殆ど食われない。(b)
に示すように、Snメッキ15が0.1〜0.3μmに
成長すると、この成長に伴いソルダレジスト14の境界
部分でCuとSnとの置換反応が生じ、その境界部分の
Cuが16bで示すように若干食われる。
キ15の厚みが0.1μm以下のメッキ初めでは、Cu
のインナーリード13の表面にSnメッキ15が析出
し、ソルダレジスト14の下は殆ど食われない。(b)
に示すように、Snメッキ15が0.1〜0.3μmに
成長すると、この成長に伴いソルダレジスト14の境界
部分でCuとSnとの置換反応が生じ、その境界部分の
Cuが16bで示すように若干食われる。
【0010】(c)に示すように、Snメッキ15が
0.3〜0.6μmではメッキ速度が低下し、この低下
に伴い境界部分での置換反応がより生じ、その境界部分
のCuが16cで示すようにより食われる。(d)に示
すように、Snメッキ15が0.6〜0.75μmでは
メッキ速度が極端に低下し、この低下に伴い置換反応が
境界部分に集中し、これによって境界部分のCuが16
dで示すように大きく食われる。
0.3〜0.6μmではメッキ速度が低下し、この低下
に伴い境界部分での置換反応がより生じ、その境界部分
のCuが16cで示すようにより食われる。(d)に示
すように、Snメッキ15が0.6〜0.75μmでは
メッキ速度が極端に低下し、この低下に伴い置換反応が
境界部分に集中し、これによって境界部分のCuが16
dで示すように大きく食われる。
【0011】本発明はかかる点に鑑みてなされたもので
あり、インナーリードにおける銅食われの発生を防止す
ることによって所定のリード強度を確保することができ
る半導体装置用テープキャリアおよびその製造方法を提
供することを目的とする。
あり、インナーリードにおける銅食われの発生を防止す
ることによって所定のリード強度を確保することができ
る半導体装置用テープキャリアおよびその製造方法を提
供することを目的とする。
【0012】
【課題を解決するための手段】上記課題を解決するため
に、本発明の半導体装置用テープキャリアは、絶縁テー
プ上に所定のパターンのリードを有し、前記リードの所
定の部分にソルダレジストを塗布した半導体装置用テー
プキャリアにおいて、前記リードは、前記ソルダレジス
トの塗布部および非塗布部の両部分に渡ってSnメッキ
が施されていることを特徴としている。
に、本発明の半導体装置用テープキャリアは、絶縁テー
プ上に所定のパターンのリードを有し、前記リードの所
定の部分にソルダレジストを塗布した半導体装置用テー
プキャリアにおいて、前記リードは、前記ソルダレジス
トの塗布部および非塗布部の両部分に渡ってSnメッキ
が施されていることを特徴としている。
【0013】また、前記ソルダレジストは、ウレタン
系、ポリイミド系およびエポキシ系何れかの熱硬化型と
感光性のソルダレジストであり、塗布処理膜の厚さが5
0〜2μmの構造であることを特徴としている。
系、ポリイミド系およびエポキシ系何れかの熱硬化型と
感光性のソルダレジストであり、塗布処理膜の厚さが5
0〜2μmの構造であることを特徴としている。
【0014】また、前記Snメッキは、無電解メッキ又
は電気メッキであることを特徴としている。
は電気メッキであることを特徴としている。
【0015】また、本発明の半導体装置用テープキャリ
アの製造方法は、絶縁テープ上に所定のパターンのリー
ドを有し、前記リードの所定の部分にソルダレジストを
塗布した半導体装置用テープキャリアの製造方法におい
て、前記絶縁テープ上に、前記所定のパターンのリード
を形成するリード形成ステップと、前記所定のパターン
のリードにSnメッキを施すメッキステップと、前記メ
ッキステップの終了後に、前記所定のパターンのリード
の所定の部分にソルダレジストを塗布する塗布ステップ
とを有することを特徴としている。
アの製造方法は、絶縁テープ上に所定のパターンのリー
ドを有し、前記リードの所定の部分にソルダレジストを
塗布した半導体装置用テープキャリアの製造方法におい
て、前記絶縁テープ上に、前記所定のパターンのリード
を形成するリード形成ステップと、前記所定のパターン
のリードにSnメッキを施すメッキステップと、前記メ
ッキステップの終了後に、前記所定のパターンのリード
の所定の部分にソルダレジストを塗布する塗布ステップ
とを有することを特徴としている。
【0016】また、前記メッキステップは、無電解メッ
キ又は電気メッキによって行われることを特徴としてい
る。
キ又は電気メッキによって行われることを特徴としてい
る。
【0017】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照して詳細に説明する。
て、図面を参照して詳細に説明する。
【0018】図1は、本発明の実施の形態に係るTAB
用テープの構成を示す断面図である。但し、この図1に
示す実施の形態において図4の従来の各部に対応する部
分には同一符号を付す。
用テープの構成を示す断面図である。但し、この図1に
示す実施の形態において図4の従来の各部に対応する部
分には同一符号を付す。
【0019】図1に示すTAB用テープ20は、ポリイ
ミドテープ11と、このポリイミドテープ11の上面に
エポキシ系の接着剤12によって接着されたインナーリ
ード13と、このインナーリード13に施されたSnメ
ッキ21と、このSnメッキ21の上面に塗布されたソ
ルダレジスト14とを備えて形成されている。
ミドテープ11と、このポリイミドテープ11の上面に
エポキシ系の接着剤12によって接着されたインナーリ
ード13と、このインナーリード13に施されたSnメ
ッキ21と、このSnメッキ21の上面に塗布されたソ
ルダレジスト14とを備えて形成されている。
【0020】このようなTAB用テープ20の製造工程
を説明する。まず、厚さ75μm、幅70mmのポリイ
ミドテープ11をパンチングで打ち抜くことによって、
送り穴(パーフォレーション)とデバイスホールを形成
する。この後、厚さ18μmの銅箔テープを接着剤12
で張り合わせ、銅箔テープにフォトレジストを塗布する
ラミネート・キュア後、フォトアプリケーション(露光
・現像)によってリード配線用のパターンを形成し、エ
ッチングで銅配線を作成する。この後、残ったフォトレ
ジストを取り除くことによってインナーリード13が形
成される。
を説明する。まず、厚さ75μm、幅70mmのポリイ
ミドテープ11をパンチングで打ち抜くことによって、
送り穴(パーフォレーション)とデバイスホールを形成
する。この後、厚さ18μmの銅箔テープを接着剤12
で張り合わせ、銅箔テープにフォトレジストを塗布する
ラミネート・キュア後、フォトアプリケーション(露光
・現像)によってリード配線用のパターンを形成し、エ
ッチングで銅配線を作成する。この後、残ったフォトレ
ジストを取り除くことによってインナーリード13が形
成される。
【0021】次に、インナーリード13の露出全面に無
電解Snメッキを0.4μmの厚さにメッキした後、2
時間以内に125℃±5℃で60分のホイスカ抑制熱処
理を行う。これによってSnメッキ21が形成される。
この後、Snメッキ21の上面にポリイミド系のソルダ
レジストを塗布し、120℃で90分のキュアを行いソ
ルダレジスト14を形成する。
電解Snメッキを0.4μmの厚さにメッキした後、2
時間以内に125℃±5℃で60分のホイスカ抑制熱処
理を行う。これによってSnメッキ21が形成される。
この後、Snメッキ21の上面にポリイミド系のソルダ
レジストを塗布し、120℃で90分のキュアを行いソ
ルダレジスト14を形成する。
【0022】このように、本実施の形態のTAB用テー
プによれば、インナーリード13に先にSnメッキ21
を施した後、そのSnメッキを施されたインナーリード
13上にソルダレジスト14を形成するようにした。こ
の結果、無電解Snメッキを施しても、インナーリード
13上にはまだソルダレジスト14が形成されていない
ので、従来のようにCuのインナーリード13とソルダ
レジスト14との境界部分で、CuとSnとの置換反応
により、インナーリード13において銅食われが発生す
るといったことが無くなり、これによってリード強度が
低下するといったことが無くなる。
プによれば、インナーリード13に先にSnメッキ21
を施した後、そのSnメッキを施されたインナーリード
13上にソルダレジスト14を形成するようにした。こ
の結果、無電解Snメッキを施しても、インナーリード
13上にはまだソルダレジスト14が形成されていない
ので、従来のようにCuのインナーリード13とソルダ
レジスト14との境界部分で、CuとSnとの置換反応
により、インナーリード13において銅食われが発生す
るといったことが無くなり、これによってリード強度が
低下するといったことが無くなる。
【0023】言い換えれば、銅食われ16によるリード
(配線)の欠損(3.5〜5.0μm)が無いため、折
曲げ性の向上と微細配線ピッチに対するリード強度の確
保が容易となり、またスリムな設計が可能となり、容易
に小型化を図ることが可能なTAB用テープ20を供給
することができる。この他、TAB用テープ20では、
ソルダレジスト14となる液状ソルダレジストを任意に
選定することにより歩留と生産性が向上し、安定した量
産体制を確立可能となっている。
(配線)の欠損(3.5〜5.0μm)が無いため、折
曲げ性の向上と微細配線ピッチに対するリード強度の確
保が容易となり、またスリムな設計が可能となり、容易
に小型化を図ることが可能なTAB用テープ20を供給
することができる。この他、TAB用テープ20では、
ソルダレジスト14となる液状ソルダレジストを任意に
選定することにより歩留と生産性が向上し、安定した量
産体制を確立可能となっている。
【0024】このような効果を比較検証するため従来の
製造方法に従い、インナーリード13に上記実施の形態
の条件と同様、ポリイミド系のソルダレジストを塗布
し、120℃で90分のキュアを行いソルダレジスト1
4を形成し、無電解Snメッキを0.4μmの厚さにメ
ッキした後、2時間以内に125℃±5℃で60分のホ
イスカ抑制熱処理を行った。この場合、Cuのインナー
リード13とソルダレジスト14との境界部分でCuと
Snとの置換反応により、リードの厚さが減少する領域
(銅食われ)が長さ30μmに渡り発生した。
製造方法に従い、インナーリード13に上記実施の形態
の条件と同様、ポリイミド系のソルダレジストを塗布
し、120℃で90分のキュアを行いソルダレジスト1
4を形成し、無電解Snメッキを0.4μmの厚さにメ
ッキした後、2時間以内に125℃±5℃で60分のホ
イスカ抑制熱処理を行った。この場合、Cuのインナー
リード13とソルダレジスト14との境界部分でCuと
Snとの置換反応により、リードの厚さが減少する領域
(銅食われ)が長さ30μmに渡り発生した。
【0025】また、本実施の形態のTAB用テープ20
の場合、耐マイグレーション特性が安定しており信頼性
に優れていることが判明した。これは、配線パターン
(インナーリード13)の50μmピッチ部で85℃×
85%RHの環境で、30Vの印加を1000時間実施
した結果、この試験中の絶縁抵抗が109Ω以上あって
安定しており信頼性に優れていることが判明した。
の場合、耐マイグレーション特性が安定しており信頼性
に優れていることが判明した。これは、配線パターン
(インナーリード13)の50μmピッチ部で85℃×
85%RHの環境で、30Vの印加を1000時間実施
した結果、この試験中の絶縁抵抗が109Ω以上あって
安定しており信頼性に優れていることが判明した。
【0026】また、チップ接合後の異方性導電膜による
プリント基板へのアウターリード接合も良好で液晶用と
して組み立てができた。
プリント基板へのアウターリード接合も良好で液晶用と
して組み立てができた。
【0027】また、TAB用テープ20は接着剤12が
有りの場合であるが、接着剤レスの両面配線のインナリ
ードボンディングタイプおよびデバイスホール無しのタ
イプのTAB用テープにも応用可能である。
有りの場合であるが、接着剤レスの両面配線のインナリ
ードボンディングタイプおよびデバイスホール無しのタ
イプのTAB用テープにも応用可能である。
【0028】更にTAB用テープ20は、図2に一例を
示す微細配線(ピッチ50μm以下)のデバイスホール
無しのフリップチップ(Flip−Chip)接続用の
デバイス、および図3に一例を示す凹部にチップを収容
したビームリードタイプのLCD(Liquid Crystal Disp
lay)用にも応用可能である。
示す微細配線(ピッチ50μm以下)のデバイスホール
無しのフリップチップ(Flip−Chip)接続用の
デバイス、および図3に一例を示す凹部にチップを収容
したビームリードタイプのLCD(Liquid Crystal Disp
lay)用にも応用可能である。
【0029】図2に示すフリップチップ接続用のデバイ
ス30は、ポリイミドテープ11上に複数のリード13
が接着剤12で接着されて成るBGA(Ball Grid Arra
y)用TABテープ33を備え、このテープ33における
複数のリード13にSnメッキ21が施され、このSn
メッキ21上の所定箇所にソルダレジスト14が形成さ
れ、更にポリイミドテープ11および接着剤12に設け
られた半田ボールビア31を介して半田ボール32が固
着され、所定のリード13にSnメッキ21を介してL
SIチップ35がフリップチップ接合34され、更にL
SIチップ35がトランスファーモールド36で被覆さ
れて構成されている。
ス30は、ポリイミドテープ11上に複数のリード13
が接着剤12で接着されて成るBGA(Ball Grid Arra
y)用TABテープ33を備え、このテープ33における
複数のリード13にSnメッキ21が施され、このSn
メッキ21上の所定箇所にソルダレジスト14が形成さ
れ、更にポリイミドテープ11および接着剤12に設け
られた半田ボールビア31を介して半田ボール32が固
着され、所定のリード13にSnメッキ21を介してL
SIチップ35がフリップチップ接合34され、更にL
SIチップ35がトランスファーモールド36で被覆さ
れて構成されている。
【0030】図3に示すLCD用のデバイス40は、ポ
リイミドテープ11上に複数のリード13が形成される
と共にポリイミドテープ11の下にビアを介して所定の
リード13に接続された電源・グランド層41が形成さ
れて成る接着剤レス両面銅貼り2層CCL42を備え、
このCCL42における複数のリード13にSnメッキ
21が施され、このSnメッキ21上の所定箇所にソル
ダレジスト14が形成されている。
リイミドテープ11上に複数のリード13が形成される
と共にポリイミドテープ11の下にビアを介して所定の
リード13に接続された電源・グランド層41が形成さ
れて成る接着剤レス両面銅貼り2層CCL42を備え、
このCCL42における複数のリード13にSnメッキ
21が施され、このSnメッキ21上の所定箇所にソル
ダレジスト14が形成されている。
【0031】更にポリイミドテープ11および電源・グ
ランド層41の下に電源・グランド層41の所定箇所が
露出するように感光性ソルダレジスト43が形成され、
この感光性ソルダレジスト43から露出した電源・グラ
ンド層41にSnメッキ21が施され、このSnメッキ
21に半田ボール32が固着され、また、所定のリード
13にSnメッキ21を介してLSIチップ35がフリ
ップチップ接合34され、更にLSIチップ35および
ソルダレジスト14の上にスティフナ用接着剤44によ
ってチップ収容凹部44aを有したスティフナ45が接
着されて構成されている。
ランド層41の下に電源・グランド層41の所定箇所が
露出するように感光性ソルダレジスト43が形成され、
この感光性ソルダレジスト43から露出した電源・グラ
ンド層41にSnメッキ21が施され、このSnメッキ
21に半田ボール32が固着され、また、所定のリード
13にSnメッキ21を介してLSIチップ35がフリ
ップチップ接合34され、更にLSIチップ35および
ソルダレジスト14の上にスティフナ用接着剤44によ
ってチップ収容凹部44aを有したスティフナ45が接
着されて構成されている。
【0032】これらデバイス30,40においても、ソ
ルダレジスト14となる液状のソルダレジスト塗布前
に、Snメッキ21をインナーリード13に施すことに
よって、前述したようにインナーリード13における銅
食われを無くすことができる。
ルダレジスト14となる液状のソルダレジスト塗布前
に、Snメッキ21をインナーリード13に施すことに
よって、前述したようにインナーリード13における銅
食われを無くすことができる。
【0033】また、液状のソルダレジスト塗布後のキュ
ア条件がSnメッキ21と銅配線(インナーリード1
3)との拡散を制御するため、温度が130℃以下でソ
ルダレジスト14の硬化が十分に完了し、その後の実装
(チップとのボンデイング)時のアウトガスの発生がな
く、図2および図3に符号51で示すアンダフィルの流
れが阻害されなくなる。
ア条件がSnメッキ21と銅配線(インナーリード1
3)との拡散を制御するため、温度が130℃以下でソ
ルダレジスト14の硬化が十分に完了し、その後の実装
(チップとのボンデイング)時のアウトガスの発生がな
く、図2および図3に符号51で示すアンダフィルの流
れが阻害されなくなる。
【0034】
【発明の効果】以上説明したように、本発明によれば、
絶縁テープ上に、所定のパターンのリードを形成し、こ
のリードにSnメッキを施し、このメッキ終了後に、所
定のパターンのリードの所定部分にソルダレジストを塗
布して半導体装置用テープキャリアを形成するようにし
たので、Snメッキを施してもリード上にはまだソルダ
レジストが形成されておらず、このため従来のようにC
uのリードとソルダレジストとの境界部分でCuとSn
との置換反応により、リードにおいて銅食われが発生す
るといったことが無くなり、これによってリード強度が
低下するといったことが無くなる。つまり、インナーリ
ードにおける銅食われの発生を防止することによって所
定のリード強度を確保することができる。
絶縁テープ上に、所定のパターンのリードを形成し、こ
のリードにSnメッキを施し、このメッキ終了後に、所
定のパターンのリードの所定部分にソルダレジストを塗
布して半導体装置用テープキャリアを形成するようにし
たので、Snメッキを施してもリード上にはまだソルダ
レジストが形成されておらず、このため従来のようにC
uのリードとソルダレジストとの境界部分でCuとSn
との置換反応により、リードにおいて銅食われが発生す
るといったことが無くなり、これによってリード強度が
低下するといったことが無くなる。つまり、インナーリ
ードにおける銅食われの発生を防止することによって所
定のリード強度を確保することができる。
【図1】本発明の実施の形態に係るTAB用テープの構
成を示す断面図である。
成を示す断面図である。
【図2】本発明の実施の形態に係るTAB用テープを用
いた微細配線のデバイスホール無しフリップチップ接続
用デバイスの構成を示す断面図である。
いた微細配線のデバイスホール無しフリップチップ接続
用デバイスの構成を示す断面図である。
【図3】本発明の実施の形態に係るTAB用テープを用
いたデバイスホール有りビームリードタイプのLCD用
デバイスの構成を示す断面図である。
いたデバイスホール有りビームリードタイプのLCD用
デバイスの構成を示す断面図である。
【図4】従来のTAB用テープの構成を示す断面図であ
る。
る。
【図5】インナーリードにおける銅食われ発生メカニズ
ムを説明するための図である。
ムを説明するための図である。
10,20 TAB用テープ
11 ポリイミドテープ
12 接着剤
13 インナーリード
14 ソルダレジスト
16,16b,16c,16d 銅食われ
21 Snメッキ
31 半田ボールビア
32 半田ボール
33 BGA用TABテープ
34 フリップチップ接合
35 LSIチップ
36 トランスファーモールド
41 電源・グランド層
42 接着剤レス両面銅貼り2層CCL
43 感光性ソルダレジスト
44 スティフナ用接着剤
45 スティフナ
51 アンダフィル
Claims (5)
- 【請求項1】 絶縁テープ上に所定のパターンのリード
を有し、前記リードの所定の部分にソルダレジストを塗
布した半導体装置用テープキャリアにおいて、 前記リードは、前記ソルダレジストの塗布部および非塗
布部の両部分に渡ってSnメッキが施されていることを
特徴とする半導体装置用テープキャリア。 - 【請求項2】 前記ソルダレジストは、ウレタン系、ポ
リイミド系およびエポキシ系何れかの熱硬化型と感光性
のソルダレジストであり、塗布処理膜の厚さが50〜2
μmの構造であることを特徴とする請求項1記載の半導
体装置用テープキャリア。 - 【請求項3】 前記Snメッキは、無電解メッキ又は電
気メッキであることを特徴とする請求項1又は2記載の
半導体装置用テープキャリア。 - 【請求項4】 絶縁テープ上に所定のパターンのリード
を有し、前記リードの所定の部分にソルダレジストを塗
布した半導体装置用テープキャリアの製造方法におい
て、 前記絶縁テープ上に、前記所定のパターンのリードを形
成するリード形成ステップと、 前記所定のパターンのリードにSnメッキを施すメッキ
ステップと、 前記メッキステップの終了後に、前記所定のパターンの
リードの所定の部分にソルダレジストを塗布する塗布ス
テップとを有することを特徴とする半導体装置用テープ
キャリアの製造方法。 - 【請求項5】 前記メッキステップは、無電解メッキ又
は電気メッキによって行われることを特徴とする請求項
4記載の半導体装置用テープキャリアの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001234800A JP2003045917A (ja) | 2001-08-02 | 2001-08-02 | 半導体装置用テープキャリアおよびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001234800A JP2003045917A (ja) | 2001-08-02 | 2001-08-02 | 半導体装置用テープキャリアおよびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2003045917A true JP2003045917A (ja) | 2003-02-14 |
Family
ID=19066346
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001234800A Pending JP2003045917A (ja) | 2001-08-02 | 2001-08-02 | 半導体装置用テープキャリアおよびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2003045917A (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006165426A (ja) * | 2004-12-10 | 2006-06-22 | Ishihara Chem Co Ltd | フィルムキャリアなどの製造方法 |
JP2007123425A (ja) * | 2005-10-26 | 2007-05-17 | Seiko Epson Corp | 配線基板の製造方法 |
CN100356553C (zh) * | 2003-04-25 | 2007-12-19 | 三井金属矿业株式会社 | 安装电子部件的薄膜载带 |
EP2076104A2 (en) * | 2007-12-27 | 2009-07-01 | LG Electronics Inc. | Flexible film and display device comprising the same |
WO2010098485A1 (ja) * | 2009-02-28 | 2010-09-02 | ソニーケミカル&インフォメーションデバイス株式会社 | 配線基板 |
JP2011096721A (ja) * | 2009-10-27 | 2011-05-12 | Nitto Denko Corp | 配線回路基板およびその製造方法 |
US8808837B2 (en) | 2007-12-21 | 2014-08-19 | Lg Electronics Inc. | Flexible film and display device comprising the same |
US20160329269A1 (en) * | 2015-05-04 | 2016-11-10 | Chipmos Technologies Inc. | Chip package structure and manufacturing method thereof |
-
2001
- 2001-08-02 JP JP2001234800A patent/JP2003045917A/ja active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100356553C (zh) * | 2003-04-25 | 2007-12-19 | 三井金属矿业株式会社 | 安装电子部件的薄膜载带 |
JP2006165426A (ja) * | 2004-12-10 | 2006-06-22 | Ishihara Chem Co Ltd | フィルムキャリアなどの製造方法 |
JP2007123425A (ja) * | 2005-10-26 | 2007-05-17 | Seiko Epson Corp | 配線基板の製造方法 |
US8808837B2 (en) | 2007-12-21 | 2014-08-19 | Lg Electronics Inc. | Flexible film and display device comprising the same |
EP2076104A2 (en) * | 2007-12-27 | 2009-07-01 | LG Electronics Inc. | Flexible film and display device comprising the same |
WO2010098485A1 (ja) * | 2009-02-28 | 2010-09-02 | ソニーケミカル&インフォメーションデバイス株式会社 | 配線基板 |
JP2011096721A (ja) * | 2009-10-27 | 2011-05-12 | Nitto Denko Corp | 配線回路基板およびその製造方法 |
US20160329269A1 (en) * | 2015-05-04 | 2016-11-10 | Chipmos Technologies Inc. | Chip package structure and manufacturing method thereof |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4993148A (en) | Method of manufacturing a circuit board | |
US7180006B2 (en) | Tape substrate and method for fabricating the same | |
KR100736635B1 (ko) | 베어칩 내장형 인쇄회로기판 및 그 제조 방법 | |
US8847082B2 (en) | Multilayer wiring substrate | |
JP2012216773A (ja) | 配線基板及びその製造方法 | |
US9334576B2 (en) | Wiring substrate and method of manufacturing wiring substrate | |
JP2007035869A (ja) | Tab用テープキャリア | |
JP4352294B2 (ja) | 半導体装置の製造方法 | |
JP2003045917A (ja) | 半導体装置用テープキャリアおよびその製造方法 | |
JPH10125818A (ja) | 半導体装置用基板並びに半導体装置及びそれらの製造方法 | |
JPH10125819A (ja) | 半導体装置用基板並びに半導体装置及びそれらの製造方法 | |
JP3555502B2 (ja) | Cof用tabテープキャリアの製造方法 | |
JP3918803B2 (ja) | 半導体装置用基板及びその製造方法 | |
JP2015050307A (ja) | 配線基板およびその製造方法 | |
JP2008204968A (ja) | 半導体パッケージ基板とその製造方法 | |
JP3033539B2 (ja) | キャリアフィルムおよびその製造方法 | |
JP3800298B2 (ja) | バンプの形成方法及び半導体装置の製造方法 | |
JP4520665B2 (ja) | プリント配線板及びその製造方法並びに部品実装構造 | |
JP7412735B2 (ja) | 半導体パッケージの製造方法 | |
JP2004072043A (ja) | 半導体ウェハ及び半導体チップ並びに半導体装置とその製造方法 | |
JP2000091743A (ja) | ビルドアップ多層基板及びその製造方法 | |
JPH10125817A (ja) | 2層配線基板 | |
JP2007324232A (ja) | Bga型多層配線板及びbga型半導体パッケージ | |
JP2002176267A (ja) | 電子部品、回路装置とその製造方法並びに半導体装置 | |
KR100694668B1 (ko) | 도금 인입선 없는 패키지 기판 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040423 |
|
A977 | Report on retrieval |
Effective date: 20041201 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060531 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061003 |