JPH02172245A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH02172245A
JPH02172245A JP63325842A JP32584288A JPH02172245A JP H02172245 A JPH02172245 A JP H02172245A JP 63325842 A JP63325842 A JP 63325842A JP 32584288 A JP32584288 A JP 32584288A JP H02172245 A JPH02172245 A JP H02172245A
Authority
JP
Japan
Prior art keywords
layer
film
semiconductor device
flexible film
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63325842A
Other languages
English (en)
Inventor
Toru Kawanobe
川野辺 徹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Renesas Eastern Japan Semiconductor Inc
Original Assignee
Hitachi Tokyo Electronics Co Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Tokyo Electronics Co Ltd, Hitachi Ltd filed Critical Hitachi Tokyo Electronics Co Ltd
Priority to JP63325842A priority Critical patent/JPH02172245A/ja
Publication of JPH02172245A publication Critical patent/JPH02172245A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置に関し、特に、テープキャリア構
造(又は工ape A utomated B ond
ing構造)を採用する半導体装置に適用して有効な技
術に関するものである。
〔従来の技術〕
薄型で大量生産に好適な半導体装置として、キャリアテ
ープ構造の半導体装置がある。この半導体装置は可撓性
フィルムに半導体ペレットを搭載したものである。可撓
性フィルムは例えばテープ状(長尺状)のポリイミド樹
脂を所定の長さに切断することで形成している。可撓性
フィルムの表面には複数本の配線が形成されている。配
線は可撓性フィルムの表面に貼り付けられたCu箔膜に
エツチングを施して所定の形状に加工したものである。
前記半導体ペレットは、可撓性フィルムの中央部分に形
成された半導体ペレット搭載用開口(デバイス穴)に配
置されている。前記半導体ペレット搭載用開ロ内には可
撓性フィルムの表面上に形成された配線の一部を突出さ
せた所謂フィンガー配線が複数本配列されている。各々
のフィンガー配線は半導体ペレットの外部端子(ポンデ
ィングパッド)にバンプ電極を介在させて電気的及び械
械的に接続されている。
このように構成されるテープキャリア構造を採用する半
導体装置は他の装置に実装されている。
例えば、テープキャリア構造を採用する半導体装置は液
晶表示装置の駆動装置(ドライバー)として使用されそ
れに実装される。この実装は、液晶表示装置のガラス基
板の周辺表面上に配列された外部端子に、前記半導体装
置の可撓性フィルムの周辺表面上に形成された配線(外
部端子)を接続することにより行われている。両者の接
続は、前記外部端子と配線との間に例えば異方性導電ペ
ーストを介在させ、熱圧着により行われている。この熱
圧着の際の熱は半導体装置の可撓性フィルムの裏面から
加熱抑圧部材により供給されている。
なお、テープキャリア構造を採用する半導体装置につい
ては例えば1977年、第27回、イージーシー論文集
、第34頁乃至第41頁(Proceedings 1
97727th Electronic Compon
ents Conference + pp34−41
 )に記載されている。
〔発明が解決しようとする課題〕
本発明者が開発中のテープキャリア構造を採用する半導
体装置は約125〜130[μm]程度の厚い膜厚のポ
リイミド樹脂膜で可撓性フィルムを形成している。この
可撓性フィルムは樹脂でありかつ比較的膜厚が厚いので
熱伝導性が悪い。このため、テープキャリア構造を採用
する半導体装置を外部装置に実装する際に可撓性フィル
ムの裏面側から表面側(配線及び導電性ペース1〜側)
に充分に熱が伝達されないので、熱圧着不良を多発する
という問題点が、本発明者により見出された。
また、前記可撓性フィルムを形成するポリイミド樹脂膜
は比較的高価であるので、テープキャリア構造を採用す
る半導体装置の製作コストを高価にするという問題点が
、本発明者により見出された。
本発明の目的は、テープキャリア構造を採用する半導体
装置において、可撓性フィルムの熱伝導性を向上するこ
とが可能な技術を提供することにある。
本発明の他の目的は、テープキャリア構造を採用する半
導体装置において、外部装置への実装時の熱圧着不良を
防止し、前記目的を達成することが可能な技術を提供す
ることにある。
本発明の他の目的は、テープキャリア構造を採用する半
導体装置において、rB作ココスト低減することが可能
な技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述及び添付図面によって明らかになるであろ
う。
〔iI!題を解決するための手段3 本願において開示される発明のうち、代表的なものの概
要を簡単に説明すれば、下記のとおりである。
テープキャリア構造を採用する半導体装置において、可
撓性フィルムを、金F711層及びこの金属層の配線が
形成される表面側に設けられた有機膜層で構成する。
〔作  用〕
上述した手段によれば、前記可撓性フィルムの一部を有
機膜層に比べて熱伝導性の高い金属層に置き換えたので
、可撓性フィルムの熱伝導性を向上することができる。
この結果、テープキャリア構造を採用する半導体装置を
外部装置に実装する際の熱圧着不良を低減することがで
きる。
また、前記可撓性フィルムの一部を有機膜層に比べて機
械的強度の高い金属層に置き換えたので、可撓性フィル
ムの機械的強度を損なうことなく、前記効果を得ること
ができる。
また、前記可撓性フィルムの一部を有機膜層に比べて安
価な金属層に置き換えたので、可撓性フィルムの製作コ
ストを低減し、この結果、テープキャリア構造を採用す
る半導体装置の製作コストを低減することができる。
以下、本発明の構成について、液晶表示装置の駆動装置
として形成されたテープキャリア構造を採用する半導体
装置に本発明を適用した実施例とともに説明する。
なお、実施例を説明するための全回において、同一機能
を有するものは同一符号を付け、その繰り返しの説明は
省略する。
〔発明の実施例〕
(実施例1) 本発明の実施例Iであるテープキャリア構造を採用する
半導体装置の概略構成を第1図(断面図)で示す。
第1図に示すように、テープキャリア構造(又はTAB
構造)を採用する半導体装置10は可撓性フィルム1に
半導体ペレッ1〜3を搭載している。
前記可撓性フィルム1は例えばテープ状(長尺)のもの
を所定の長さに切断したものである。この可撓性フィル
ム1は、上層から下層側に向って。
有機膜層IA、金属層IB、有機膜層ICの夫々を重ね
合せた複合膜で構成されている。
前記有機膜層IA、ICの夫々は、可撓性フィルム1の
絶縁性を確保する目的で形成され、例えば5〜10[μ
m]程度の薄い膜厚のポリイミド樹脂膜で形成されてい
る。ポリイミド樹脂膜は、金属層IBの表面にツー1−
シ、ベークして硬化させることにより形成されている。
有機膜層IAは金属層IBと後述する配線2とを電気的
に分離するために必要とされるが、有機膜M!J1cは
必ずしも必要ではない。
また、有機膜層IA、ICの夫々としては、前記ポリイ
ミド樹脂膜以外にポリアミド樹脂膜、ポリエステル樹脂
膜、ポリエステルサルホン樹脂膜、ポリエステルケトン
樹脂膜等、或はこれらの複合膜で形成してもよい。
金属層IBは、可撓性フィルム1の芯材として使用され
、可撓性フィルム1の熱伝導性を向上する目的で形成さ
れている。金属51Bは例えば100[μm]程度の厚
い膜厚のCu層(圧延Cu箔膜)で形成されている。
また、金属層IBとしては、Cu層以外にCu合金層、
Fa−Ni合金層、アルミニウム層、アルミニウム合金
層等の金属層を使用してもよい6特に、金属層IBとし
てFe−Ni合金層例えば42[%]のNiを含有する
ものを使用する場合、Cu層に比べて熱膨張係数が約2
.5分の1と小さいので、有機11AJlIA、1cの
夫々との剥離やそれらの損傷を低減することができ、可
撓性フィルム1の耐久性を向上することができる。また
金属層IBとしてアルミニウム層又はアルミニウム合金
層を使用し、その金属層の表面にアルマイト処理を施し
た場合は、絶縁性芯材として使用することができ、電気
的な短絡がなくなるので、テープキャリア構造を採用す
る半導体装置10の実装時の自由度を向上することがで
きる。
この可撓性フィルム1の表面(有機膜層IAの表面)に
は複数本の配線2が形成されている。可撓性フィルム1
の中央部分には半導体ペレット搭載用開口(デバイス穴
)10が設けられている。この半導体ペレット搭載用開
口ID内には前記配線2の一部が突出したフィンガー配
線2Fが複数本設けられている。
前記配線2.フィンガー配線2Fの夫々は例えば約30
〜40[μm]程度の膜厚のCu膜で形成されている。
Cu膜は圧延箔膜をエツチング加工により所定の形状に
パターンニングすることにより形成されている。なお、
配線2、フィンガー配線2Fの夫々は、Cu層以外の金
属で形成してもよいし、Cu層の表面上に他の金属を積
層してもよい、特に、ボンダビリティを向上するために
は、フィンガー配線2Fの表面にAu膜やSn膜(ボン
ディング後は共晶合金になる)を形成してもよい。
前記半導体ペレット3は可撓性フィルム1の半導体ペレ
ット搭載用開口ID内に配置されている。
半導体ペレット3は単結晶珪素で形成されている。
この半導体ペレット3の図示しない外部端子(ポンディ
ングパッド)にはバンブ電極(突起電極)4を介在させ
てフィンガー配線2Fが電気的にかつ機械的に接続され
ている。半導体ペレット3の外部端子は例えばAΩ膜か
A4合金膜で形成されており、この外部端子は下地全屈
膜(バリア金属膜)を介在させてバンブ電極4に接続さ
れている。下地金属膜は、図示しておらず又この構造に
限定されないが、例えばTi膜上にPd膜を積層した複
合膜で形成されている。前記バンブ電極4は例えばAu
(又はCu)で形成されている。
前記半導体ペレット3の特に素子形成面(外部端子が配
列された側の表面)及びフィンガー配線2Fを含む部分
は樹脂5で封止されている。樹脂5は例えばエポキシ樹
脂を使用する。
このように構成されるテープキャリア構造を採用する半
導体装置lOは液晶表示装置に実装されている。実装は
、半導体装[10の可撓性フィルム1の周辺表面上の配
線2 (外部端子として使用される部分)に異方性導電
ペースト30を介在させて液晶表示装置のガラス基板2
1の周辺表面上に形成された外部端子22を接続するこ
とにより行われている。異方性導電ペースト30は、テ
ープ状の絶縁性シリコーンゴム内に導電性物質が混入さ
れており、熱圧着された配線2と外部端子22どの間の
み電気的に接続されるように構成されている。
次に、前述のテープキャリア構造を採用する半導体装置
の製造方法について、第2図乃至第6図(各製造工程毎
に示す要部断面図)を用いて簡単に説明する。
まず、テープ状の圧延Cul膜で形成された金属MIB
の両面にポリイミド樹脂をコートする。
この後、このポリイミド樹脂をベータし硬化して有機膜
層IA、ICの夫々を形成することにより、第2図に示
すように、可撓性フィルム1を形成する。
次に、第3図に示すように、前記可撓性フィルム1に半
導体ペレット搭載用開口IDを形成する。
半導体ペレット搭載用開口IDは例えば打抜き法で形成
する。
次に、第4図に示すように、可撓性フィルム1の表面に
Cu箔膜2Aを貼り付ける。Cu箔膜2Aは例えばエポ
キシ系接着剤を介在させて可撓性フィルム1の表面に貼
り付ける。
次に、第5図に示すように、Cu箔膜2Aの表面上にマ
スク6を形成すると共に、半導体ペレット搭載用開口I
D内に(露出するCu箔膜2Aの裏面に)マスフッを埋
込む、マスク6、マスク7の夫々は5フオトレジスト膜
を塗布し、現像し、感光する。所謂フォトリングラフィ
技術で形成されている。マスク6は配線(2)及びフィ
ンガー配線(2F)が形成される領域に形成されている
次に、前記マスク6及びマスク7を用い、Cu箔膜2A
をエツチング加工し、配線2及びフィンガー配線2Fを
形成する。このエツチング加工は例えばウエッ1−エツ
チングで行われている。
次に、図示しないが、可決性フィルム1のフィンガー配
線2Fにバンブ電極4を介在させて半導体ペレット3の
外部端子を接続し、可撓性フィルム1に半導体ペレット
3を搭載する(第1図参照)。
そして、半導体ペレット3の素子形成面等を樹脂5で封
止し、テープキャリア構造を採用する半導体装置lOを
完成させる。
次に、第6図に示すように、テープキャリア構造を採用
する半導体装置10を液晶表示装置に実装する。この実
装は、異方性導電ペースト30を介在させ、加熱押圧部
材41及び42により行う。異方性導電ペースト30に
は、可撓性フィルム1の裏側の有機膜層IC側から金属
層IB、有機膜層IA、配線2の夫々を通して加熱抑圧
部材41からの熱及び押圧力が伝達される。
なお、テープキャリア構造を採用する半導体装置10を
プリント配線基板等に実装する場合は、通常、半田等の
接着用金属が使用されている。
このように、テープキャリア構造を採用する半導体装置
10において、可撓性フィルム1を、金属層IB及びこ
の金属JilBの配線2が形成される表9面側に設けら
れた有機膜層IAで構成する。この構成により、前記可
撓性フィルム1の一部を有機膜層IAに比べて熱伝導性
の高い金属層IBに置き換えたので、可撓性フィルム1
の熱伝導性を向上することができる。この結果、テープ
キャリア構造を採用する半導体装置10を液晶表示装置
に実装する際に、可撓性フィルム1を通して異方性導電
ペースト30に充分な熱が伝達されるので、熱圧着不良
を低減することができる。
また、前記可撓性フィルム1の一部を有機膜層1Aに比
べて機械的強度の高い金属層IBに置き換えたので、可
撓性フィルム1の機械的強度を損なうことなく、前記効
果を得ることができる。
また、前記可撓性フィルム1の一部を有機膜層IAに比
べて安価な金属層IBに置き換えたので。
可撓性フィルム1の製作コストを低減し、この結果、テ
ープキャリア構造を採用する半導体装置lOの製作コス
トを低減することができる。
また、テープキャリア構造を採用する半導体装置10は
、可撓性フィルム1の大半を金属層IBで形成し、可撓
性フィルムlの表面上の配線2を前記金属層IBと同様
な金属膜で形成しているので、両者の熱膨張係数差を低
減し、前記配線2の断線等を防止することができる。
(実施例■) 本実施例■は、前記テープキャリア構造を採用する半導
体装置において、可撓性フィルム1の構造を簡単化した
、本発明の第2実施例である。
本発明の実施例■であるテープキャリア構造を採用する
半導体装置を第7図(要部断面図)で示す。
本実施例■のテープキャリア構造を採用する半導体装置
は、第7図に示すように、可撓性フィルム1に半導体ペ
レット搭載用開口IDを設けていない。このように構成
されるテープキャリア構造を採用する半導体装置10は
、可撓性フィルム1の半導体ペレット搭載用開口IDに
相当する分、可撓性フィルム1の構造を簡単化すると共
に、打抜き工程を廃止して可撓性フィルム1の製造工程
数を低減することができる。また、テープキャリア構造
を採用する半導体装置10は、フィンガー配線2Fを可
撓性フィルム1で補助しているので、フィンガー配線2
Fの損傷や破壊を低減することができる。
以上、本発明者によってなされた発明を、前記実施例に
基づき具体的に説明したが1本発明は。
前記実施例に限定されるものではなく、その要旨を逸脱
しない範囲において種々変更可能であることは勿論であ
る。
例えば、本発明は、テープキャリア構造を採用する半導
体装置に限定されず、プリント配線基板の表面上に半導
体ペレットを複数個搭載する半導体装置や半導体ペレッ
トを搭載しないプリント配線基板に適用することができ
る。
〔発明の効果〕
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとおりであ
る。
テープキャリア構造を採用する半導体装置の実装時の熱
圧着不良を低減することができる。
【図面の簡単な説明】
第1図は、本発明の実施例1であるテープキャリア構造
を採用する半導体装置の概略構成を示す断面図、 第2図乃至第6図は、前記半導体装置を各製造工程毎に
示す要部断面図。 第7図は、本発明の実施例■であるテープキャリア構造
を採用する半導体装置の要部断面図である。 図中、1・・・可撓性フィルム、IA、IC・・・有機
膜層、IB・・・金屑層、ID・・・半導体ペレット搭
載用開口、2・・・配線、2F・・・フィンガー配線、
3・・・半導体ペレット、4・・・バンブ電極、5・・
・樹脂、3゜・・・異方性導電ペースト、21・・・ガ
ラス基板、22・・・外部端子、 41.42・・・加
熱押圧部材である。 1す 第5図 第6図 第71図

Claims (3)

    【特許請求の範囲】
  1. 1.絶縁性基板の表面上に形成された配線の一部分に半
    導体ペレットの外部端子を接続した半導体装置において
    、前記絶縁性基板が、金属層及び少なくともこの金属層
    の前記配線が形成される表面側に設けられた有機膜層で
    構成されていることを特徴とする半導体装置。
  2. 2.前記絶縁性基板はCu層、Cu合金層、Fe−Ni
    合金層、アルミニウム層、アルミニウム合金層等の金属
    層及びポリイミド樹脂層、ポリエステル樹脂層、ポリエ
    ステルサルホン樹脂層、ポリエステルケトン樹脂層等の
    有機膜層で構成されていることを特徴とする請求項1に
    記載の半導体装置。
  3. 3.前記半導体装置はテープキャリア構造を採用する半
    導体装置であることを特徴とする請求項1又は請求項2
    に記載の半導体装置。
JP63325842A 1988-12-26 1988-12-26 半導体装置 Pending JPH02172245A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63325842A JPH02172245A (ja) 1988-12-26 1988-12-26 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63325842A JPH02172245A (ja) 1988-12-26 1988-12-26 半導体装置

Publications (1)

Publication Number Publication Date
JPH02172245A true JPH02172245A (ja) 1990-07-03

Family

ID=18181227

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63325842A Pending JPH02172245A (ja) 1988-12-26 1988-12-26 半導体装置

Country Status (1)

Country Link
JP (1) JPH02172245A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0526147A2 (en) * 1991-07-25 1993-02-03 Nec Corporation Film-carrier type semiconductor device and process for fabricating the same
JPH09148367A (ja) * 1995-11-24 1997-06-06 Nec Corp 半導体集積回路装置
JP2011192854A (ja) * 2010-03-16 2011-09-29 Casio Computer Co Ltd 半導体装置及び半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0526147A2 (en) * 1991-07-25 1993-02-03 Nec Corporation Film-carrier type semiconductor device and process for fabricating the same
JPH09148367A (ja) * 1995-11-24 1997-06-06 Nec Corp 半導体集積回路装置
JP2011192854A (ja) * 2010-03-16 2011-09-29 Casio Computer Co Ltd 半導体装置及び半導体装置の製造方法

Similar Documents

Publication Publication Date Title
US8101864B2 (en) Electronic device substrate and its fabrication method, and electronic device and its fabrication method
JP3152180B2 (ja) 半導体装置及びその製造方法
JP3838331B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2825083B2 (ja) 半導体素子の実装構造
US20020004258A1 (en) Semiconductor device and method of fabricating the same, circuit board, and electronic equipment
JP2003522401A (ja) 積層型集積回路パッケージ
US6420787B1 (en) Semiconductor device and process of producing same
JPS629642A (ja) 半導体装置の製造方法
JPH1154649A (ja) 半導体装置およびその製造方法
JPH10178145A (ja) 半導体装置及びその製造方法並びに半導体装置用絶縁基板
US20040097081A1 (en) Method for manufacturing circuit devices
JP2001298115A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
WO2000059033A1 (en) Wiring board, connection board, semiconductor device, method of manufacture thereof, circuit board, and electronic device
JP2003007921A (ja) 回路装置およびその製造方法
JP2000277649A (ja) 半導体装置及びその製造方法
JP3569585B2 (ja) 半導体装置
JP3279470B2 (ja) 半導体装置およびその製造方法
JPH0864635A (ja) 半導体装置
JP3549316B2 (ja) 配線基板
JPH02172245A (ja) 半導体装置
JP2002076166A (ja) 樹脂封止型半導体装置及びその製造方法
JPH01192125A (ja) 半導体装置の実装構造
JP2002289735A (ja) 半導体装置
JP2002231765A (ja) 半導体装置
JP3547270B2 (ja) 実装構造体およびその製造方法