JPS63256871A - インサ−キツトテスタ - Google Patents
インサ−キツトテスタInfo
- Publication number
- JPS63256871A JPS63256871A JP62089826A JP8982687A JPS63256871A JP S63256871 A JPS63256871 A JP S63256871A JP 62089826 A JP62089826 A JP 62089826A JP 8982687 A JP8982687 A JP 8982687A JP S63256871 A JPS63256871 A JP S63256871A
- Authority
- JP
- Japan
- Prior art keywords
- test
- package
- signal wiring
- test points
- measured
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 claims abstract description 85
- 239000000523 sample Substances 0.000 claims abstract description 25
- 230000007547 defect Effects 0.000 claims description 5
- 238000005259 measurement Methods 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000008602 contraction Effects 0.000 description 3
- 238000012937 correction Methods 0.000 description 3
- 230000002950 deficient Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000003780 insertion Methods 0.000 description 3
- 230000037431 insertion Effects 0.000 description 3
- 238000013461 design Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 241000981595 Zoysia japonica Species 0.000 description 1
- 238000007664 blowing Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、部品実装後のプリント基板(以下パッケージ
という)のオープン・ショートテストに係り、特に、大
形、高密度のパッケージのオーブン・ショートテストに
用いて好適なインサーキットテスタに関する。
という)のオープン・ショートテストに係り、特に、大
形、高密度のパッケージのオーブン・ショートテストに
用いて好適なインサーキットテスタに関する。
従来のインサーキットテスタは、被試験パッケージの全
テストポイントに同時にプローブピンを接触させるテス
トフイクスチャを使用するものであり、この種従来技術
として、例えば、特開昭61−59272号公報等に記
載された技術が知られている。
テストポイントに同時にプローブピンを接触させるテス
トフイクスチャを使用するものであり、この種従来技術
として、例えば、特開昭61−59272号公報等に記
載された技術が知られている。
前記従来技術は、被試験パッケージの大形化・高密度化
に対して、プリント基板の製造工程・パッケージ組立工
程で発生するプリント基板の熱伸縮に対するプローブピ
ンの位置精度、テストポイント数増大に伴うプローブピ
ンによる被試験パッケージへの荷重の、増大、テスタピ
ン数の増大の点について配慮がされておらず、テスタピ
ン数不足、テストフイクスチャ製作困難という問題点が
あった。
に対して、プリント基板の製造工程・パッケージ組立工
程で発生するプリント基板の熱伸縮に対するプローブピ
ンの位置精度、テストポイント数増大に伴うプローブピ
ンによる被試験パッケージへの荷重の、増大、テスタピ
ン数の増大の点について配慮がされておらず、テスタピ
ン数不足、テストフイクスチャ製作困難という問題点が
あった。
本発明の目的は、前記従来技術の問題点を解決し、被試
験パッケージの全テストポイントに同時にプローブピン
を接触させることな(、信号配線のオープン・ショート
テストを実施可能なインサーキットテスタを提供するこ
とにある。
験パッケージの全テストポイントに同時にプローブピン
を接触させることな(、信号配線のオープン・ショート
テストを実施可能なインサーキットテスタを提供するこ
とにある。
前記目的は、プローブピンにより信号配線の各テストポ
イントと、被試験パッケージの電源・グランドラインと
の間の抵抗値を順次測定することにより、達成される。
イントと、被試験パッケージの電源・グランドラインと
の間の抵抗値を順次測定することにより、達成される。
被試験パッケージの信号配線は、終端電源ラインとの間
に終端抵抗をもっている。プローブピンにより信号配線
の各テストポイントで、そのテストポイントと被試験パ
ッケージの電源・グランドライン間の抵抗値を測定する
。それによって、信号配線に断線があると、断線ポイン
トより終端抵抗側の各テストポイントでは、終端抵抗の
抵抗値が測定されるが、反対側の各テストポイントでは
、抵抗値がOO(無限大)に測定される。また、信号配
線間に短絡があると、各テストポイントでは、2つの終
端抵抗の合成抵抗値が、信号配線と電源・グランドライ
ン間に短絡があると、各テストポイントでは、抵抗値“
0″がそれぞれ測定される。
に終端抵抗をもっている。プローブピンにより信号配線
の各テストポイントで、そのテストポイントと被試験パ
ッケージの電源・グランドライン間の抵抗値を測定する
。それによって、信号配線に断線があると、断線ポイン
トより終端抵抗側の各テストポイントでは、終端抵抗の
抵抗値が測定されるが、反対側の各テストポイントでは
、抵抗値がOO(無限大)に測定される。また、信号配
線間に短絡があると、各テストポイントでは、2つの終
端抵抗の合成抵抗値が、信号配線と電源・グランドライ
ン間に短絡があると、各テストポイントでは、抵抗値“
0″がそれぞれ測定される。
このように信号配線に断線・短絡の不良があると、抵抗
値測定結果に終端抵抗の抵抗値以外の値が測定される。
値測定結果に終端抵抗の抵抗値以外の値が測定される。
以下、本発明によるインサーキットテスタの一実施例を
図面により詳細に説明する。
図面により詳細に説明する。
第1図は本発明の一実施例における被試験パッケージと
インサーキットテスタ本体との接続関係を示す構成図で
あり、第2図は被試験パッケージの信号配線の不良例と
各テストポイントでの抵抗値測定結果を示す図である。
インサーキットテスタ本体との接続関係を示す構成図で
あり、第2図は被試験パッケージの信号配線の不良例と
各テストポイントでの抵抗値測定結果を示す図である。
第1図、第2図において、■は被試験パッケージ、2は
プリント基板、3はプリント基板2に実装されたLSI
、4はプリント基板2に実装された終端抵抗、5はプリ
ント基板2のでき上り寸法を読取るための基準マーク、
6は信号、電源、グランドを外部へ取出すためのコネク
タ、7は被試験パッケージ1を保持するパッケージ保持
機構、8はコネクタ6とテスタ本体12を接続するコネ
クタ挿抜機構、9はX。
プリント基板、3はプリント基板2に実装されたLSI
、4はプリント基板2に実装された終端抵抗、5はプリ
ント基板2のでき上り寸法を読取るための基準マーク、
6は信号、電源、グランドを外部へ取出すためのコネク
タ、7は被試験パッケージ1を保持するパッケージ保持
機構、8はコネクタ6とテスタ本体12を接続するコネ
クタ挿抜機構、9はX。
Y、Z方向に移動可能なブロービングヘッド、10はブ
ロービングヘッド9に立てられたプローブピン、11は
プリント基板2の基準マーク5を読取るTVカメラ、1
2はテスタ本体である。
ロービングヘッド9に立てられたプローブピン、11は
プリント基板2の基準マーク5を読取るTVカメラ、1
2はテスタ本体である。
第1図において、被試験パッケージ1は、プリント基板
2上に多数のLSI3、終端抵抗4が搭載され、相互配
線されて構成されている。この被試験パッケージ1は、
試験のため、パッケージ保持機構7にセットされた後、
コネクタ挿脱機構8により、コネクタ6を介して内部の
電源・グランドライン及び信号配線がテスタ本体12に
接続される。また、ブロービングヘッド9は、1つのし
S13のテストポイントの全てに接触可能で、テスタ本
体12に接続されたプローブピン10を備えるとともに
、プリント基板2の四角にある基準マークを読取り、プ
リント基板2のでき上り寸法△ を認識し、ブロービングヘッド9の移動時の移動座標補
正情報を生成するTVカメラ11を備えて構成されてい
る。
2上に多数のLSI3、終端抵抗4が搭載され、相互配
線されて構成されている。この被試験パッケージ1は、
試験のため、パッケージ保持機構7にセットされた後、
コネクタ挿脱機構8により、コネクタ6を介して内部の
電源・グランドライン及び信号配線がテスタ本体12に
接続される。また、ブロービングヘッド9は、1つのし
S13のテストポイントの全てに接触可能で、テスタ本
体12に接続されたプローブピン10を備えるとともに
、プリント基板2の四角にある基準マークを読取り、プ
リント基板2のでき上り寸法△ を認識し、ブロービングヘッド9の移動時の移動座標補
正情報を生成するTVカメラ11を備えて構成されてい
る。
各テストポイントのオープン・ショートテストを行う場
合、ブロービングヘッド9は、1つのLSI3の位置に
移動制御され、プローブピン10をそのLSIの信号線
上のテストポイントに接触させる。その後、テスタ本体
12は、プローブピン10と接触している各テストポイ
ントと、コネクタ6を介してテスタ本体12と接続され
ている被試験パッケージ1の電源・グランドラインとの
間の抵抗値を順次測定する。1つのLSI3のテストポ
イントのテスト終了後、ブロービングヘッド9は、次の
LSI3の位置に移動し、テスタ本体12は、前述と同
様にテストポイントと電源・グランドラインとの間の抵
抗値測定を実施し、このようにして、被試験パフケージ
1内の全LSIに対するテストを行う。これにより得た
テスト結果と配線情報とを総合判断することにより、テ
スタ本体12は、被試験パッケージ1の全信号配線の不
良を摘出することができる。すなわち、前述のテストで
、信号配線に不良がなければ、その信号配線上にある全
てのテストポイントと電源・グランドラインとの間の抵
抗は、終端抵抗4の抵抗値として測定されるが、信号配
線に、断線、ショート等の不良がある場合、測定される
抵抗値は、終端抵抗4の抵抗値とは別の値を示すことに
なる。
合、ブロービングヘッド9は、1つのLSI3の位置に
移動制御され、プローブピン10をそのLSIの信号線
上のテストポイントに接触させる。その後、テスタ本体
12は、プローブピン10と接触している各テストポイ
ントと、コネクタ6を介してテスタ本体12と接続され
ている被試験パッケージ1の電源・グランドラインとの
間の抵抗値を順次測定する。1つのLSI3のテストポ
イントのテスト終了後、ブロービングヘッド9は、次の
LSI3の位置に移動し、テスタ本体12は、前述と同
様にテストポイントと電源・グランドラインとの間の抵
抗値測定を実施し、このようにして、被試験パフケージ
1内の全LSIに対するテストを行う。これにより得た
テスト結果と配線情報とを総合判断することにより、テ
スタ本体12は、被試験パッケージ1の全信号配線の不
良を摘出することができる。すなわち、前述のテストで
、信号配線に不良がなければ、その信号配線上にある全
てのテストポイントと電源・グランドラインとの間の抵
抗は、終端抵抗4の抵抗値として測定されるが、信号配
線に、断線、ショート等の不良がある場合、測定される
抵抗値は、終端抵抗4の抵抗値とは別の値を示すことに
なる。
第2図は信号配線の不良の場合のテストポイントにおけ
る測定抵抗値がどのようになるかを説明する図であり、
第2図では、3個のLSI相互間を接続する4本の信号
配線が示されている。第2図において、各信号配線上の
テストポイン)P、。
る測定抵抗値がどのようになるかを説明する図であり、
第2図では、3個のLSI相互間を接続する4本の信号
配線が示されている。第2図において、各信号配線上の
テストポイン)P、。
P4.Pb、Paに56Ωの終端抵抗が接続されている
ものとする。
ものとする。
いま、テストポイントP、、P、間の信号配線が断線し
ているとすれば、テストポイントPLにおける測定抵抗
値は無限大を示し、テストポイントP2における測定抵
抗値は56Ωを示す。また、テストポイントPs、Pa
間の信号配線が電源・グランドラインとショートしてい
れば、テストポイントP3.P4における測定抵抗値は
ともに零を示すことになる。さらに、テストポイントP
5゜25間、Pt、P++間の信号配線が相互に接触す
るショート状態となっていれば、テストポイントP、〜
P8における測定抵抗値は、終端抵抗4の抵抗値の半分
の抵抗値28Ωを示すことになる。
ているとすれば、テストポイントPLにおける測定抵抗
値は無限大を示し、テストポイントP2における測定抵
抗値は56Ωを示す。また、テストポイントPs、Pa
間の信号配線が電源・グランドラインとショートしてい
れば、テストポイントP3.P4における測定抵抗値は
ともに零を示すことになる。さらに、テストポイントP
5゜25間、Pt、P++間の信号配線が相互に接触す
るショート状態となっていれば、テストポイントP、〜
P8における測定抵抗値は、終端抵抗4の抵抗値の半分
の抵抗値28Ωを示すことになる。
前述した各テストポイントにおけるテストポイントと電
源・グランドラインとの間の抵抗測定において、コネク
タ6に接続されている信号配線の中には、終端抵抗が被
試験パッケージ1内で接続されていない信号配線もある
が、このような信号配線のテストの場合には、テスタ本
体12内で終端抵抗を接続することにより、テストを行
えばよい。
源・グランドラインとの間の抵抗測定において、コネク
タ6に接続されている信号配線の中には、終端抵抗が被
試験パッケージ1内で接続されていない信号配線もある
が、このような信号配線のテストの場合には、テスタ本
体12内で終端抵抗を接続することにより、テストを行
えばよい。
本実施例によれば、テスタピン数は、LS11個分のテ
ストポイント数と、コネクタ6に接続された配線の数と
の和でよく、また、同時にプロービングするプローブピ
ン数がLS11個分でよいため、プローブピンlOによ
り被試験パッケージ1に加わる荷重を少なくすることが
でき、パッケージ保持機構7を簡素化することができる
。また、被試験パッケージ1のプリント基板の熱伸縮に
伴うプローブピン位置補正が、LS11個単位シブロー
ビングするため不要となり、さらに、試験を終端抵抗4
の抵抗値の測定により行うので、被試験パッケージ1の
終端抵抗4の抵抗値不良を同時に検出することが可能で
ある。
ストポイント数と、コネクタ6に接続された配線の数と
の和でよく、また、同時にプロービングするプローブピ
ン数がLS11個分でよいため、プローブピンlOによ
り被試験パッケージ1に加わる荷重を少なくすることが
でき、パッケージ保持機構7を簡素化することができる
。また、被試験パッケージ1のプリント基板の熱伸縮に
伴うプローブピン位置補正が、LS11個単位シブロー
ビングするため不要となり、さらに、試験を終端抵抗4
の抵抗値の測定により行うので、被試験パッケージ1の
終端抵抗4の抵抗値不良を同時に検出することが可能で
ある。
本実施例では、プロービングヘッド9を1個のLSIの
信号線のテストポイントをプロービングするものとした
が、ブロービングヘッド9は、被試験パッケージ1の全
テストポイントを同時にプロービングすることな(、移
動しながら順次全テストポイントをプロービングできる
大きさであってよい。
信号線のテストポイントをプロービングするものとした
が、ブロービングヘッド9は、被試験パッケージ1の全
テストポイントを同時にプロービングすることな(、移
動しながら順次全テストポイントをプロービングできる
大きさであってよい。
以上説明したように、本発明によれば、最小1本のプロ
ーブピンをもったブロービングヘッドを用いても、信号
配線のオープン・ショートテストを行うことができ、テ
スタピン数を大幅に低減することができる。また、同時
にプロービングするピン数を自由に選択してブロービン
グヘッドを設計することが可能であるので、被試験パッ
ケージへのプローブピンによる荷重を少なくすることが
でき、被試験パッケージの保持機構を簡素化することが
できる。さらに、プリント基板の熱伸縮によるプローブ
ピン位置補正を必要としない範囲のピン数でブロービン
グヘッドの設計を行うことが可能となり、信号配線のオ
ープン・ショートテス第1図は本発明の一実施例におけ
る被試験パッケージとインサーキットテスタ本体との接
続関係を示す構成図、第2図は被試験パッケージの信号
配線の不良例と各テストポイントでの抵抗値測定結果を
示す図である。
ーブピンをもったブロービングヘッドを用いても、信号
配線のオープン・ショートテストを行うことができ、テ
スタピン数を大幅に低減することができる。また、同時
にプロービングするピン数を自由に選択してブロービン
グヘッドを設計することが可能であるので、被試験パッ
ケージへのプローブピンによる荷重を少なくすることが
でき、被試験パッケージの保持機構を簡素化することが
できる。さらに、プリント基板の熱伸縮によるプローブ
ピン位置補正を必要としない範囲のピン数でブロービン
グヘッドの設計を行うことが可能となり、信号配線のオ
ープン・ショートテス第1図は本発明の一実施例におけ
る被試験パッケージとインサーキットテスタ本体との接
続関係を示す構成図、第2図は被試験パッケージの信号
配線の不良例と各テストポイントでの抵抗値測定結果を
示す図である。
1−−−−−・−被試験パッケージ、2−−−−−−−
プリント基板、3−・・−・−LSI、4−−−−−−
一終端抵抗、5−・・・基準マーク、6−・・・−コネ
ク、夕、7−・・・パッケージ保持機構、8−・・−コ
ネクタ挿抜機構、9・−−−−−−ブロービングヘッド
、10−・−・−プローブピン、11・・−−−−−T
Vカメラ、12−・−・−・・テスタ本体。
プリント基板、3−・・−・−LSI、4−−−−−−
一終端抵抗、5−・・・基準マーク、6−・・・−コネ
ク、夕、7−・・・パッケージ保持機構、8−・・−コ
ネクタ挿抜機構、9・−−−−−−ブロービングヘッド
、10−・−・−プローブピン、11・・−−−−−T
Vカメラ、12−・−・−・・テスタ本体。
Claims (1)
- 1、信号配線に終端抵抗を備える回路形式のパッケージ
を試験するインサーキットテスタにおいて、前記パッケ
ージの全テストポイントに同時にプローブピンを接触さ
せることなく、プローブピンを移動させることにより前
記パッケージの全テストポイントとプローブピンとを順
次接触させ、前記パッケージの全テストポイントと、電
源・グランドラインとの間の抵抗値を測定し、その測定
結果とパッケージ上の配線情報とに基づいて配線不良の
指摘を行うことを特徴とするインサーキットテスタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62089826A JPS63256871A (ja) | 1987-04-14 | 1987-04-14 | インサ−キツトテスタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62089826A JPS63256871A (ja) | 1987-04-14 | 1987-04-14 | インサ−キツトテスタ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63256871A true JPS63256871A (ja) | 1988-10-24 |
Family
ID=13981558
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62089826A Pending JPS63256871A (ja) | 1987-04-14 | 1987-04-14 | インサ−キツトテスタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63256871A (ja) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60111973A (ja) * | 1983-11-24 | 1985-06-18 | Toshiba Corp | 回路基板結線識別装置 |
-
1987
- 1987-04-14 JP JP62089826A patent/JPS63256871A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60111973A (ja) * | 1983-11-24 | 1985-06-18 | Toshiba Corp | 回路基板結線識別装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6856154B2 (en) | Test board for testing IC package and tester calibration method using the same | |
US9891256B2 (en) | Determining the current return path integrity in an electric device connected or connectable to a further device | |
KR100791050B1 (ko) | 핀 드라이버를 구비한 연성회로기판의 검사 시스템 및 검사방법 | |
KR20120005941A (ko) | 회로 기판 검사용 프로브 유닛 및 회로 기판 검사 장치 | |
JPS63256871A (ja) | インサ−キツトテスタ | |
US4328264A (en) | Method for making apparatus for testing traces on a printed circuit board substrate | |
JP3784479B2 (ja) | 回路基板検査方法 | |
US11761983B2 (en) | Probe card integrated with a hall sensor | |
JP2014020815A (ja) | 基板検査装置および基板検査方法 | |
JP4863786B2 (ja) | 接触試験装置および接触試験方法 | |
JP2591453B2 (ja) | バーンインボード検査装置およびバーンインボード検査方法 | |
Seah et al. | Combining ATE and flying probe in-circuit test strategies for load board verification and test | |
JPH04355378A (ja) | コンタクトプローブ接触確認法 | |
JPH0567188B2 (ja) | ||
JPH0317574A (ja) | バーインボードテスタ | |
JPS60111973A (ja) | 回路基板結線識別装置 | |
JPH0277666A (ja) | 配線の試験方法 | |
JPS6122268A (ja) | プリント基板検査機 | |
JPH0214538A (ja) | 検査装置 | |
JP2001083204A (ja) | 基板テスタ | |
JP2002340979A (ja) | 測定装置の運転方法 | |
JPH0463453A (ja) | 半導体のテスト装置 | |
JPS59174771A (ja) | 回路基板絶縁抵抗試験装置 | |
JPH0344574A (ja) | 試験方法 | |
JPH04144249A (ja) | 半導体素子測定方法 |