JPS63251835A - ベクトル処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はベクトル処理装置に係り、特にデータベース処
理に好適なベクトル処理装置に関する。

〔従来の技術〕

従来、データベース処理における探索演算の重要性につ
いては、特開昭６０−１３４９４５に記載される通りで
あり、２分探索演算のベクトル化に関しても特開昭６０
−１３４９４５に記載される通り従来ベクトル命令の複
数の組み合わせで実現されていた。

〔発明が解決しようとする問題点〕

上記従来技術は探索演算の実現に際して必要となる部分
ベクトルの処理に対する配慮がなされておらず、探索範
囲を限定する過程に冗長な演算処理を必要とし、演算に
伴う間接的な領域を必要とする問題点があった。以下２
分探索演算を例にとりこの問題点について説明する。

第８図は２分探索演算におけるベクトル処理の例を示し
ている１本演算は２つのベクトルＸ、Ｙを入力としてベ
クトルＺを出力する。入力ベクトルＸの各要素は、４バ
イトのタグ部と４バイトのキ一部、そして探索結果の存
在範囲の上限と下限を示す各々４バイトのインデクス部
から成る。探索対象を納める表となる入力ベクトルＹの
各要素は、４バイトのタブ部と４バイトのキ一部から成
り、キ一部について昇順にソート濤みとする。この演算
では、ベクトルＸの各要素についてインデクス部の中間
値（２つのインデクス値である上限値と下限値を足して
２で割り、切り捨てを行った値）をベクトルＹへのイン
デクスとしてベクトルＹの要素を参照し、前記ベクトル
Ｘの要素とそれぞれキ一部どうしを比較し、ベクトルＸ
の要素のキ一部の値がベクトルＹの要素のキ一部の値以
下であれば、ベクトルＸの要素のインデクス部の上限値
を前記中間値におきかえたものをベクトルＺの要素とし
て出力し、そうでなければベクトルＸのインデクス部の
下限値を前記中間値に１を足した値でおきかえたものを
ベクトルＺの要素として出力する。すなわち、ベクトル
Ｘの要素のキ一部の値がベクトルＹの要素のキ一部の値
以下であれば、求めるキーの値を持つベクトルＹの要素
は前記中間値と前記ベクトルＸのインデクス部の上限値
との間に存在するはずであり、インデクスの下限値を前
記中間値により更新する。逆の場合も同様である１本探
索演算が２分探索演算と呼ばれる理由は、前記１ステー
ジの処理に伴い、インデクス部の下限値と上限値で示さ
れるベクトル処理の候補の範囲が、約１７２に減少する
ためである。

今、この２分探索演算を従来のベクトル処理装置を用い
てベクトル処理する方式を考えた場合。

以下のような命令列で実現がなされる。

ｉ）ＶＭＤ命令 ベクトルＸのインデクス部を出力用ベクトル２にコピー
する。

ｉｆ　）　Ｖ　Ｅ　Ａ　、　Ｖ　Ｅ　Ｓ　ＲＬ命令ベク
トルＸのインデクス部より前記中間インデクス値を生成
する。

ｉｎ）ＶＭＳＸＥ命令 ｉ）で生成したインデクス値に基づき、比較に用いるベ
クトルＹのキー値を生成する。

ｆｖ）ＣＬＥＥ命令 ■）で生成したキー値とベクトルＸのキー値との比較を
行い、上限値書き換えのためのマスクベクトルを生成す
る。

ｖ）ＶＭＥ命令 汁）で生成したマスクベクトルを用いて、ｉｔ）へで生
成した中間インデクス値により、ベクトルＺのインデク
ス部の上限値を書き換える。

ｖｉ）　ＣＧ　Ｔ　Ｅ命令 〜）と同様にして下限値書き換えのためのマスクベクト
ルを生成する。

報）ＶＥＡ命令 …）で生成した中間インデクス値に１を加えて、下限値
書き換えのためのインデクス値を生成する。

幅）ＶＭＥ命令 社）で生成したマスクベクトルを用いて、ｖｌｌ）で生
成したインデクス値により、ベクトルＺのインデクス部
の下限値を書き換える。

ｉｘ）ＶＭＤ命令 ベクトルＸのタグ値、キー値をベクトルＺにコピーする
。

く命令列終了〉 以上のように従来のベクトル処理装置を用いた従来方法
では１０命令を要し、さらに作業領域として４バイト幅
で長さがベクトルＸの３倍の領域が必要となり、処理時
間と使用領域の面から問題があった。

また従来方法では、探索結果の存在範囲が上限値を示す
ベクトルと下限値を示すベクトルとじて各々別々に処理
の対象となる。この結果、探索を要求するベクトルＸの
有するキー値からなるベクトルと中間インデクス値より
生成したベクトルＹの有するキー値からなるベクトルに
ついて同一のオペランドで２通りの比較演算命令（上記
命令列のｔｖ）とｖｉ）の処理）が必要とされ、範囲更
新のためのマスクベクトルが各々生成されて書き換えの
操作が行われる。上記範囲を部分ベクトルとして扱い、
その更新に際して必要とされる論理演算を一括化した場
合と比べると、前述の従来方法における同一オペランド
ベクトルへの２通りの演算とマスクベクトルの生成、上
限値と下限値を表わすベクトルへの書き換え操作を２度
くり返す処理方式は冗長な処理を含んでいる。

本発明の目的は、探索演算のように成るベクトル上の部
分ベクトルを表現するベクトルデータの処理において、
高速かつ効率のよい処理を実現するベクトル処理装置を
提供することにある。

〔問題点を解決するための手段〕

上記目的は、部分ベクトルが定義されるベクトルと各々
が前記ベクトル上にとられる部分ベクトルの指定情報を
含むベクトルとを処理の対象とするベクトル処理装置に
おいて、後者のベクトルから順次読み出したベクトル要
素に含まれる部分ベクトルに指定情報より前者のベクト
ルの１つまたは複数のベクトル要素に対する要素アドレ
スを順次生成するアドレス生成手段を設け、生成された
アドレスに従って読み出した前者のベクトル要素に対す
る演算結果から前記の部分ベクトル指定情報を更新する
手段を設け、この更新結果を記憶装置に出力格納するこ
とにより、達成される。

〔作用〕

本発明における上記技術手段の個々の働きを、２分探索
演算を例にとり説明する。

第８図に示されるように、本演算は２つのベクトルｘ、
Ｙを入力としてベクトルＺを出力する。

入力ベクトルＸの各要素は、４バイトのタグ部と４バイ
トのキ一部、そして探索結果の存在範囲の上限と下限を
示す各々４バイトのインデクス部からなる。探索対象を
納めている表を示す入力ベクトルＹの各要素は、４バイ
トのタグ部と４バイトのキ一部から成る。

本演算の実行において、まずベクトルＸに対するアドレ
ス発生回路によりベクトルＸの要素値が順次フェッチさ
れ、前記要素値よりインデクス部の上限値と下限値がベ
クトルＹへのアドレス生成回路に入力されベクトルＹ上
での探索結果の存在範囲の中間に位置するベクトル要素
へのインデクス値が生成され（以後、中間インデクス値
と称する）、ベクトルＹに対しフェッチがなされる。ベ
クトルＹへのフェッチアドレスの生成と並行して。

中間インデクス値により探索結果の存在範囲に対する更
新結果の候補が生成される。すなわち探索結果の存在範
囲の上限値をＨ１下限値をＬとし、中間インデクス値を
Ｍとするとき、２分探索法により探索範囲の限定を行っ
た場合の探索範囲の更新結果としては、上限値Ｈと下限
値Ｍ＋１でおさえられる範囲と、上記値Ｍと下限値しで
おさえられる範囲のいずれかしか存在しない、上記のよ
うに探索結果の存在範囲の更新値を作成しておき、ベク
トルＹのフェッチに対する結果の獲得に伴いベクトルＸ
のベクトル要素が含むキー値と、ベクトルＹのフェッチ
により得られたベクトル要素が含むキー値を比較し、比
較結果に基づき更新結果の候補について適切なものが選
ばれて処理結果としてベクトル２に出力される。こうし
て部分ベクトルの形で表現される探索範囲に対して２分
探索の処理がパイプライン処理として実現される。

〔実施例〕

以下、本発明の一実施例を図に従い説明する。

まず本発明の一実施例であるベクトル処理装置の構成と
動作を、第１図を用いて説明する。

主記憶装置１０７に格納されたベクトル命令は、データ
バス１１０から命令語レジスタ１０１に読み出され、解
読回路１０２により解読される。解読の結果命令の種類
が判明すると、その旨が制御信号１１２により命令制御
回路１０４に伝えられ。

命令の種類に応じた制御回路が起動される。これと並行
して命令が指定する汎用レジスタの内容が汎用レジスタ
群１０３よりデータバス１１４゜１１５を介してカウン
タ制御回路１０６とアドレス制御回路１０５に送られて
セットアツプされる。

セットアツプのための制御信号は、命令制御回路１０４
より信号線１１６により伝えられる。

セットアツプが完了すると、命令制御回路は１クロツク
毎にオペランドのフェッチ要求を制御信号線１１７を通
して主記憶装置１０７に送出する。

オペランド制御回路には、探索を必要とするベクトルの
ベクトル要素を示すカウンタがある。このカウンタの値
（以後インデクス値と称する）がデータバス１１８を通
じてアドレス制御回路１０５に送られる。フェッチ要求
を制御信号１１７を通じて受けとった主記憶装置１０７
は、データバス１２１を介してアドレス制御回路１０５
より受は取ったフェッチアドレスに従って、探索範囲を
示すインデクス値を含むベクトル要素を読み出す。

読み出されたベクトル要素はデータバス１２３を介して
部分ベクトル指定情報更新回路１０８へ送られる０部分
ベクトル指定情報更新回路１０８に送られたベクトル要
素から探索範囲の上限値と下限値がデータバス１２２を
介して部分ベクトルフェッチアドレス生成回路１２９へ
送られる１部分ベクトルフェッチアドレス生成回路１２
９ではこの値を用いて中間要素のインデクス値を求め、
データバス１３０を介して部分ベクトルに指定情報更新
回路１０８へ送出され、かつまたデータバス１２４を通
じてアドレス制御回路１０５へと送られる。データバス
１２４を通じてアドレス制御回路１０５に送られたイン
デクス値は、探索対象を納める表であるもう１つのベク
トル入力へのオペランドカウンタとしてアドレス演算が
なされオペランドアドレスとしてデータバス１２１を介
して主記憶袋［！１０７へ送られる。主記憶装置１０７
は、命令制御回路１０４よりデータバス１１７を介して
送られたフェッチ要求とアドレス制御回路１０５よりデ
ータバス１２１を介して送られたオペランドアドレスよ
り、探索対象を納めている表であるベクトル上の探索範
囲における中間位置のベクトル要素を読み出し、データ
バス１２８を介して部分ベクトル指定情報更新回路１０
８へ送る。

読み出されたベクトル要素を受は取った部分ベクトル指
定情報更新回路１０８はキー値を取り出し、前述の探索
を必要とするベクトルのベクトル要素に含まれるキー値
と比較し比較結果を信号線１２６を介してストアデータ
バッファ１０９に送出する。

ストアデータバッファ１０９は信号線１２６を介して受
けとった比較結果に基づいて、データバス１２７を介し
て受は取った探索範囲の上限値と下限値およびデータバ
ス１３０を介して部分ベクトルフェッチアドレス生成回
路（１２９）より送られた上記探索範囲の中間に位置す
るベクトル要素へのインデクス値（以後中間インデクス
値とする）より生成された探索範囲の更新結果の候補か
ら適切なものが選択する０選択された更新値はデータバ
ス１２５を通して主記憶装置１０７へ送られストアされ
る。

本発明の特徴は以上のように部分ベクトルの指定情報を
含むベクトル要素のフェッチ結果に基づきその部分ベク
トルが定義されるベクトルに対するフェッチアドレスが
計算されることと１以上フェッチされた両ベクトルのベ
クトル要素に基づき部分ベクトルの指定情報についての
更新結果が算出されることにある。すなわち２分探索演
算をベクトル処理する場合にも、従来方式でなされた様
に、本発明では部分ベクトル指定情報として一括に処理
される探索範囲を上限値と下限値に対する各々別々なベ
クトルとして扱いマスクベクトルを用いて各々更新処理
を行う必要がない。

さてオペランド制御回路中のカウンタの値が予め汎用レ
ジスタにより示されたベクトル要素数を超えると終了信
号線１２０が命令制御回路１０４に終了信号を送出し、
命令制御回路１０４はフェッチ要求及びストア要求の送
出を止め命令実行を停止する。その後主記憶装置１１０
７より次の命令が取り出され命令語レジスタ１０１にセ
ットされ処理が続けられる０以上、本発明の一実施例で
あるベクトル処理装置の構成と動作の概略を述べた。

第１図に示したベクトル処理装置の詳細な動作の説明に
先立って、まず本実施例におけるベクトル命令の命令形
式について第２図を用いて説明する。第２図に示したよ
うにベクトル命令は３２ビツトのビット列である。命令
の上位１６ビツトはベクトル命令の種類を表わす。Ｒ１
フィールド２０２は４ビツトの２進整数を表わしＯ〜１
５の番号のつけられた１６本の汎用レジスタ群１０３の
うちのＲ１フィールドが示す番号を持った汎用レジスタ
２０７を指定する。同様にＲ２フィールドはＲ２フィー
ルドの値に等しい番号をもった汎用レジスタ２０４およ
び２０４と連番の汎用レジスタ２０５，２０６を指定す
る。

汎用レジスタ２０４〜２０６はそれぞれ第２オペランド
（Ｏｐ、２）ｅ第３オペランド（Ｏｐ。

３）、および第１オペランド（Ｏｐ　・１）の先頭アド
レスを表わす、また汎用レジスタ２０７はＯｐ、２の要
素数を表わす、２分探索演算では第８図に示すように、
入力ベクトルｘ、ＹがそれぞれＯｐ−２＊　Ｏｐ−３で
あり出力ベクトルＺがＯｐ、１である。従って第８図の
例では、汎用レジスタ２０４〜２０６にｘ、ｙ、ｚの先
頭アドレスをセットする。またこの例ではＯｐ・２の要
素数は４であるので汎用レジスタ２０７に４をセットす
れば第８図の結果が得られる。２分探索演算では探索空
間となる入力ベクトルＯｐ、３の長さは探索演算に直接
関係せず、出力ベクトルＯＰ。

１の要素数は入力ベクトルＯｐ、２の要素数と等しての
で特にエラーチェックのための処理を考慮しない本実施
例では省略する（探索範囲として入力ベクトルｏｐ、３
の領域を超える値が入力ベクトルＯｐ、２の要素として
与えられた場合に命令実行を抑止を検出する手段として
はＯｐ、３の要素数をセットする汎用レジスタを設けれ
ばよい）。

以上、命令形式について説明した。

次に本発明の一実施例である第１図に示したベクトル処
理装置の詳細な動作を第８図にあげた処理データがこの
データ構造の下で主記憶袋！！１１０７に格納されてい
るものとした場合に２分探索演算が本実施例のベクトル
処理装置において如何に処理されるかを例にとり、図に
従って説明する。具体的には処理の進行を示す第３図の
タイム・チャートの流れを、関係する各論理回路の構成
図（第４図〜第７図）を参照しながら追いかける形で説
明を行うこととする。

第３図は第８図のベクトルＸ、Ｙを入力ベクトルＯｐ、
２．ｏｐ、３とした時の第１図のベクトル処理装置の動
作を示すタイム・チャートである。

第３図に示したように本ベクトル処理装匝ではＣＫｏ及
びＣＫＩの２相のクロック信号を同期用に用いている。

命令語レジスタ１０１に読み出された第２図の形式のベ
クトル命令が解読の結果２分探索命令であることが判明
すると、その旨を示す制御信号ＤＥＣ（１１２）が命令
制御回路１０４に送られる。

命令制御回路１０４の構成を第４図に示す。

ＤＥＣ信号１１２を受けとった命令制御回路１０４は各
回路の初期化を指示する信号５ＴＵＰ（１１６）を発生
する。これと並行して、２分探索命令の処理に入ったこ
とを示すホールドタイプのフリップフロップ４０１をセ
ットする。

５ＴＯＰ信号１１６はアドレス制御回路１０５とオペラ
ンド制御回路１０６に伝えられ初期化を行なう。

第５図はアドレス制御回路１０５の構成を示す図である
。命令制御回路１０４より送られた初期化信号１１６の
指示により、汎用レジスタ群１０３において命令語レジ
スタ１０１が信号線１１３を介して指定した汎用レジス
タ２０４，２０５゜２０６に格納された第２．第３．第
１オペランドの先頭アドレス（ａ２．ａ３．ａｌとする
）が先頭アドレスレジスタＡＲ２Ｓ（５０１）、ＡＲ３
Ｓ（５０２）、ＡＲＩＳ　（５０３）にセットされる。

これでアドレス制御回路の初期化が完了する。

オペランド制御回路１０６の構成を第６図に示す、初期
化信号１１６の指示により、オペランドカウンタＯＣＲ
（６０２）にセレクタ６０１を介して初期値１０′が設
定される。また、要素数レジスタＶＬＲ（６０３）につ
いても、汎用レジスタ２０７が保持するＯｐ、２の要素
数がデータバス１１４を通じて伝えられ初期化信号５Ｔ
ＵＰ（１１６）によりセットされる０以上で、オペラン
ド制御回路１０６の初期化が完了する。

ＤＥＣ信号１１２の１クロツク後にフェッチ要求信号Ｆ
ＲＱ２が命令制御回路１０４よりデータバス１１７ａを
介して主記憶装置１０７に送出される。以後フェッチ要
求信号ＦＲＱ２は１クロツク毎に発行される。

これ以後、フェッチされたＯｐ、２の各々のベクトル要
素に対して２分探索演算が行なわれるが、以下では第８
図のデータが入力として与えられた場合の入力ベクトル
Ｏｐ、２の先頭ベクトル要素に着目して説明を行う。

まずオペランドカウンタＯＣＲ（６０２）の値は５ＴＵ
Ｐ信号１１６により涜となる。このカウンタ値は、シフ
タ６０４により左へ４ビツトシフトされオペランドベク
トルＯｐ、２のベクトル要素の大きさだけ逓倍された後
、力ヴンタ０ＣＲ６０２の指すベクトル要素に対するベ
クトル先頭アドレスからのバイト単位でのオフセット値
としてデータバスＣＲＩ　（１１８ａ）を介してアドレ
ス制御回路１０５に送られる（この場合は先頭要素なの
でφのままとなる）。アドレス制御回路に送られたオフ
セット値は加算器５０４により先頭アドレスレジスタＡ
Ｒ２Ｓ　（５０１）の保持する入力ベクトルＯｐ、２の
先頭アドレスａ２と加算され、データバスＤＡＲ２（１
２１ａ）を通じて主記憶袋［１０７に送出されて主記憶
装置内のアドレスレジスタＡＲ２に入力ベクトルＯｐ、
２のベクトル要素に対するフェッチアドレスとしてスト
アされる。

さて、前述のフェッチ要求信号Ｆ　ＲＱ　２　（１］７
ａ）を受けた主記憶装置１０７はデータバス１２１ａを
介して送られ主記憶装置１０７内に設けられたアドレス
レジスタＡＲ２に格納された値をフェッチアドレスとし
てｏｐ、２のベクトル要素のデータを読み出し、データ
バス１２３を通じて部分ベクトル指定情報更新回路１０
８に送出する（第８図のデータの例でいえば入力ベクト
ルＯｐ、２の先頭要素であるデータ１ａ５３５’　がフ
ェッチされ部分ベクトル指定情報更新回路１０８へ送ら
れる）０部分ベクトル指定情報更新回路１０８に送られ
たフェッチデータのうち、探索範囲の上限値と下限値を
示すインデクス値はデータバス１２２を介して部分ベク
トルフェッチアドレス生成回路１２９に送られる０部分
ベクトルフェッチアドレス生成回路１２９ではこれらの
値を用いて中間インデクス値を生成し、中間インデクス
データバス１２４を介してアドレス制御回路１０５に送
出し。

かつまたデータバス１３０を介して部分ベクトル指定情
報更新回路１０８に送出する６部分ベクトル指定情報更
新回路１０８では、送られたデータを基に探索範囲を中
間インデクス値で２分した２つの探索範囲が更新結果の
候補として生成される。

部分ベクトル指定情報更新回路１０８にデータバス１２
３を介して送られた入力ベクトルＯｐ。

２の先頭要素はフェッチデータレジスタＦＤＲ２（７０
１）にストアされる。フェッチデータのうちタグ値とキ
ー値についてはストアデータとしてストアデータバッフ
ァ１０９内のストアデータレジスタ５ＤＲＯ（７０２）
、５ＤＲＩ　（７０３）の対応するフィールドにデータ
バス１２７ａ、１２７ｂを介して伝えられる。フェッチ
データのうち２つのインデクス値、すなわち探索範囲の
下限値と上限値はデータバス１２７ｃ、１２７ｅを介し
てストアデータバッファ１０９に伝えられる。

一方、部分ベクトルフェッチアドレス生成回路１２９に
データバス１２２を介して送られた上限値と下限値を示
すインデクス値は加算器７０４に入力された後シフタ７
０５で右に１ビツトシフトされ中間インデクス値（この
場合は′４′となる）となりレジスタ７０６にラッチさ
れる。中間インデクス値は、データバス１３０を介して
部分ベクトル指定情報更新回路１０８に送出され、同時
にシフタ７０７により左に３ビツトシフトされ入力ベク
トルＯｐ、３のベクトル要素についてのバイト単位のオ
フセット値となり、データバスＣＮＴＲ（１２４）を介
してアドレス制御回路１０５に送出される。アドレス制
御回路１０５では先頭アドレスレジスタＡＲ３Ｓ　（５
０２）に保持される入力ベクトルＯｐ、３の先頭アドレ
スと、中間インデクス値より算出された上述のオフセッ
ト値の和が加算器５０５により計算され、データバスＤ
ＡＲ３（１２１ｂ）を介シテ主記憶装置１０７に送出さ
れアドレスレジスタＡＲ３にストアされる（この場合は
’ａ３＋３２’　がフェッチアドレスとなる）。以上の
過程は１クロツクで行われる。

すなわちフェッチデータレジスタＦＤＲ２にベクトルｏ
ｐ、２のベクトル要素がフェッチストアされた後、次の
クロックＣＫ　ｏでベクトルＯｐ、３へのフェッチアド
レスが確定する。

これと同時に命令制御回路１０４がらはベクトルｏｐ、
２へのフェッチ要求ＦＲＱ２に対して２クロツク分遅れ
たベクトルＯｐ、３へのフェッチ要求ＦＲＱ３がデータ
バス１１７ｂを介して主記憶１０７へ送出される。

フェッチ要求ＦＲＱ３を受けた主記憶装ｆｉ１ｏ７は、
データバス１２１ｂを介してアドレスレジスタＡＲ３に
ストアされた値をフェッチアドレスとしてデータを読み
出し、フェッチデータレジスタＦＤＲ３（７０８）に転
送する（この場合は′Ｅ５′となる）。部分ベクトル指
定情報更新回路１０８では、フェッチデータレジスタＦ
ＤＲ３（７０８）にストアされたベクトルＯｐ、３のベ
クトル要素のキ一部と、フェッチデータレジスタＦＤＲ
２（７０１）にストアされたベクトルＯｐ、２のベクト
ル要素のキ一部との比較が比較器７０９により行なわれ
、比較結果がデータバス１２６を介してストアデータセ
レクタ７１０に転送される。

ベクトルｏｐ、３に対するフェッチがなされている間に
、部分ベクトル指定情報更新回路では、データバス１３
０を介して部分ベクトルフェッチアドレス生成回路１２
９より送られた中間インデクス値（この場合は４′であ
る）を用いて探索範囲の更新結果のため境界を表わすイ
ンデクス値が生成される。すなわち探索範囲が上限値Ｈ
（この場合は５′）と下限値しくこの場合は３′）のと
き中間インデクス値ＭはＬ　（Ｈ＋Ｌ）１２Ｊ（この場
合は４′）となり、更新された探索範囲の候補は中間イ
ンデクス値Ｍより下の探索範囲としては上限値がＭで下
限値がしておさえられる領域となり、中間インデクス値
Ｍより上の探索範囲としては上限値がＨで下限値がＭ＋
１でおさえられる領域の２つである。そこでレジスタ７
０６にラッチされた中間インデクス値Ｍはデータバス１
２７ｄを介してストアデータレジスタＳＤＲ？（７０２
）に上限値としてストアされ、加算器７１０により生成
された値Ｍ＋１はデータバス１２７ｆを介してストアデ
ータレジスタ５ＤＲＩ　（７０３）に下限値としてスト
アされる。

ストアデータバッファ１０９内の２つのストアデータレ
ジスタに生成された探索範囲の更新結果に対しては、制
御、５１１２６を介してストアデータセレクタ７１０に
送出されたキー値の比較結果に基づき主記憶装置１０７
にストアされるレジスタの値が決定される。すなわち探
索要求をもっベクトル要素の有するキー値が、中間イン
デクス値の指すベクトル要素の有するキー値以下であれ
ばストアデータレジスタ５ＤＲ（（７０２）の値（この
場合は’ａ５３４’）が選択され、それ以外の場合はス
トアデータレジスタ５ＤＲＩ　（７０３）にストアされ
た値（この場合は’ａ５５５’）が選ばれる（この場合
はＳＤＲ≠が選ばれる）。

以上のようにフェッチデータレジスタＦＤＲ２（７０１
）にフェッチデータつまり探索要求をもつベクトル要素
が確定してから２クロツク後にフェッチデータレジスタ
ＦＤＲ３（７０８）に中間インデクス値の示すベクトル
要素がフェッチ確定しストアデータが決定されデータバ
スＺＤＡＴＡ　（１２５）を介して主記憶装置へ送出さ
れる（この場合は’ａ　５３４’　となる）。

これと同時にストア要求５ＴＲＱが信号線１１７ｃを介
して主記憶装置１０７に送出される。ストア先であるベ
クトルＯｐ、３のカウンタは入力ベクトルＱｐ、２と同
一としてよいのでオペランド力ウンタＯＣＲ（６０２）
の値（この場合は＋）を３クロック遅らせたものがシフ
タ６０５で左に４ビツトシフトされベクトルＱｐ、３に
おけるベクトルの先頭アドレスからのオフセット値を変
換されて（この場合は肴のままとなる）データバスＣＲ
ＩＤ　（１１８ｂ）を介してアジレス制御回路１０５に
送られる。アドレス制御回路１０５はべクトルＱｐ、３
の先頭アドレスを保持する先頭アドレスレジスタＡＲＩ
Ｓ　（５０３）の値（この場合はａｌ）とデータバスＣ
ＲＩＤ　（１１８ｂ）を介して送られたオフセット値を
加算器５０６で加算した後、ストアアドレスとしてデー
タバスＤＡＲＩ　（１２１ｃ）を介して主記憶装置１０
７内のアドレスレジスタに送出する６ ストア要求信号５ＴＲＱ　（１１７ｃ）を受けとった主
記憶装置１０７はデータバス１２５を介して送られてき
た値（この場合は’ａ５３４’　）をストアアドレスレ
ジスタの示す位置に格納する。

一方命令制御回路１０４より送出されたカウンタセット
信号１１９により、オペランドカウンタＯＣＲの値は＋
１されて“１′となる。従って、Ｑｐ、２とＱｐ、１の
アドレスレジスタもそれぞれ更新され次要素を指す、以
後フェッチ要求ＦＲＱ２　（１１７ａ）の送出により、
入力ベクトルＱｐ、２の第２番目以降のベクトル要素に
対して、同様の処理が行われる。

このようにして処理が進み、オペランドカウンタＯＣＲ
（６０２）が入力ベクトルＱｐ、２の最後の要素を指す
と（この場合は′３′となる）。

データバス６０６を介して送られるこれに１足された値
が、ベクトル要素数レジスタＶＬＲ（６０３）の保持す
る値と一致する。比較器ＣＭＰ　（６０７）は一致を検
出し終了信号ＥＮＤを信号１２０を介して命令制御回路
１０４に送出され、２分探索命令処理中であることを示
すフリップフロップ４０１がリセットされてフェッチ要
求ＦＲＱ２　（１１７ａ）ＦＲＱ３　（１１７ｂ）なら
びにストア要求５ＴＲＱ　（１１７ｃ）が停止し、２分
探索命令の処理が終了する。

２分探索命令の終了後、主記憶装置１０７には第８図の
ベクトルＺが命令の第１オペランドベクトルとして得ら
れる。ベクトルＺの各要素はＴａｇとＫ　ｅ　ｙ、そし
て等しいキー値を有すると思われるベクトルＹの要素が
存在する範囲を示すベクトルＹ上のＩｎｄｅｘ値より成
る。この操作は２分探索回くり返せば探索範囲は１すな
わちベクトルＹの単一のベクトル要素に収束する。

〔発明の効果〕

本発明によれば、探索演算のようにあるベクトルとその
上で定義される複数の部分ベクトルの指定情報を含むベ
クトル要素からなるベクトルにおいて演算を行う場合に
１部分ベクトルの指定情報より部分ベクトル上のベクト
ル要素へのアドレス情報が部分ベクトルフェッチアドレ
ス生成回路内で生成され直接アドレス制御回路に受は渡
されるので、アドレス情報を１時的なベクトルとして出
力する必要がない。

また１部分ベクトルの指定情報を更新するのに。

部分ベクトルの占める領域の上限値と下限値からなる各
々別のベクトルに対して書き換えを行うためのマスクベ
クトルを作成する必要がない。

従って上述の部分ベクトルを対象とする処理において必
要とされる処理時間および必要となるメモリ量を削減す
ることができる。

【図面の簡単な説明】

第１図は本発明の一実施例のベクトル処理装置の全体構
成図、第２図は命令形式を示す図、第３図は動作を示す
タイム・チャート、第４図は命令制御回路の構成図、第
５図はアドレス制御回路の構成図、第６図はオペランド
制御回路の構成図、第７図は部分ベクトル指定情報更新
回路、部分ベクトルフェッチアドレス生成回路およびス
トアデータバッファの構成図、第８図は本発明のベクト
ル処理装置による２分探索演算のベクトル化方式％式％ １０４・・・命令制御回路、１０５・・・アドレス制御
回路、１０６・・・オペランド制御回路、１０８・・・
部分ベクトル指定情報更新回路、１０９・・・ストアデ
ータバッファ、１２４・・・中間インデクスデータパス
。 １２６・・・ストアデータ制御パス、１２９・・・部分
ベクトルフェッチアドレス生成回路。 代理人　弁理士　小川勝男７−９ 第　１　図 ＣＫＩ １　口 第　７　口 メ　２　図

Claims (1)

1. 【特許請求の範囲】 １、複数のベクトル要素からなる第１のベクトルと、各
   要素が該第１のベクトル上の１つあるいは互いに隣接す
   る複数のベクトル要素からなる部分ベクトルの領域を指
   定するための情報を含む第２のベクトルとを記憶する手
   段と、 該記憶手段からそれぞれ該第１、第２のベクトルの要素
   を読み出す第１、第２の読み出し手段と、 第１の読み出し手段により読み出されたベクトル要素に
   対して、所定の演算を行う演算手段とを有するベクトル
   処理装置において、 該第２の読み出し手段により読み出されたベクトル要素
   から部分ベクトル指定情報を読出す手段と取り出した指
   定情報から第１の１つまたは複数のベクトル要素アドレ
   スを順次生成するアドレス生成手段と、 生成されたアドレスに従つて読み出した第１のベクトル
   要素に対する演算結果から前記部分ベクトル指定情報を
   更新する手段と、該更新結果を前記記憶手段に順次格納
   する手段とを設けたことを特徴とするベクトル処理装置
   。 ２、特許請求の範囲第１項のベクトル処理装置において
   、部分ベクトルの領域を指定する情報が該領域の上限に
   存在するベクトル要素への参照位置と下限に存在するベ
   クトル要素への参照位置からなることを特徴とするベク
   トル処理装置。