JPH0376127A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0376127A JPH0376127A JP21214889A JP21214889A JPH0376127A JP H0376127 A JPH0376127 A JP H0376127A JP 21214889 A JP21214889 A JP 21214889A JP 21214889 A JP21214889 A JP 21214889A JP H0376127 A JPH0376127 A JP H0376127A
- Authority
- JP
- Japan
- Prior art keywords
- film
- gate electrode
- insulating film
- forming
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 11
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 8
- 238000005530 etching Methods 0.000 claims abstract description 19
- 238000000034 method Methods 0.000 abstract description 18
- 239000011229 interlayer Substances 0.000 abstract 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 11
- 239000012535 impurity Substances 0.000 description 5
- 239000000758 substrate Substances 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Landscapes
- Drying Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ゲート電極が上面上の絶縁膜と側壁の絶縁膜
とで層間分離されている半導体装置の製造方法に関する
ものである。
とで層間分離されている半導体装置の製造方法に関する
ものである。
本発明は、上記の様な半導体装置の製造方法において、
全面に形成した絶縁膜のうちでゲート電極に対応する段
差部にエツチングマスクを形成し、この状態で絶縁膜を
エツチングすることによって、セルファラインコンタク
ト法等を安定的に実施することができて、高密度の半導
体装置を安定的に製造することができる様にしたもので
ある。
全面に形成した絶縁膜のうちでゲート電極に対応する段
差部にエツチングマスクを形成し、この状態で絶縁膜を
エツチングすることによって、セルファラインコンタク
ト法等を安定的に実施することができて、高密度の半導
体装置を安定的に製造することができる様にしたもので
ある。
ゲート電極を眉間分離するためにゲート電極を単一の眉
間絶縁膜で覆うと、ソース・ドレイン領域に対するコン
タクト窓をこの眉間絶縁膜に開口する必要がある。
間絶縁膜で覆うと、ソース・ドレイン領域に対するコン
タクト窓をこの眉間絶縁膜に開口する必要がある。
しかし、コンタクト窓を開口しようとすると、そのため
のマスク合せ余裕をも含めた間隔をゲート電極とコンタ
クト窓との間に確保する必要があり、半導体装置の高密
度化が難しい。
のマスク合せ余裕をも含めた間隔をゲート電極とコンタ
クト窓との間に確保する必要があり、半導体装置の高密
度化が難しい。
そこで、第３図に示す様なセルファラインコンタクト法
が考えられている。即ち、Ｓｔ基板ｌｌ上に、ゲート絶
縁膜になる５ｉ（ｈ膜１２を介して、ゲート電極になる
ポリサイド層１３とゲート電極の上面上の眉間絶縁膜に
なるＳｉｎ、膜１４とを連続的に堆積させ、これらのＳ
ｉＯ□膜１４とポリサイド層１３とをゲート電極のパタ
ーンに連続的にバターニングする。
が考えられている。即ち、Ｓｔ基板ｌｌ上に、ゲート絶
縁膜になる５ｉ（ｈ膜１２を介して、ゲート電極になる
ポリサイド層１３とゲート電極の上面上の眉間絶縁膜に
なるＳｉｎ、膜１４とを連続的に堆積させ、これらのＳ
ｉＯ□膜１４とポリサイド層１３とをゲート電極のパタ
ーンに連続的にバターニングする。
そして、ＳｉＯ□膜１４とポリサイド層１３とをマスク
にしてＳｉ基板１１中へｎ型不純物をイオン注入するこ
とによってｎ −ｉＩ域１５を形威し、５ｉｆｔ膜１６
を全面に堆積させ、ＳｉＯ□膜１６膜下６を全面エッチ
バックすることによってゲート電極の側壁を５ｉＯｔ膜
１６で形成する。
にしてＳｉ基板１１中へｎ型不純物をイオン注入するこ
とによってｎ −ｉＩ域１５を形威し、５ｉｆｔ膜１６
を全面に堆積させ、ＳｉＯ□膜１６膜下６を全面エッチ
バックすることによってゲート電極の側壁を５ｉＯｔ膜
１６で形成する。
その後、ｎ型不純物を含有する多結晶Ｓｉ膜１７を堆積
させ、ソース・ドレイン領域に対する配線のパターンに
多結晶Ｓｔ膜１７をバターニングし、多結晶Ｓｔ膜１７
からＳｔ基基板ｌｌへ不純物を拡散させてｎ ＋ａｌ域
１８を形成する。
させ、ソース・ドレイン領域に対する配線のパターンに
多結晶Ｓｔ膜１７をバターニングし、多結晶Ｓｔ膜１７
からＳｔ基基板ｌｌへ不純物を拡散させてｎ ＋ａｌ域
１８を形成する。
以上の様なセルファラインコンタクト法によれば、多結
晶Ｓｔ膜１７とｎ″領域１８とのコンタクトのためにマ
スクを用いてコンタクト窓を形成するという必要がなく
、従ってマスク合せ余裕も不要である。
晶Ｓｔ膜１７とｎ″領域１８とのコンタクトのためにマ
スクを用いてコンタクト窓を形成するという必要がなく
、従ってマスク合せ余裕も不要である。
〔発明が解決しようとする課題）
ところが、上述のセルファラインコンタクト法では、第
４図に示す様に、ポリサイドの突起によってポリサイド
層重３にパターン崩れが生じ、ＳｉＯ□膜１６膜下６で
ポリサイド層１３と多結晶Ｓｉ膜１７とが短絡する場合
がある。そしてこの様な短絡は、Ｓｉｎ、膜１６の幅が
狭い部分で特に顕著になる。
４図に示す様に、ポリサイドの突起によってポリサイド
層重３にパターン崩れが生じ、ＳｉＯ□膜１６膜下６で
ポリサイド層１３と多結晶Ｓｉ膜１７とが短絡する場合
がある。そしてこの様な短絡は、Ｓｉｎ、膜１６の幅が
狭い部分で特に顕著になる。
ＳｉＯ□膜１６膜下６均一でなく幅の狭い部分が生じる
のは、Ｓｉｎｇ膜１６の堆積時の膜厚の面内ばらつきや
、エンチング装置のエツチング速度の面内ばらつき等に
よって、オーバエ７チング量の多い部分があるからであ
る。
のは、Ｓｉｎｇ膜１６の堆積時の膜厚の面内ばらつきや
、エンチング装置のエツチング速度の面内ばらつき等に
よって、オーバエ７チング量の多い部分があるからであ
る。
従って、上述の方法では、セルファラインコンタクト法
を安定的に実施することができず、高密度の半導体装置
を安定的に製造することができない。
を安定的に実施することができず、高密度の半導体装置
を安定的に製造することができない。
本発明による半導体装置の製造方法は、ゲート電極１３
を形成する工程と、前記ゲート電極１３上に第１の絶縁
膜１４を形成する工程と、前記ゲート電極１３と前記第
１のｍ縁膜１４とを覆って全面に第２の絶縁膜１６．２
２を形成する工程と、前記第２の絶縁膜１６．２２のう
ちで前記ゲート電極１３に対応する段差部にエツチング
マスク２１を形成する工程と、前記エンチングマスク２
１を用いて前記第２の絶縁膜１６．２２をエツチングす
る工程とを夫々具備している。
を形成する工程と、前記ゲート電極１３上に第１の絶縁
膜１４を形成する工程と、前記ゲート電極１３と前記第
１のｍ縁膜１４とを覆って全面に第２の絶縁膜１６．２
２を形成する工程と、前記第２の絶縁膜１６．２２のう
ちで前記ゲート電極１３に対応する段差部にエツチング
マスク２１を形成する工程と、前記エンチングマスク２
１を用いて前記第２の絶縁膜１６．２２をエツチングす
る工程とを夫々具備している。
本発明による半導体装置の製造方法では、第２の絶縁膜
１６．２２をエツチングしても、この第２の絶縁膜１６
．２２のうちでゲート電極１３に対応する段差部はエツ
チングされない。従って、エツチング条件等に左右され
ることなく、第２の絶縁膜１６．２２から成る側壁をゲ
ート電極１３に確実に形成することができる。
１６．２２をエツチングしても、この第２の絶縁膜１６
．２２のうちでゲート電極１３に対応する段差部はエツ
チングされない。従って、エツチング条件等に左右され
ることなく、第２の絶縁膜１６．２２から成る側壁をゲ
ート電極１３に確実に形成することができる。
また、第２の絶縁膜１６．２２をエツチングしても、ゲ
ート電極１３上には第１の絶縁膜１４が残り、この第１
の絶縁膜１４がゲート電極１３の上面上の眉間絶縁膜と
なる。
ート電極１３上には第１の絶縁膜１４が残り、この第１
の絶縁膜１４がゲート電極１３の上面上の眉間絶縁膜と
なる。
以下、本発明の第１及び第２実施例を、第１図及び第２
図を参照しながら説明する。
図を参照しながら説明する。
第１図が、第１実施例を示している。この第１実施例で
も、第１Ａ図に示す様に、ＳｉＯ□膜１６膜下６までは
、第３図に示したー従来例と同様に行う。しかし、この
状態からＳｉＯ□膜１６膜下６エッチバックするのでは
なく、不純物を含有しない純粋な多結晶Ｓｔ膜２１を更
に堆積させる。
も、第１Ａ図に示す様に、ＳｉＯ□膜１６膜下６までは
、第３図に示したー従来例と同様に行う。しかし、この
状態からＳｉＯ□膜１６膜下６エッチバックするのでは
なく、不純物を含有しない純粋な多結晶Ｓｔ膜２１を更
に堆積させる。
なお、Ｓｔｏｗ膜１６の堆積は、膜質や段差被覆性等に
優れているＳｉｎ、膜を形成することができるＴＥ０１
（テトラエチルオルソシリケート）の減圧高温ＣＶＤ
によるのが好ましい。
優れているＳｉｎ、膜を形成することができるＴＥ０１
（テトラエチルオルソシリケート）の減圧高温ＣＶＤ
によるのが好ましい。
次に、多結晶Ｓｉ膜２１をＲＩＥすることによって、第
１Ｂ図に示す様に、ＳｔＯ□膜１６膜設６部に多結晶Ｓ
ｔ膜２１から成る側壁を形成する。
１Ｂ図に示す様に、ＳｔＯ□膜１６膜設６部に多結晶Ｓ
ｔ膜２１から成る側壁を形成する。
次に、Ｓｉｎ、膜１６をＲＩＥするが、Ｓｉｎ、膜１６
と多結晶Ｓｔ膜２１とのエツチング選択比を大きくする
条件を選定することによって、多結晶Ｓｉ膜２１をＳｉ
ｎｇ膜１６膜下６Ｅ時のエツチングマスクにする。
と多結晶Ｓｔ膜２１とのエツチング選択比を大きくする
条件を選定することによって、多結晶Ｓｉ膜２１をＳｉ
ｎｇ膜１６膜下６Ｅ時のエツチングマスクにする。
従って、５ｉＯ１膜１６をＲＩＥすると、第１Ｃ図に示
す様に、Ｓｉｎ、膜１６のうちで多結晶Ｓｉ膜２１から
成る側壁に覆われている段差部が、ポリサイド層１３等
の側壁として残る。
す様に、Ｓｉｎ、膜１６のうちで多結晶Ｓｉ膜２１から
成る側壁に覆われている段差部が、ポリサイド層１３等
の側壁として残る。
その後は、第１Ｄ図に示す様に、第３図に示したー従来
例と同様に、ｎ型不純物を含有する多結晶Ｓｉ膜１７の
堆積及びパターニングと、多結晶Ｓｔ膜１７からＳｉ基
板１１中への不純物拡散によるｎ゛領域１８の形成とを
行う。
例と同様に、ｎ型不純物を含有する多結晶Ｓｉ膜１７の
堆積及びパターニングと、多結晶Ｓｔ膜１７からＳｉ基
板１１中への不純物拡散によるｎ゛領域１８の形成とを
行う。
以上の様な第１実施例では、多結晶Ｓｉ膜２１から成る
側壁が５ｉ０２膜１６の段差部に対するエツチングマス
クとなっているので、５ｉ０２膜１６の堆積時の膜厚の
面内ばらつきやエツチング装置のエツチング速度の面内
ばらつき等によってＳｉＯ□膜１６のオーバエンチング
量の多い部分が生じても、ＳｉＯ２膜１６から成る側壁
の幅は確実に確保される。
側壁が５ｉ０２膜１６の段差部に対するエツチングマス
クとなっているので、５ｉ０２膜１６の堆積時の膜厚の
面内ばらつきやエツチング装置のエツチング速度の面内
ばらつき等によってＳｉＯ□膜１６のオーバエンチング
量の多い部分が生じても、ＳｉＯ２膜１６から成る側壁
の幅は確実に確保される。
従って、第４図に示した様にポリサイド層１３にパター
ン崩れが生じていても、Ｓｉｎｇ膜１６膜下６でポリサ
イド層１３と多結晶Ｓｔ膜１７とが短絡しにくい。
ン崩れが生じていても、Ｓｉｎｇ膜１６膜下６でポリサ
イド層１３と多結晶Ｓｔ膜１７とが短絡しにくい。
第２図は、第２実施例を示している。この第２実施例は
、第２Ａ図及び第２Ｂ図に示す様に、Ｓｉ基板１１上の
全面に堆積させたＳｉｎ、膜１６とＳｉｎｇ膜１２とを
全面エッチバックして５ｉ（ｈ膜１６から成る側壁を形
成するまでは、第３図に示した一従来例と同様に行う。
、第２Ａ図及び第２Ｂ図に示す様に、Ｓｉ基板１１上の
全面に堆積させたＳｉｎ、膜１６とＳｉｎｇ膜１２とを
全面エッチバックして５ｉ（ｈ膜１６から成る側壁を形
成するまでは、第３図に示した一従来例と同様に行う。
その後、第２Ｃ図に示す様に、ＴＥ０１の減圧高温ＣＶ
Ｄ等によってＳｉＯ□膜２２膜設２に堆積させ、このＳ
ｉＯ□膜２２上２２上に第１実施例と同様に多結晶Ｓｉ
膜２１を堆積させる。
Ｄ等によってＳｉＯ□膜２２膜設２に堆積させ、このＳ
ｉＯ□膜２２上２２上に第１実施例と同様に多結晶Ｓｉ
膜２１を堆積させる。
次に、第２Ｄ図に示す様に、多結晶Ｓｉ膜２１をＲＩＥ
することによって、ＳｉＯ□膜２２膜設２部に多結晶Ｓ
ｔ膜２１から戒る側壁を形成する。
することによって、ＳｉＯ□膜２２膜設２部に多結晶Ｓ
ｔ膜２１から戒る側壁を形成する。
次に、多結晶Ｓｉ膜２１をマスクにしてＳｉｎ、膜２２
をＲＩＥすることによって、第２Ｅ図に示す様に、５ｉ
Ｏｚ膜２２のうちで多結晶Ｓｉ膜２１から成る側壁に覆
われている段差部を、ポリサイド層１３等の側壁として
残す。
をＲＩＥすることによって、第２Ｅ図に示す様に、５ｉ
Ｏｚ膜２２のうちで多結晶Ｓｉ膜２１から成る側壁に覆
われている段差部を、ポリサイド層１３等の側壁として
残す。
その後は、第１図に示した第１実施例や第３図に示した
一従来例と同様の工程を実施する。
一従来例と同様の工程を実施する。
以上の様な第２実施例でも、Ｓｉｎ、膜１６．２２から
戒る側壁の幅を確実に確保することができる。
戒る側壁の幅を確実に確保することができる。
【図面の簡単な説明】
第１図及び第２図は本発明の夫々第１及び第２実施例を
順次に示す側断面図、第３図及び第４図は本発明の一従
来例によって製造した半導体装置の側断面図である。 なお図面に用いた符号において、 １３ ・・−・・−ポリサイド層１４−・−・−
・・−一−−−−−−−−・ＳｉＯ□膜１６・・−・・
−・−・−・・−５ｉＯｚ膜２１−−−−−・−−−−
−−−−−−−−・多結晶Ｓｉ膜２２ ・−・−５
ｉＯ□膜 である。
順次に示す側断面図、第３図及び第４図は本発明の一従
来例によって製造した半導体装置の側断面図である。 なお図面に用いた符号において、 １３ ・・−・・−ポリサイド層１４−・−・−
・・−一−−−−−−−−・ＳｉＯ□膜１６・・−・・
−・−・−・・−５ｉＯｚ膜２１−−−−−・−−−−
−−−−−−−−・多結晶Ｓｉ膜２２ ・−・−５
ｉＯ□膜 である。
Claims (1)
- 【特許請求の範囲】 ゲート電極を形成する工程と、 前記ゲート電極上に第１の絶縁膜を形成する工程と、 前記ゲート電極と前記第１の絶縁膜とを覆って全面に第
２の絶縁膜を形成する工程と、 前記第２の絶縁膜のうちで前記ゲート電極に対応する段
差部にエッチングマスクを形成する工程と、 前記エッチングマスクを用いて前記第２の絶縁膜をエッ
チングする工程とを夫々具備する半導体装置の製造方法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21214889A JPH0376127A (ja) | 1989-08-18 | 1989-08-18 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21214889A JPH0376127A (ja) | 1989-08-18 | 1989-08-18 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0376127A true JPH0376127A (ja) | 1991-04-02 |
Family
ID=16617685
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21214889A Pending JPH0376127A (ja) | 1989-08-18 | 1989-08-18 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0376127A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5301656A (en) * | 1991-04-19 | 1994-04-12 | Olympus Optical Co., Ltd. | Endoscope |
| US8684342B2 (en) | 2007-01-26 | 2014-04-01 | Nhk Spring Co., Ltd. | Coil spring |
-
1989
- 1989-08-18 JP JP21214889A patent/JPH0376127A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5301656A (en) * | 1991-04-19 | 1994-04-12 | Olympus Optical Co., Ltd. | Endoscope |
| US8684342B2 (en) | 2007-01-26 | 2014-04-01 | Nhk Spring Co., Ltd. | Coil spring |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09181180A (ja) | 半導体集積回路及びその製造方法 | |
| JPH09205145A (ja) | 集積回路及びその製造方法 | |
| US6194257B1 (en) | Fabrication method of gate electrode having dual gate insulating film | |
| US4030952A (en) | Method of MOS circuit fabrication | |
| JPH0376127A (ja) | 半導体装置の製造方法 | |
| US5763324A (en) | Method of manufacturing a semiconductor device with improved uniformity of buried conductor in contact holes | |
| JPH07161806A (ja) | 半導体装置の製造方法 | |
| US3967364A (en) | Method of manufacturing semiconductor devices | |
| JPH0653334A (ja) | 半導体装置の製造方法 | |
| JPS63306643A (ja) | 半導体装置の製造方法 | |
| JPS63299142A (ja) | 多層配線構造を有する半導体装置の製造方法 | |
| JPH045823A (ja) | 半導体装置及びその製造方法 | |
| JPH1012868A (ja) | 半導体装置及びその製造方法 | |
| JPH08153795A (ja) | コンタクト孔の形成方法 | |
| JPH07122518A (ja) | コンタクト電極の形成方法 | |
| JPH02156537A (ja) | 半導体装置の製造方法 | |
| JPH04123458A (ja) | 半導体装置の製造方法 | |
| KR100329750B1 (ko) | 반도체소자제조방법 | |
| KR950013791B1 (ko) | 매립 형태의 콘택 위에 게이트전극 형성방법 | |
| JPH01120026A (ja) | 半導体装置の製造方法 | |
| JPS63102340A (ja) | 半導体装置の製造方法 | |
| KR0172541B1 (ko) | 다층 금속 배선 형성방법 | |
| KR920000630B1 (ko) | 반도체장치 제조방법 | |
| JP2574910B2 (ja) | 半導体装置の製造方法 | |
| KR100237758B1 (ko) | 반도체 소자의 금속라인 형성 방법 |