JPS63244747A - 樹脂封止型集積回路装置及びその製造方法 - Google Patents

樹脂封止型集積回路装置及びその製造方法

Info

Publication number
JPS63244747A
JPS63244747A JP62078550A JP7855087A JPS63244747A JP S63244747 A JPS63244747 A JP S63244747A JP 62078550 A JP62078550 A JP 62078550A JP 7855087 A JP7855087 A JP 7855087A JP S63244747 A JPS63244747 A JP S63244747A
Authority
JP
Japan
Prior art keywords
integrated circuit
resin
holes
conductor wiring
circuit device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62078550A
Other languages
English (en)
Other versions
JPH0511660B2 (ja
Inventor
Hiromichi Sawatani
沢谷 博道
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP62078550A priority Critical patent/JPS63244747A/ja
Priority to KR1019880003591A priority patent/KR910001419B1/ko
Publication of JPS63244747A publication Critical patent/JPS63244747A/ja
Priority to US07/506,251 priority patent/US5083189A/en
Publication of JPH0511660B2 publication Critical patent/JPH0511660B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4911Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的コ (産業上の利用分野) この発明はリードフレームのアイランド上に固定された
集積回路を樹脂封止して成る樹脂封止型集積回路装置及
びその製造方法に関する。
(従来の技術) リードフレームのアイランド上に集積回路を固定して成
る集積回路装置においては、半導体チップをじんあいか
ら保護する目的等のために、一般に、上記集積回路を封
止するようになっている。
この封止の方法として、気密封止方法や樹脂封止方法が
ある。
第3図に樹脂封止型の集積回路装置の一例を示す。図に
おいて、11はリードフレームのアイランドであり、1
2は同じくリードである。13は上記アイランド11上
に固定された集積回路である。14は、アイランド11
.リード12の基端部並びに集積′回路13を一体的に
封止する樹脂である。
上記集積回路13は例えばハイブリッド型の集積回路で
ある。すなわち、この集積回路13は、アイランド11
上に接着剤等によシ固定された絶縁基板131と、この
絶縁基板131上に接着剤等により固定された複数の半
導体チップ132を有する。
絶縁基板131上には、導体配線133が形成されてい
る。この導体配線133、半導体チップ132の電極、
リード12は適宜ワイヤ134によって接続されている
第4図は、樹脂封止型集積回路装置の他の例の構成を示
す断面図である。この樹脂封止型集積回路装置は、絶縁
基板131に孔135を形成し、一部の半導体チップ1
32をこの孔135を介して接着剤等によりアイランド
12に直接固定した点を除けば、先の第2図に示す装置
とほぼ同じ構成を有する。したがって、第4図において
、先の第3図とほぼ同一機能を果す部分には同一符号を
付す。
以上樹脂封止型集積回路装置の構成を2つ程説明したが
、この樹脂封止型集積回路装置においては、集積回路1
3をじんあい等から保護できる反面、次のような問題を
有していた。
(1)tず、1つは、t!ツケージ内への水分の侵入に
よる集積回路装置の機能破壊時間が短かいことである。
すなわち、水分が・やツケージ内に侵入すると、樹脂1
4と絶縁基板131との境界面において、導体配線13
3間にリーク電流が流れることがあるが、このリーク電
流が多いと、集積回路装置の機能が破壊される。樹脂封
止型集積回路装置の場合、水分の侵入量が多いため、上
記機能破壊が短時間に起きる可能性が高いわけである。
この問題は、高集積化に伴なって、導体配線133の間
隔が狭くなった場合、特に顕著に現れる。
例えば、デュアルインラインパッケージ(DIP)梨の
樹脂封止型集積回路装置の場合、配線間隔0.2雪〜1
.0圏、配線間印加電圧的30Vという条件で、蒸気加
圧処理による長期信頼性試験を行なってみると、100
時間前後でリーク電流が10μAオーダに達し、機能破
壊が生ずることが確かめられている。この破壊時間は、
表面実装の薄型タイプの樹脂封止型集積回路装置におい
ては、市場での信頼性において問題となる時間である。
したがって、樹脂封止型集積回路装置の進展、拡大を図
るには、破壊時間を伸ばすことが必須の要件となる。
(2)また、1つは、熱ストレスにより、導体配線13
3が断線し九り、よじれたり(ひどい場合は71−トす
る)して、機能破壊が生じる可能性が高いことである。
この問題は、導体配線133の幅が細かうたり、間隔が
狭い場合、さらには導体配線133が柔らかい材料でで
きている場合に、特に顕著に現れる。例えば、線幅が1
00μm以下の場合、−65°7200℃の温度サイク
ルを30分ごとに繰り返すことにより、断線やよじれが
生じることが確かめられている。
(3)また、1つは導体配線133を横切るワイヤ13
4に垂れ下がり等の変形が生じて、シ冒−トが生ずる危
険性が高いということである。
(4)さらに、1つは絶縁基板131上での導体配線1
33の[I積比率が高くなると、絶縁基板131と樹脂
14との密着率が低下するということである。
そして、密着率が低下すると、上述した(1)の問題等
が生じることになる。
(発明が解決しようとする問題点) 以上述べ念ように樹脂封止型集積回路装置は、従来、水
分の侵入による機能破壊時間が短いという問題、熱スト
レスにより断線やショートが生じやすいという問題、ワ
イヤの変形によるショートが生じやすいという問題、導
体配線の面積比率の増大に伴ない樹脂の密着率が低下す
るという問題を有していた。
そこで、この発明は、上記問題を解決し、高い信頼性を
得ることができる樹脂封止型集積回路装置及びその製造
方法を提供することを目的とする。
[発明の構成] (問題点を解決するための手段) 上記目的を達成する念めにこの発明は、導体層の電極取
り出し部に対応する部分に孔を有する絶縁被膜により、
上記導体層が被覆されているような構成を有するもので
ある。
また、この発明は、上述したような構成を得るために、
まず、導体層の!極数り出し部に対応する部分に孔を有
する絶縁被膜を上記導体層に被せる。次に、上記導体層
の電極取出し部に、上記孔を介してワイヤを接続するよ
うにしたものである。
(作用) 上記構成によれば、ノッケージ内に侵入した水分が導体
層に到達するのを、この導体層を被覆テる絶縁被膜によ
って阻止することができるので。
浸入水分による機能破壊を極力抑えることができる。
また、上記絶縁被膜により熱ストレスが導体層に直接伝
わるのを防ぐことができるので、熱ストレスによる1体
配線の断線やショートを極力抑えることができる。
また、上記絶縁被膜により、ワイヤが導体層等に接触す
るのを防ぐことができるので、ワイヤの変形によるショ
ートを極力抑えることができる。
さらに、絶縁被膜は金属等より成る導体層に比べ、樹脂
との密着性が良いので、導体層の面積比率が高くなって
も、樹脂との密着率の低下を抑えることができる。
(実施例) 以下、図面を参照してこの発明の実施例を詳細に説明す
る。
第1図はこの発明の一実施例の構成を示す断面図である
。図において、21はリードフレームのアイランドであ
り、22は同じくリードである。
23は上記アイランド21上に固定された集積回路であ
る。24は、アイランド21.リード22の基端部並び
に集積回路23を一体的に封止する樹脂である。
上記集積回路23は例えばハイブリッド型の集積回路で
ある。すなわち、集積回路231−1.アイランド21
上に接着剤等により固定された絶縁基板231と複数の
半導体チップ232を有する。これら複数の半導体チッ
プ232の一部は接着剤等により絶縁基板231上に固
定されている。また、一部は、絶縁基板232に形成さ
れた孔233を介して接着剤等によりアイランド21に
直接固定されている。絶縁基板231の上には、導体配
線234が形成されている。この導体配線234、半導
体チップ232の′?!E極、リード22はワイヤ23
5によりて適宜接続されている。
次にこの発明の特徴を成す部分について説明する。
第1図において、25は導体配線234を被覆する絶縁
被膜である。この絶縁被膜25は、導体配線234の電
極取出し部に対応する部分に孔26を有する。そして、
この孔26を介して導体配線234の電極取出し部にワ
イヤ235が接続されている。
なお、上記絶縁被膜25は例えばポリイミド等の絶縁物
によって50μm〜100μm程度の膜厚を有するよう
に形成されている。
上記絶縁被膜25による上記導体配線234の被覆及び
ワイヤ235の接続は次のような方法でなされる。
まず、上記絶縁被膜25は、導体配線234の電極取り
出し部に対応する部分に孔26を形成されたフィルムと
して予じめ用意される。そして、この絶縁フィルムを、
上記電極取り出し部と孔26との位置合わせをしながら
、絶縁基板234に被せ、接着剤等により゛固着するこ
とにょシ、導体配線234の被覆が終了する。この後、
上記孔26を介してワイヤ235を導体配線234の電
極取り出し部に接続する。
以上により、導体配線234の被覆及びワイヤ235の
接続が終了する。
なお、絶縁フィルムへの孔26の形成VCは、例えば、
薬品によるエツチング処理、機械的なプレス処理、光反
応を利用し次処理を用いることができる。
また、絶縁フィルムを導体配線234に固着するための
接着剤は、例えば、予じめ絶縁フィルムに塗布しておけ
ばよい。
以上説明したよりなこの実施例によれば、次のような効
果を得ることができる。
(1)まず、絶縁被膜25によりて、ノクツケージ内に
侵入した水分が導体配線234に到達するのを極力阻止
することができる。これにより、導体配線234間のリ
ーク電流を小さくすることができ、侵入水分による機能
破壊を抑えることができる。実験の結果、現在、リーク
電流がμAオーダであるのに対し、この実施例では、こ
れをnAオーダさら゛にはPAオーダまで抑えられるこ
とが確められた。これにより、樹脂封止型集積回路装置
の適用範囲、応用範囲を大幅に拡大することができる。
ま之、水分の阻止はリーク電流の減少だけでなく、印加
電圧の高圧化も実現することができ、この意味において
も、樹脂封止型集積回路装置の適用範囲、応用範囲を拡
大することができる。
(2)また、上記絶縁被膜25により熱ストレスが導体
配線234に直接伝わるのを防ぐことができるので、熱
ストレスによる導体配線234の断線やショートを極力
抑えることができる。
また、上記絶縁被膜25により、ワイヤ235が導体配
線234に接触するのを防ぐことができるので、ワイヤ
235の変形によるショートを極力抑えることができる
(3)さらに、絶縁液1I25は金属等より成る導体配
線234に比べ、樹脂24との密着性の方が良いので、
導体配線234の面積比率が高くなっても、樹脂24の
密着率の低下を抑えることができる。
(4)また、絶縁物によりて導体配線234を被覆し、
絶縁被膜25を形成することは、通常の被膜形成処理で
簡単に行なうことができるので、何ら生産性を落丁こと
なく、樹脂封止型集積回路を製造することができる。
(5)また、導体配線234を孔26のあいた絶縁被膜
25で被覆するのに、予じめ孔26のあいた絶縁フィル
ムを用意し、これを導体配線234に被せるようにした
ので、導体配線234を傷つけたり、複雑なエツチング
コントロールを必要としない利点がある。すなわち、孔
26のあいた絶縁被膜25で導体配線234を被覆する
方法としては、この他にも、例えば絶縁被膜25で導体
配線234を被覆した後、孔26を形成する方法が考え
られる。
しかし、この方法では、孔26を形成する際導体配線2
34を傷つけたり、エツチングで孔26を形成する場合
には、導体配線234を傷つけないようにするためのエ
ツチングレートのコントロールが困難となる。これに対
し、この実施例では、予じめ孔26の形成された絶縁フ
ィルムを被せるので、このような問題が生じないわけで
ある。
(6)I!た、ワイヤ235を導体配線234の電極取
り出し部に接続するのに、孔26が形成された絶縁被膜
25により導体配線234を被覆してから接続するよう
にしたので、ワイヤ235の断線等を防止することがで
きる。すなわち、絶縁被膜で被覆された導体配線234
を得るのに、まず、ワイヤ235を導体配線234の電
極取シ出し部に接続してから、導体配線234に絶縁物
を塗布する方法が考えられる。しか゛し、この方法では
、絶縁物を塗布する際、ワイヤ235の断線等が生じる
危険性が高い。これに対し、この実施例では、孔26を
有する絶縁被膜25で導体配線234を被覆してから、
ワイヤ235を接続するようにしたので、このような問
題は生じない。
次に、第2図の断面図を用いてこの発明の他の実施例を
説明する。
先の実施例では、ハイブリッド型の集積回路を備えた樹
脂封止型集積回路装置にこの発明を適用する場合を説明
したが、この実施例は、モノリシック型の集積回路を備
えた樹脂封止型集積回路装置にこの発明を適用したもの
である。
第2図において、31はリードフレームのアイランドで
あり、32は同じくリードである。33はアイランド3
ノ上に接着剤等により固定された半導体チップである。
半導体チップ33の電極はリード32と電気的に接続さ
、れる、この場合、一般には、半導体チップ33の電極
とリード32との距離が長いために、両者は直接接続さ
れることはなく、アイランド31とリード32との間に
設けられ九ノ9ツド34を介して接続される。このノ4
ツド34は例えば絶縁物から成る支持台35上に形成さ
れ、ワイヤ36を介してリード32及び半導体チツ″f
33の電極に接続されている。そして、このパッド34
は、半導体チップ33等とともに、樹脂37によって一
体的に封止されている。
このような構成において、この実施例では、ノクラド3
4を電極取出し部38を残して絶縁被膜39で被覆する
ようにしたものである。
このような構成によれば、水分による隣接パッド38間
のショートの防止等、先の実施例と同様な効果を得るこ
とができる。
このようにこの発明の特徴を成す絶縁被膜に上る被覆は
、絶縁基板上の導体配線だけでなく、上述したパッド等
、樹脂封止される導体層一般に適用可能なものである。
また、以上の説明では、導体層において、電極取出し部
を除く全ての部分を絶縁被膜により被覆する場合を説明
したが、発明の目的を達成することができる範囲で、被
覆部分を少なくするようにしてもよい。
また、この発明は、複数の絶縁基板を一体的に樹脂封止
してなる装置にも適用可能なことは勿論である。
この他にもこの発明は、発明の要旨を逸脱しない範囲で
種々様々変形実施可能なことは勿論である。
[発明の効果コ 以上述べたようにこの発明によれば、樹脂封止型集積回
路装置の耐湿特性、熱ストレス特性並びに樹脂密着率の
向上を図ることができるとともに、ワイヤの変形による
ショートを防止することができる。
【図面の簡単な説明】
第1図はこの発明の一実施例の構成を示す断面図、第2
図は同じく他の実施例の構成を示す断面図、第3図及び
第4図はそれぞれ従来の樹脂封止型集積回路装置の異な
る構成を示す断面図である。 21.31・・・アイランド、22.32・・・リード
、23・・・集積回路、24.37・・・樹脂、25 
、39・・・絶縁被膜、;j6,3B・・・電極取出し
部、23゜232・・・半導体チップ、34・・・パッ
ド、35・・・支持台、36 、235・・・ワイヤ、
231・・・絶縁基板、233・・・孔、234・・・
導体配線。

Claims (2)

    【特許請求の範囲】
  1. (1)少なくとも導体層の電極取り出し部に対応する部
    分に孔を有する絶縁被膜により、上記導体層が被覆され
    ていることを特徴とする樹脂封止型集積回路装置。
  2. (2)少なくとも導体層の電極取り出し部に対応する部
    分に孔を有する絶縁被膜を、上記導体層に被せる第1の
    工程と、 上記絶縁被膜を被せられた上記導体層の上記電極取り出
    し部に、上記孔を介してワイヤを接続する第2の工程と
    、 を具備してなることを特徴とする樹脂封止型集積回路装
    置の製造方法。
JP62078550A 1987-03-31 1987-03-31 樹脂封止型集積回路装置及びその製造方法 Granted JPS63244747A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP62078550A JPS63244747A (ja) 1987-03-31 1987-03-31 樹脂封止型集積回路装置及びその製造方法
KR1019880003591A KR910001419B1 (ko) 1987-03-31 1988-03-31 수지봉합형 집적회로장치
US07/506,251 US5083189A (en) 1987-03-31 1990-04-09 Resin-sealed type IC device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62078550A JPS63244747A (ja) 1987-03-31 1987-03-31 樹脂封止型集積回路装置及びその製造方法

Publications (2)

Publication Number Publication Date
JPS63244747A true JPS63244747A (ja) 1988-10-12
JPH0511660B2 JPH0511660B2 (ja) 1993-02-16

Family

ID=13665025

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62078550A Granted JPS63244747A (ja) 1987-03-31 1987-03-31 樹脂封止型集積回路装置及びその製造方法

Country Status (1)

Country Link
JP (1) JPS63244747A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09232500A (ja) * 1996-02-23 1997-09-05 Nec Corp マルチチップ半導体装置
JP2009059759A (ja) * 2007-08-30 2009-03-19 Asmo Co Ltd 樹脂封止型半導体装置
CN102460667A (zh) * 2009-06-08 2012-05-16 松下电器产业株式会社 电子部件安装结构体的制造方法以及电子部件安装结构体
US9324639B2 (en) 2014-07-03 2016-04-26 Stmicroelectronics S.R.L. Electronic device comprising an improved lead frame
WO2022042998A1 (en) 2020-08-27 2022-03-03 Hitachi Energy Switzerland Ag Power semiconductor module and manufacturing method

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52120549U (ja) * 1975-10-20 1977-09-13
JPS6130067A (ja) * 1984-07-23 1986-02-12 Nec Kansai Ltd ハイブリツドic

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52120549U (ja) * 1975-10-20 1977-09-13
JPS6130067A (ja) * 1984-07-23 1986-02-12 Nec Kansai Ltd ハイブリツドic

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09232500A (ja) * 1996-02-23 1997-09-05 Nec Corp マルチチップ半導体装置
JP2009059759A (ja) * 2007-08-30 2009-03-19 Asmo Co Ltd 樹脂封止型半導体装置
CN102460667A (zh) * 2009-06-08 2012-05-16 松下电器产业株式会社 电子部件安装结构体的制造方法以及电子部件安装结构体
US9324639B2 (en) 2014-07-03 2016-04-26 Stmicroelectronics S.R.L. Electronic device comprising an improved lead frame
WO2022042998A1 (en) 2020-08-27 2022-03-03 Hitachi Energy Switzerland Ag Power semiconductor module and manufacturing method
DE212021000445U1 (de) 2020-08-27 2023-06-07 Hitachi Energy Switzerland Ag Leistungshalbleitermodul

Also Published As

Publication number Publication date
JPH0511660B2 (ja) 1993-02-16

Similar Documents

Publication Publication Date Title
JP3499202B2 (ja) 半導体装置の製造方法
US5654584A (en) Semiconductor device having tape automated bonding leads
US5556810A (en) Method for manufacturing a semiconductor device wherein a semiconductor chip is connected to a lead frame by metal plating
KR950704838A (ko) 영역 어레이 상호접속칩의 tab시험(tab testing of area array interconnected chips)
JPH02201948A (ja) 半導体装置パッケージ
JPS63244747A (ja) 樹脂封止型集積回路装置及びその製造方法
JPH01192125A (ja) 半導体装置の実装構造
JPH06204390A (ja) 半導体装置
KR100207902B1 (ko) 리드 프레임을 이용한 멀티 칩 패키지
JPS61147555A (ja) 半導体装置
JPS62296541A (ja) 樹脂封止型半導体装置
JP4562950B2 (ja) 半導体装置およびその製造方法
JPH04278548A (ja) 樹脂封止型半導体装置
JP3337526B2 (ja) パッケージ型半導体部品の構造
JP2862108B2 (ja) 半導体集積回路
JP2928611B2 (ja) 樹脂封止半導体装置
KR20000007325A (ko) 칩 온 칩 구조를 갖는 반도체 패키지 및 그 제조 방법
JPS617638A (ja) 半導体装置
JPH0448769A (ja) 半導体装置
JPH10163410A (ja) 半導体装置およびその製造方法
JPH04251967A (ja) 樹脂封止型半導体装置
JPS63107126A (ja) 半導体装置
KR20110061832A (ko) 반도체 칩 및 이를 이용한 반도체 패키지
KR0152576B1 (ko) 센터 패드를 갖는 적층칩 패키지
KR200179421Y1 (ko) 적층형 반도체 패캐이지

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees