KR20000007325A - 칩 온 칩 구조를 갖는 반도체 패키지 및 그 제조 방법 - Google Patents

칩 온 칩 구조를 갖는 반도체 패키지 및 그 제조 방법 Download PDF

Info

Publication number
KR20000007325A
KR20000007325A KR1019980026610A KR19980026610A KR20000007325A KR 20000007325 A KR20000007325 A KR 20000007325A KR 1019980026610 A KR1019980026610 A KR 1019980026610A KR 19980026610 A KR19980026610 A KR 19980026610A KR 20000007325 A KR20000007325 A KR 20000007325A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
chip
semiconductor
attached
adhesive
Prior art date
Application number
KR1019980026610A
Other languages
English (en)
Inventor
남시백
김동국
Original Assignee
윤종용
삼성전자 주식회사
김덕중
페어차일드코리아반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사, 김덕중, 페어차일드코리아반도체 주식회사 filed Critical 윤종용
Priority to KR1019980026610A priority Critical patent/KR20000007325A/ko
Publication of KR20000007325A publication Critical patent/KR20000007325A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074—Stacked arrangements of non-apertured devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Die Bonding (AREA)

Abstract

본 발명은 칩 온 칩 구조를 갖는 반도체 패키지에 관한 것으로, 반도체 칩 상에 적층된 반도체 칩 사이의 양호한 절연성 접착층을 형성하기 위하여, 반도체 칩 상에 반도체 칩을 적층하는데 있어서, 균일한 두께로 형성되는 젤리 상태의 절연성 접착제 또는 양면 접착성이 있는 폴리이미드 테이프를 이용하여 반도체 칩 상에 반도체 칩을 적층하는 칩 온 칩 구조를 갖는 반도체 패키지 및 그 제조 방법을 제공한다.

Description

칩 온 칩 구조를 갖는 반도체 패키지 및 그 제조 방법(Semiconductor package having chip on chip structure and method for manufacturing thereof)
본 발명은 반도체 패키지 및 그 제조 방법에 관한 것으로, 더욱 상세하게는 반도체 칩 상부에 반도체 칩이 적층된 칩 온 칩(chip on chip) 구조를 갖는 반도체 패키지 및 그 제조 방법에 관한 것이다.
통상적인 반도체 패키지는 하나의 반도체 칩이 탑재되는 것이 일반적이다. 그러나 최근에는 다기능을 가지면서 패키지의 크기는 더 작아지는 다기능 소형의 패키지에 대한 요구가 점점 많아지고 있다. 이러한 다기능 소형 패키지를 구현하기 위해서 하나의 패키지에 2개 이상의 반도체 칩을 탑재시키는 실장 방법이 연구되고 있다.
현재 하나의 패키지에 2개 이상의 반도체 칩을 탑재시키는 방법으로는 다음과 같은 것이 있다. 첫째로 반도체 칩들을 인쇄회로기판 또는 리드 프레임의 다이 패드에 나란히 실장시키는 즉, 반도체 칩을 수평구조로 실장시키는 방법이 있다. 그러나, 수평으로 반도체 칩들이 실장된 패키지는 그 면적이 크기 때문에, 패키지의 실장 면적이 커지는 단점이 있다.
둘째로 반도체 칩들을 다이 패드에 수직으로 적층하여 실장하는 즉, 칩 온 칩 구조로 실장시키는 방법이 있다. 칩 온 칩 구조의 반도체 패키지는 기존의 패키지보다는 두껍지만, 두 개 이상의 반도체 칩을 실장할 수 있으며, 기존의 반도체 패키지와 동일한 실장 면적을 갖는 장점을 가지고 있다.
도 1 및 도 2를 참조하여 칩 온 칩 구조를 갖는 종래 기술에 따른 반도체 패키지에 관하여 설명하겠다. 도 1 및 도 2를 참조하면, 칩 온 칩 구조를 갖는 반도체 패키지로서 트랜지스터 패키지(10)가 도시되어 있는데. 트랜지스터 패키지(10)는 리드 프레임(20)의 다이 패드(22) 상에 도전성 접착제(16)에 의해 제 1 반도체 칩(12)이 부착되고, 제 2 반도체 칩(14)은 제 1 반도체 칩(12) 상에 절연성 접착제(18)에 의해 부착된다. 제 1 반도체 칩과 제 2 반도체 칩의 전극 패드(13, 15)는 본딩 와이어(32)에 의해 리드(23)와 전기적으로 연결된다. 그리고, 반도체 칩들(12, 14)과 본딩 와이어(23)를 포함한 전기적 연결 부분이 성형 수지에 의해 성형되어 패키지 몸체(34)를 형성한다. 트랜지스터 패키지(10)의 경우에, 통상적으로 제 1 반도체 칩(12)은 트랜지스터 소자이고, 제 2 반도체 칩(14)은 제어 소자이다.
이와 같은 칩 온 칩 구조를 갖는 반도체 패키지에 있어서, 제 1 반도체 칩(12) 상에 제 2 반도체 칩(14)을 부착시키는 공정은 액상의 절연성 접착제(18) 일정량을 제 1 반도체 칩(12) 상에 도팅(dotting)한 후 도팅된 절연성 접착제(18)를 제 2 반도체 칩(14)으로 눌러 도팅된 절연성 접착제(18)를 제 2 반도체 칩(14)의 하부면의 전면에 퍼지게 하여 제 2 반도체 칩(14)을 제 1 반도체 칩(12) 상에 부착시키고, 경화를 통하여 부착 공정을 완료하게 된다.
그런데, 이러한 액상의 절연성 접착제(18)를 사용하기 때문에 다음과 같은 문제점이 야기될 수 있다.
첫째, 제 1 반도체 칩(12) 상에 도팅된 액상의 절연성 접착제(18)를 눌러 제 2 반도체 칩(14)을 부착하기 때문에, 제 1 반도체 칩(12)과 제 2 반도체 칩(14) 사이의 절연성 접착제(18)의 두께가 얇으며, 균일한 두께로 형성하는 것이 용이하지 못하다. 따라서, 제 1 반도체 칩(12)과 제 2 반도체 칩(14) 사이의 절연성이 떨어져 안정된 절연성이 요구되는 반도체 제품에서는 사용상의 제한을 받을 수 있다.
둘째, 절연성 접착제(18)의 층을 두껍게 형성하기 위하여 다량의 액상의 절연성 접착제(18)를 제 1 반도체 칩(12) 상에 도팅할 경우에, 절연성 접착제(18)의 점도에 따른 퍼짐성으로 인하여 제 2 반도체 칩(14)을 제 1 반도체 칩(12)을 향하여 소정의 압력으로 누르는 과정에서 액상의 절연성 접착제(18)가 제 1 반도체 칩(12) 상에 퍼져 제 1 반도체 칩의 전극 패드(13)를 침범할 우려가 있다. 이와 같은 불량이 발생될 경우, 전극 패드(13)에 본딩된 본딩 와이어(32a) 부분이 전극 패드(13)에서 뜨는 불량이 발생될 수 있다. 한편, 전술된 바와 같이 다량의 절연성 접착제를 제 1 반도체 칩 상에 도팅하지 않더라도 도팅되는 절연성 접착제의 점도에 따른 퍼짐성으로 인하여 발생될 수 있다.
따라서, 본 발명의 목적은 반도체 칩과 반도체 칩 사이의 칩 접착 공정 이후에 일정한 두께를 유지할 수 있는 절연성 접착층이 형성된 칩 온 칩 구조의 반도체 패키지 및 그 제조 방법을 제공하는 데 있다.
본 발명의 다른 목적은 반도체 칩과 반도체 칩 사이에 양호한 절연성을 유지할 수 있는 절연성 접착층이 형성된 칩 온 칩 구조의 반도체 패키지 및 그 제조 방법을 제공하는 데 있다.
도 1은 종래 기술에 따른 칩 온 칩 구조를 갖는 반도체 패키지의 나타내는 평면도,
도 2는 도 1의 2-2선 단면도,
도 3은 본 발명의 실시예에 따른 반도체 패키지의 제조 방법을 나타내는 공정도,
도 4 내지 6은 도 3의 제조 방법의 각 단계들을 보여주는 단면들로서,
도 4는 접착 테이프에 부착된 웨이퍼가 절삭되는 단계를 보여주는 단면도,
도 5는 접착 테이프에 아래에 자외선이 조사되는 단계를 보여주는 단면도,
도 6은 접착 테이프 상의 제 2 반도체 칩을 제 1 반도체 칩 상부에 부착하는 상태를 보여주는 부분 단면도,
도 7은 본 발명의 다른 실시예에 따른 폴리이미드 테이프를 이용한 칩 온 칩 구조를 갖는 반도체 패키지를 나타내는 평면도,
도 8은 도 7의 8-8선 단면도이다.
* 도면의 주요 부분에 대한 설명 *
51 : 제 2 웨이퍼 52, 82 : 제 1 반도체 칩
54, 84 : 제 2 반도체 칩 56, 86 : 도전성 접착제
58 : 절연성 접착제 59 : 접착 테이프
60, 90 : 리드 프레임 62, 92 : 다이 패드
75 : 콜렛 80 : 반도체 패키지
83, 85 : 전극 패드 88 : 폴리이미드 테이프
94 : 리드부 96 : 패키지 몸체
98 : 본딩 와이어
상기 목적을 달성하기 위하여, 본 발명은 외부 접속 단자를 갖는 기판과, 기판의 일면에 부착되며, 복수의 전극 패드가 형성된 제 1 반도체 칩과, 제 1 반도체 칩의 상부면에 부착될 제 2 반도체 칩과, 제 1 반도체 칩의 상부면에 제 2 반도체 칩의 하부면을 접착시키는 절연성 접착제로서, 절연성 접착제는 젤리 상태로 소정의 두께로 형성되며, 경화 공정에 의해 제 1 반도체 칩의 상부면에 제 2 반도체 칩의 하부면을 접착시키는 절연성 접착제와, 제 1 및 제 2 반도체 칩과 기판의 외부 접속 단자를 전기적으로 연결하는 전기적 연결 수단 및 기판에 부착된 제 1 반도체 칩, 제 2 반도체 칩 및 전기적 연결 수단이 성형된 패키지 몸체를 포함하는 칩 온 구조를 갖는 반도체 패키지를 제공한다.
하나의 바람직한 실시 양태에 있어서, 본 발명에 따른 기판은, 제 1 반도체 칩이 실장될 수 있는 다이 패드와, 다이 패드에 대향하여 형성된 외부 접속 단자인 복수개의 리드를 갖는 리드 프레임이다.
본 발명에 있어서, 제 1 반도체 칩의 전극 패드는 제 1 반도체 칩의 상부면의 가장자리에 형성되며, 제 2 반도체 칩은 제 1 반도체 칩의 전극 패드 안쪽의 영역에 부착되는 것이 바람직하다.
본 발명에 따른 절연성 접착제로서 젤리 상태의 에폭시 접착제를 사용하는 것이 바람직하다.
본 발명은 또한 (a) 테이프 상에 젤리 상태의 소정의 두께를 갖는 절연성 접착제가 형성된 접착 테이프를 준비하는 단계와, (b) 절연성 접착제 상에 복수의 제 2 반도체 칩이 형성된 웨이퍼를 부착하는 단계와, (c) 테이프 상의 절연성 접착제와 웨이퍼를 절삭하여 절연성 접착제가 부착된 개별 제 2 반도체 칩으로 절삭하는 단계와, (d) 제 1 반도체 칩을 외부 접속 단자를 갖는 기판에 부착하는 단계와, (e) 제 1 반도체 칩 상에 절연성 접착제가 부착된 개별 제 2 반도체 칩을 부착하는 단계와, (f) 제 1 및 2 반도체 칩과 기판의 외부 접속 단자를 전기적으로 연결하는 단계 및 (g) 제 1 및 제 2 반도체 칩과 전기적으로 연결된 부분을 성형하는 단계를 포함하는 칩 온 칩 구조를 갖는 반도체 패키지의 제조 방법을 제공한다.
본 발명에 따른 접착 테이프로는 에폭시 계열의 절연성 접착제와, 폴리올레핀 성분의 테이프로 구성된 테이프를 사용하는 것이 바람직하다.
본 발명에 따른 (e) 단계는, 절연성 접착제를 150℃ 내지 200℃에서 약 1시간 동안 경화시켜 제 1 반도체 칩 상에 제 2 반도체 칩을 부착하는 것이 바람직하다.
본 발명은 또한 외부 접속 단자를 갖는 기판과, 기판의 일면에 부착되며, 상부면에 복수의 전극 패드가 형성된 제 1 반도체 칩과, 제 1 반도체 칩의 상부면에 부착될 제 2 반도체 칩과, 제 1 반도체 칩과 제 2 반도체 칩 사이에 개재되어 제 2 반도체 칩을 제 1 반도체 칩에 부착시키는 양면 접착성이 있는 폴리이미드 테이프와, 제 1 및 제 2 반도체 칩과 기판의 외부 접속 단자를 전기적으로 연결하는 전기적 연결 수단 및 기판에 부착된 제 1 및 제 2 반도체 칩과, 전기적 연결 수단을 성형한 패키지 몸체를 포함하는 것을 칩 온 구조를 갖는 반도체 칩 패키지를 제공한다.
하나의 바람직한 실시 양태에 있어서, 본 발명에 따른 기판은, 제 1 반도체 칩이 실장될 수 있는 다이 패드와, 다이 패드에 대향하여 형성된 외부 접속 단자인 복수개의 리드를 갖는 리드 프레임이다.
본 발명에 있어서, 제 1 반도체 칩의 전극 패드는 제 1 반도체 칩의 상부면의 가장자리에 형성되며, 제 2 반도체 칩은 제 1 반도체 칩의 전극 패드 안쪽의 영역에 부착되는 것이 바람직하다.
본 발명에 따른 폴리이미드 테이프는 제 1 반도체 칩의 전극 패드 안쪽의 영역에 부착되는 것이 바람직하다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 보다 상세하게 설명하고자 한다.
도 3은 본 발명의 일 실시예에 따른 반도체 패키지의 제조 방법(40)을 나타내는 공정도이다. 그리고, 도 4 내지 6은 도 3의 제조 방법(40)의 각 단계들을 보여주는 단면들이다. 도 3 내지 도 6을 참조하여 본 발명의 일 실시예에 따른 반도체 패키지의 제조 방법(40)을 설명하겠다. 한편, 도면을 통틀어 동일한 도면부호는 동일한 구성 요소를 나타낸다.
먼저 도 4에 도시된 바와 같이, 테이프(57) 상에 젤리(jelly) 상태의 소정의 두께로 갖는 절연성 접착제(58)가 형성된 접착 테이프(59)를 준비한다.(44) 그리고, 절연성 접착제(58) 상에 복수의 제 2 반도체 칩(54)이 형성된 제 2 웨이퍼(51)의 후면을 부착시킨다.(45) 그리고, 제 2 웨이퍼(51)를 개별 제 2 반도체 칩(54)으로 분리할 수 있도록 절삭한다.(46) 이때, 테이프(57) 상의 절연성 접착제(58)도 함께 절삭기(76)를 이용하여 절삭한다. 여기서, 절연성 접착제(58)는 에폭시(epoxy) 계열의 접착제로서, 액상이 아닌 젤리 상태의 필름 형태로 구성된다. 그리고, 절연성 접착제(58)가 형성되는 테이프(57)는 폴리올레핀(polyolefin) 성분의 테이프로서, 자외선이 조사(照射)되면, 절연성 접착제(58)와 테이프(57) 사이의 접착력이 저하하는 성질을 갖고 있다.
다음으로 도 5에 도시된 바와 같이 테이프(57)의 하부면에서 자외선(78)을 조사(47)하여 절연성 접착제(58)와 테이프(57) 사이의 접착력을 저하시켜 테이프(57)에서 절연성 접착제(58)가 잘 분리될 수 있도록 한다.
다음으로 도 6에 도시된 바와 같이 제 2 반도체 칩(54)을 부착하는 공정이 진행된다.(48) 즉, 제 1 반도체 칩(52)이 리드 프레임(60)의 다이 패드(62)에 도전성 접착제(56)에 의해 접착(43)된 이후에, 콜렛(75; collet)으로 접착 테이프(59) 상의 제 2 반도체 칩(54)을 흡착하여 분리한다. 이때, 흡착된 제 2 반도체 칩(54)과 그 아래의 절연성 접착제(58)를 함께 분리된다. 그리고, 절연성 접착제(58)가 형성된 면을 제 1 반도체 칩(52)의 상부면에 부착시킨다. 이와 같은 제 2 반도체 칩(54)이 제 1 반도체 칩(52)에 부착된 상태에서 150℃ 내지 200℃의 온도에서 약 1 시간 정도 절연성 접착제(58)를 경화시킴으로써 제 2 반도체 칩(54)의 접착 공정은 완료된다.
한편, 제 1 반도체 칩(52)을 다이 패드(62)에 접착시키는 공정은 종래의 칩 부착 공정과 동일하다. 즉, 절삭 공정이 완료된 제 1 웨이퍼를 준비한다.(41) 제 1 웨이퍼는 복수의 제 1 반도체 칩(52)이 형성된 웨이퍼이다. 다음으로, 다이 패드(62)에 도전성 접착제(56)를 도포한다.(42) 그리고, 제 1 웨이퍼에서 콜렛으로 하나의 제 1 반도체 칩(52)을 분리하여 도전성 접착제(56)가 도포된 다이 패드(62) 상에 제 1 반도체 칩(52)을 부착(43)함으로써, 제 1 반도체 칩(52)의 부착 공정이 완료한다.
그리고, 제 1 반도체 칩(52)의 상부면의 제 2 반도체 칩(54)을 부착할 수 있도록, 제 1 반도체 칩(52)의 크기가 제 2 반도체 칩(54)의 크기보다는 크게 형성하는 것이 바람직하다. 그리고, 제 2 반도체 칩(54)이 부착되는 영역의 외측에 제 1 반도체 칩(52)의 전극 패드를 형성하는 것이 바람직하기 때문에, 제 1 반도체 칩(52)은 에지 패드(edge pad)형 반도체 칩이다. 특히, 제 2 반도체 칩(54)과 그 아래의 절연성 접착제(58)는 절삭 공정에 의해 함께 형성되기 때문에, 하부면의 면적이 동일하며, 젤리 상태의 절연성 접착제(58)를 이용하여 제 2 반도체 칩(54)을 접착하는 공정에서 절연성 접착제(58)가 제 1 반도체 칩(52)의 전극 패드 쪽으로 퍼지는 것을 방지할 수 있다. 또한, 소정의 두께로 형성된 절연성 접착제(58)는 제 1 반도체 칩(52)과 제 2 반도체 칩(54) 사이의 안정된 절연성을 확보할 수 있는 절연성 접착층을 형성한다.
다음으로, 제 1 반도체 칩(52), 제 2 반도체 칩(54)과 리드 사이를 전기적 연결하기 위한 와이어 본딩 공정(49)이 진행한다. 그리고, 제 1 반도체 칩(52), 제 2 반도체 칩(54) 및 전기적 연결부분을 성형 수지로 성형하는 성형 공정(50) 순으로 반도체 패키지의 제조 공정은 진행된다.
그리고, 전술된 고정 이후에 반도체 패키지의 제조 공정에 필요한 리드 절단/절곡 공정, 테스트 공정 등이 진행된다.
도 7은 본 발명의 다른 실시예에 따른 폴리이미드 테이프(88)를 이용한 칩 온 칩 구조를 갖는 반도체 패키지(80)를 나타내는 평면도이고, 도 8은 도 7의 8-8선 단면도이다. 도 7 및 도 8에 도시된 본 발명의 다른 실시예에 따른 반도체 패키지(80)는 트랜지스터 패키지로서, 제 1 반도체 칩(82)과 제 2 반도체 칩(84) 사이의 접착제로서 균일한 두께와 양호한 절연성을 확보할 수 있는 양면 접착성이 있는 폴리이미드 테이프(88; polyimide tape)를 사용하고 있다.
좀더 상세히 설명하면, 트랜지스터 패키지(80)는 리드 프레임(90)의 다이 패드(92) 상에 도전성 접착제(86)에 의해 제 1 반도체 칩(82)이 부착되고, 제 2 반도체 칩(84)은 제 1 반도체 칩(82) 상에 양면 접착성이 있는 폴리이미드 테이프(88)에 의해 부착된다. 제 1 반도체 칩(82)과 제 2 반도체 칩(84)은 전기적 연결 수단인 본딩 와이어(98)에 의해 리드(93)와 전기적으로 연결된다. 그리고, 반도체 칩들(82, 84)과 본딩 와이어(98)를 포함한 전기적 연결 부분이 성형 수지에 의해 성형되어 패키지 몸체(96)를 형성한다. 트랜지스터 패키지(80)의 경우에, 제 1 반도체 칩(82)은 트랜지스터 소자이고, 제 2 반도체 칩(84)은 제어 소자이다.
트랜지스터 패키지(80)에 사용되는 리드 프레임(90)은 제 1 반도체 칩(82)이 부착되는 다이 패드(92)와, 다이 패드(92)의 일측을 향하여 형성된 복수의 리드부(94)로 구성된다. 리드부(94)는 다이 패드(92)와 연결된 연결 리드(95)와, 다이 패드(92)에 소정의 간격을 두고 형성된 접속 리드(93)를 포함한다. 접속 리드(93)는 제 1 반도체 칩의 전극 패드(83)와, 제 2 반도체 칩의 전극 패드(85)와 본딩 와이어(98)에 의해 전기적으로 연결된다.
이와 같은 칩 온 칩 구조를 갖는 트랜지스터 패키지(80)에 있어서, 제 1 반도체 칩(82) 상에 제 2 반도체 칩(84)을 부착시키는 공정은 제 2 반도체 칩(84)이 부착될 제 1 반도체 칩(82) 상에 폴리이미드 테이프(88)의 하부면을 부착시킨다. 그리고, 제 2 반도체 칩(84)을 제 1 반도체 칩(82) 상의 폴리이미드 테이프(88)의 상부면에 안착시킨 상태에서 약 200℃의 온도와, 150gr 내지 500gr의 압력으로 열압착하여 제 2 반도체 칩(84)을 제 1 반도체 칩(82)에 부착한다. 그리고, 제 1 반도체 칩(82)의 상부면의 제 2 반도체 칩(84)을 부착할 수 있도록, 제 1 반도체 칩(82)의 크기가 제 2 반도체 칩(84)의 크기보다는 크게 형성하는 것이 바람직하다. 그리고, 제 2 반도체 칩(84)이 부착되는 영역의 외측에 제 1 반도체 칩의 전극 패드(83)가 형성되기 때문에, 제 1 반도체 칩(82)은 에지 패드형 반도체 칩이다.
한편, 폴리이미드 테이프(88)는 폴리이미드 계통의 베이스 필름(87; base film)과, 베이스 필름(87)의 양면에 폴리이미드 계열의 접착제(89)가 형성된 양면 접착성이 있는 테이프로서, 상온에서 접착성을 갖지 않으며, 소정의 열을 가하면 양면 접착성을 갖는다. 여기서, 접착제(89)의 두께는 10㎛ 내지 30㎛이며, 베이스 필름(87)의 두께는 20㎛ 내지 60㎛ 정도이며, 접착력과 절연내압의 보증 수준에 따라 두께는 가변이 가능하다.
도 8에 도시된 바와 같이 본 발명의 다른 실시예에서는 다이 패드(92)의 하부면이 외부에 노출되도록 패키지 몸체(96)를 형성하였지만, 다이 패드의 하부면이 성형 수지로 덮이도록 패키지 몸체를 형성할 수도 있다. 그리고, 제 2 반도체 칩(84)의 하부면의 넓이에 대응하는 폴리이미드 테이프(88)가 부착되어 있지만, 제 1 반도체 칩 상에 형성되는 전극 패드 안쪽의 영역에 폴리이미드 테이프를 부착한다면, 제 2 반도체 칩보다 크게 폴리이미드 테이프를 부착할 수도 있다. 또한, 제 1 반도체 칩의 하부면의 면적보다 너무 작지 않는 범위에서 제 1 반도체 칩의 하부면의 면적보다 작은 폴리이미드 테이프를 부착할 수도 있다.
한편, 본 발명의 실시예에서는 두 개의 반도체 칩(82, 84)이 적층된 구조를 도시하였지만, 제 3, 제 4 반도체 칩을 본 발명에 따른 젤리 상태의 절연성 접착제 또는 폴리이미드 테이프를 이용하여 다중의 칩 온 칩 구조를 형성하더라도 본 발명의 기술적 사상의 범위를 벗어나는 것은 아니다.
본 발명의 실시예에서는 트랜지스터 패키지(80)의 칩 온 칩 구조를 예를 들어 설명하였지만, 칩 온 칩 구조에서 젤리 상태의 절연성 접착제(58) 또는 폴리이미드 테이프(88)를 이용하여 다중의 칩 온 칩 구조를 형성한다면, 본 발명의 기술적 사상의 범위를 벗어나는 것은 아니다. 예를 들면, 인쇄회로기판 상에 적층되어 실장되는 반도체 칩들 사이의 접착 수단으로서 젤리 상태의 절연성 접착제 또는 폴리이미드 테이프를 이용하는 구성은 본 발명의 기술적 사상의 범위에 속한다.
이상과 같이 본 발명에 따른 반도체 패키지는 도 1에 도시된 종래의 반도체 패키지(10)와 그 구조면에 있어서는 별다른 차이가 없다. 그러나, 제 1 반도체 칩과 제 2 반도체 칩을 부착하는 접착 수단이 명백하게 다르다는 것을 알 수 있으며, 그에 따른 효과의 차이도 현저하다.
따라서, 본 발명의 구조를 따르면 제 1 반도체 칩과 제 2 반도체 칩 사이에 균일한 두께를 갖는 절연성 접착층을 형성할 수 있기 때문에, 양호한 절연성을 확보할 수 있다.
그리고, 젤리 상태의 절연성 접착제와, 양면 접착성이 있는 폴리이미드 테이프는 형태의 변형이 크지 않기 때문에, 접착제가 퍼져 제 1 반도체 칩의 전극 패드를 덮는 불량을 방지할 수 있다.
또한, 폴리이미드 테이프를 사용할 경우에 접착제 사이에 베이스 필름이 있기 때문에, 높은 절연내압이 요구되는 제품에도 대응이 가능하다.

Claims (12)

  1. 외부 접속 단자를 갖는 기판과;
    상기 기판의 일면에 부착되며, 복수의 전극 패드가 형성된 제 1 반도체 칩과;
    상기 제 1 반도체 칩의 상부면에 부착될 제 2 반도체 칩과;
    상기 제 1 반도체 칩의 상부면에 상기 제 2 반도체 칩의 하부면을 접착시키는 절연성 접착제로서, 상기 절연성 접착제는 젤리 상태로 소정의 두께로 형성되며, 경화 공정에 의해 제 1 반도체 칩의 상부면에 상기 제 2 반도체 칩의 하부면을 접착시키는 절연성 접착제와;
    상기 제 1 및 제 2 반도체 칩과 상기 기판의 외부 접속 단자를 전기적으로 연결하는 전기적 연결 수단; 및
    상기 기판에 부착된 제 1 반도체 칩, 제 2 반도체 칩 및 전기적 연결 수단이 성형된 패키지 몸체;를 포함하는 것을 특징으로 하는 칩 온 칩 구조를 갖는 반도체 패키지.
  2. 제 1항에 있어서, 상기 기판은 제 1 반도체 칩이 실장될 수 있는 다이 패드와, 다이 패드에 대향하여 형성된 외부 접속 단자인 복수의 리드를 갖는 리드 프레임인 것을 특징으로 하는 칩 온 칩 구조를 갖는 반도체 패키지.
  3. 제 1항에 있어서, 상기 제 1 반도체 칩의 전극 패드는 상기 제 1 반도체 칩의 상부면의 가장자리에 형성되며, 상기 제 2 반도체 칩은 제 1 반도체 칩의 전극 패드 안쪽의 영역에 부착된 것을 특징으로 하는 칩 온 칩 구조를 갖는 반도체 패키지.
  4. 제 3항에 있어서, 상기 제 2 반도체 칩의 하부면의 면적과 상기 접착제의 하부면의 면적은 동일한 것을 특징으로 하는 칩 온 칩 구조를 갖는 반도체 패키지.
  5. 제 1항 내지 제 4항의 어느 한 항에 있어서, 상기 접착제는 에폭시 접착제인 것을 특징으로 하는 칩 온 칩 구조를 갖는 반도체 패키지.
  6. (a) 테이프 상에 젤리 상태의 소정의 두께를 갖는 절연성 접착제가 형성된 접착 테이프를 준비하는 단계와;
    (b) 상기 절연성 접착제 상에 복수의 제 2 반도체 칩이 형성된 웨이퍼를 부착하는 단계와;
    (c) 상기 테이프 상의 절연성 접착제와 웨이퍼를 절삭하여 상기 절연성 접착제가 부착된 개별 제 2 반도체 칩으로 절삭하는 단계와;
    (d) 제 1 반도체 칩을 외부 접속 단자를 갖는 기판에 부착하는 단계와;
    (e) 상기 제 1 반도체 칩 상에 상기 절연성 접착제가 부착된 개별 제 2 반도체 칩을 부착하는 단계와;
    (f) 상기 제 1 및 2 반도체 칩과 기판의 외부 접속 단자를 전기적으로 연결하는 단계; 및
    (g) 상기 제 1 및 제 2 반도체 칩과 전기적으로 연결된 부분을 성형하는 단계;를 포함하는 것을 특징으로 칩 온 칩 구조를 갖는 반도체 패키지의 제조 방법.
  7. 제 6항에 있어서, 상기 접착 테이프는 에폭시 계열의 접착제와, 폴리올레핀(polyolefin) 성분의 테이프로 구성된 것을 특징으로 하는 칩 온 칩 구조를 갖는 반도체 패키지의 제조 방법
  8. 제 7항에 있어서, 상기 (e) 단계는, 상기 접착제를 150℃ 내지 200℃에서 약 1시간 경화시켜 상기 제 1 반도체 칩 상에 상기 제 2 반도체 칩을 부착시키는 것을 특징으로 하는 칩 온 칩 구조를 갖는 반도체 패키지의 제조 방법.
  9. 외부 접속 단자를 갖는 기판과;
    상기 기판의 일면에 부착되며, 상부면에 복수의 전극 패드가 형성된 제 1 반도체 칩과;
    상기 제 1 반도체 칩의 상부면에 부착될 제 2 반도체 칩과;
    상기 제 1 반도체 칩과 제 2 반도체 칩 사이에 개재되어 상기 제 2 반도체 칩을 상기 제 1 반도체 칩에 부착시키는 양면 접착성이 있는 폴리이미드 테이프와;
    상기 제 1 및 제 2 반도체 칩과 상기 기판의 외부 접속 단자를 전기적으로 연결하는 전기적 연결 수단; 및
    상기 기판에 부착된 제 1 및 제 2 반도체 칩과, 전기적 연결 수단을 성형한 패키지 몸체;를 포함하는 것을 특징으로 하는 칩 온 칩 구조를 갖는 반도체 칩 패키지.
  10. 제 9항에 있어서, 상기 기판은 제 1 반도체 칩이 부착될 수 있는 다이 패드와, 다이 패드에 대향하여 형성된 외부 접속 단자인 복수의 리드를 갖는 리드 프레임인 것을 특징으로 하는 칩 온 칩 구조를 갖는 반도체 패키지.
  11. 제 9항에 있어서, 상기 제 1 반도체 칩의 전극 패드는 상기 제 1 반도체 칩의 상부면의 가장자리에 형성되어 있으며, 상기 제 2 반도체 칩은 제 1 반도체 칩의 전극 패드 안쪽의 영역에 부착된 것을 특징으로 하는 칩 온 칩 구조를 갖는 반도체 패키지.
  12. 제 11항에 있어서, 상기 폴리이미드 테이프는 상기 제 1 반도체 칩의 전극 패드 안쪽의 영역에 부착된 것을 특징으로 하는 칩 온 칩 구조를 갖는 반도체 패키지
KR1019980026610A 1998-07-02 1998-07-02 칩 온 칩 구조를 갖는 반도체 패키지 및 그 제조 방법 KR20000007325A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980026610A KR20000007325A (ko) 1998-07-02 1998-07-02 칩 온 칩 구조를 갖는 반도체 패키지 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980026610A KR20000007325A (ko) 1998-07-02 1998-07-02 칩 온 칩 구조를 갖는 반도체 패키지 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20000007325A true KR20000007325A (ko) 2000-02-07

Family

ID=19542839

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980026610A KR20000007325A (ko) 1998-07-02 1998-07-02 칩 온 칩 구조를 갖는 반도체 패키지 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR20000007325A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100471254B1 (ko) * 2002-09-05 2005-03-08 현대자동차주식회사 이중 질량 플라이휠
KR100484088B1 (ko) * 2002-12-06 2005-04-20 삼성전자주식회사 멀티 칩 패키지용 다이 어태치와 경화 인라인 장치
US7239022B2 (en) 2004-03-11 2007-07-03 Denso Corporation Sensor device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100471254B1 (ko) * 2002-09-05 2005-03-08 현대자동차주식회사 이중 질량 플라이휠
KR100484088B1 (ko) * 2002-12-06 2005-04-20 삼성전자주식회사 멀티 칩 패키지용 다이 어태치와 경화 인라인 장치
US7074646B2 (en) 2002-12-06 2006-07-11 Samsung Electronics Co., Ltd. In-line die attaching and curing apparatus for a multi-chip package
US7239022B2 (en) 2004-03-11 2007-07-03 Denso Corporation Sensor device

Similar Documents

Publication Publication Date Title
JP3499202B2 (ja) 半導体装置の製造方法
KR100219791B1 (ko) 반도체장치와 반도체장치의 제조방법 및 리드프레임의제조방법
KR100294719B1 (ko) 수지밀봉형 반도체장치 및 그 제조방법, 리드프레임
US6744122B1 (en) Semiconductor device, method of manufacture thereof, circuit board, and electronic device
KR100460063B1 (ko) 센터 패드 칩 적층 볼 그리드 어레이 패키지 및 그 제조방법
US4396936A (en) Integrated circuit chip package with improved cooling means
JP3526788B2 (ja) 半導体装置の製造方法
KR20040024163A (ko) 접착 테이프가 본딩와이어에 부착된 반도체 칩 패키지
US20120217657A1 (en) Multi-chip module package
KR20020053739A (ko) 집적 전자 장치 및 집적 방법
US7498195B2 (en) Multi-chip semiconductor connector assembly method
JP2000332055A (ja) フリップチップ実装構造及び実装方法
JPH10256470A (ja) 半導体装置
US6528343B1 (en) Semiconductor device its manufacturing method and electronic device
KR20010062698A (ko) 반도체 장치
KR20000007325A (ko) 칩 온 칩 구조를 갖는 반도체 패키지 및 그 제조 방법
KR100207902B1 (ko) 리드 프레임을 이용한 멀티 칩 패키지
KR100769204B1 (ko) 반도체 패키지 및 그 제조방법
JP2001094046A (ja) 半導体装置
JPH04171970A (ja) 半導体装置
US20220406980A1 (en) Semiconductor device, method for manufacturing same, and substrate
JP2975782B2 (ja) 混成集積回路装置およびこれに用いるケース材
JPH06275675A (ja) Ｔａｂパッケージとその接続方法
CN114695299A (zh) 芯片的封装方法及芯片模组
JPH04115540A (ja) 放熱板付き半導体装置の製造方法

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid