JP4562950B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP4562950B2 JP4562950B2 JP2001164499A JP2001164499A JP4562950B2 JP 4562950 B2 JP4562950 B2 JP 4562950B2 JP 2001164499 A JP2001164499 A JP 2001164499A JP 2001164499 A JP2001164499 A JP 2001164499A JP 4562950 B2 JP4562950 B2 JP 4562950B2
- Authority
- JP
- Japan
- Prior art keywords
- lead wiring
- film substrate
- semiconductor element
- electrode
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明はフィルム状の基板上に半導体素子を搭載した半導体装置に関するものであり、特に、基板に形成された配線が可動する半導体装置およびその製造方法に関するものである。
【０００２】
【従来の技術】
従来より、ＬＳＩなどの半導体製品は低価格化、軽量化、薄型化、小型化の実現のために高密度実装が要求され続けている。
【０００３】
一般に、半導体素子の高密度実装を実現する半導体装置として、ＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）と称する半導体装置があるが、その中でもデバイスホールや折り曲げスリットが無く、半導体チップの電極と接続されるリード配線がテープ基材に密着しているものがＣＯＦ（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）である。ＣＯＦはデバイスホールが無く、リード配線がフィルム基材に密着しているためにリード配線を薄くすることが出来る。これにより従来のデバイスホールがあるＴＣＰと比較するとリード配線のエッチングが容易となり、より微細な導体パターンを形成することができる。現在、４５[μｍ]ピッチのＣＯＦテープが業界で出現されつつあり、さらなるファイン化が要望されている。
【０００４】
以下、図面を参照しながら従来の半導体装置およびその製造方法について説明する。
【０００５】
まず、従来の半導体装置について説明する。
【０００６】
図４（ａ）は、従来の半導体装置を示す平面図であり、図４（ｂ）は図４（ａ）のＡ−Ａ１箇所における断面図である。
【０００７】
図４（ａ）および図４（ｂ）に示すように、フィルム基板１は絶縁、可撓の性質を有し、ポリイミドなどの樹脂で形成されたフィルム基材２と、銅などの金属箔で形成されたリード配線３とで構成されている。リード配線３において半導体素子４の突起電極（図示せず）と接続する部分でソルダーレジスト５に覆われていない領域をインナーリード３ａ、インナーリード３ａより外へフィルム基材２上に延長されたリード配線３のうち、外部回路と接続される領域をアウターリード３ｂと呼ぶ。リード配線３には通常メッキが施されている。半導体素子４の電極には、半導体素子４に形成されている電極とインナーリード３ａとを接続するために必要な突起電極６が形成されている。突起電極６の高さはさまざまであり、突起電極６が形成されていない構成もある。インナーリード３ａ周辺の領域は半導体素子４の表面保護や半導体装置自身の強度確保のために封止樹脂７で覆われている。
【０００８】
次に、従来の半導体装置の製造方法について説明する。
【０００９】
なお、前記した半導体装置の構成要件と同一の構成要件には同一の符号を付す。
【００１０】
図５および図６は、従来の半導体装置の製造方法の各工程を示した断面図である。
【００１１】
図５（ａ）に示すように、フィルム基材２上に形成されたインナーリード３ａと半導体素子４の電極に形成された突起電極６とを位置合わせする。ここで、インナーリード３ａの表面にはスズや金などによってメッキが施されている。フィルム基材２の厚みは、３８[μｍ]または２５[μｍ]である。また、突起電極６の高さは、１０〜２０[μｍ]である。
【００１２】
次に、図５（ｂ）に示すように、半導体素子４の裏面をステージ８の上面に載置し、フィルム基材２の上面からボンディングツール９によって押圧する。ここで、半導体素子４に形成された突起電極６とフィルム基板１のインナーリード３ａを所定の位置に合わせて熱圧着方式により接合するが、熱圧着方式とは、インナーリード３ａに施されたメッキ材と突起電極とを共晶融合あるいは固相拡散させるために必要な温度（３００〜４００[℃]）で、荷重を加えながら接合する方式である。
【００１３】
次に、図５（ｃ）に示すように、インナーリード３ａと突起電極６との接合部分と半導体素子４の回路が存在する表面部分を保護し、半導体装置全体の機械強度を確保するために封止樹脂７をフィルム基板１と半導体素子４との隙間に樹脂供給ノズル１０を使用して注入する。封止後に捺印、検査を行ないＣＯＦ製品が完成する。
【００１４】
【発明が解決しようとする課題】
前記従来の半導体装置の製造方法の封止工程では、大きい応力が突起電極の周辺部分に発生することが分かっている。この応力は、図５に示したように、インナーリード３ａと突起電極６を接合する際に発生する。応力発生原因は、封止工程における温度変化に伴うＣＯＦ構成材料の収縮率が材質によって異なるためである。すなわち、フィルム基材２の熱膨張係数が半導体素子４の主材料であるシリコンの熱膨張係数よりも大きい値を持つことに起因する。この収縮率の差により、リード配線３と半導体素子４の電極との接合部分である突起電極６には、せん断応力が発生する。この応力が、ある限界値を越えると突起電極６の周辺に位置する半導体素子４の回路を機械的に破壊する不具合が生じる。
【００１５】
図６は、従来の半導体装置の製造工程における不具合発生の状態を示した断面図である。
【００１６】
図６（ａ）に示すような従来の半導体装置の製造方法の各工程における応力発生から不具合発生のメカニズムについて説明する。Ａ部は、以下の図面に示す拡大する部分である。
【００１７】
図６（ｂ）に示すように、図６（ａ）のＡ部では、温度降下に伴うフィルム基板１の収縮により半導体素子４の中心線へ向かう方向（矢印１１が示す方向）にテープ収縮応力が働く。
【００１８】
このテープ収縮応力により、まず保護層１２にインナーリード３ａの先端側と対向する側にある金属突起６の端部を起点とするクラック１３が生じる。この部分は保護層１２の厚みが他の部分より薄くなっているため機械的に弱い部分であり、クラック１３が発生しやすい。
【００１９】
次に、図６（ｃ）に示すように、クラック１３は金属電極１４の側面に沿う形で成長する。
【００２０】
次に、図６（ｄ）に示すように、金属電極１４とシリコン基板１５の接合面の剥離へと進行する。
【００２１】
本発明は、前記従来の課題を解決する半導体装置およびその製造方法であり、リード配線をフィルム基材から分離させて、封止工程において発生する応力をリード配線で吸収する半導体装置およびその製造方法を提供するものである。
【００２２】
【課題を解決するための手段】
前記従来の課題を解決するための本発明の半導体装置は、フィルム基材の表面に接着層を介さず直接的に形成されたリード配線と半導体素子の電極とが突起電極を介して電気的に接続され、前記フィルム基材と前記半導体素子の間にフィラーを含まない封止樹脂が充填され、前記突起電極が接続される前記リード配線の前記フィルム基材側の面は前記フィルム基材の表面から分離し、さらに、前記リード配線が前記フィルム基材から分離した領域には接着層がなく前記封止樹脂が前記フィルム基材の表面と直接的に接触している。
【００２３】
また、リード配線のフィルム基板の表面から離れている部分は、半導体素子が対向する範囲内にある。
【００２４】
また、フィルム基板の表面と、前記フィルム基板の表面から離れたリード配線の前記フィルム側の面との間の距離は、１〜２０[μｍ]である。
【００２５】
このように、リード配線とフィルム基板が分離することによって、半導体素子とフィルム基板との間が封止樹脂によって封止される工程において、半導体素子、フィルム基板、封止樹脂およびリード配線のそれぞれの熱膨張係数が異なることに起因した応力を、フィルム基板から離れて分離して可動のリード配線が吸収することにより、突起電極と半導体素子の電極との境界部における剥離や、半導体素子のクラックといった不具合を防ぐことができる。
【００２６】
また、本発明の半導体装置の製造方法は、フィルム基材の表面に接着層を介さず直接的に形成されたリード配線と半導体素子の電極とを突起電極を介して熱圧着するとともに、前記フィルム基材と前記リード配線との界面の密着力を低下させて、前記フィルム基材の表面と前記リード配線の前記突起電極が熱圧着される部分の裏面側とを分離させる第１工程と、前記半導体素子と前記フィルム基材との間にフィラーを含まない封止樹脂を注入して硬化させる第２工程とからなり、前記第１工程では、前記リード配線が前記フィルム基材から分離した領域には接着層がなく、前記第２工程では、前記リード配線が前記フィルム基材から分離した前記領域において、前記封止樹脂が前記フィルム基材の表面と直接的に接触している。
【００２７】
また、フィルム基材の表面に形成されたリード配線と半導体素子の電極とを突起電極を介して熱圧着するとともに、前記フィルム基材の表面と、前記リード配線の前記突起電極が熱圧着される部分の裏面側とを分離させる工程は、前記リード配線と前記半導体素子の電極とを突起電極を介して熱圧着する第１の工程と、前記熱圧着のための圧力を開放し、前記フィルム基材の表面から、前記リード配線の前記突起電極が熱圧着された部分の裏面側を分離させる第２の工程とからなる。
【００２８】
また、フィルム基板の表面に形成されたリード配線と半導体素子の電極とを突起電極を介して熱圧着するとともに、前記フィルム基板の表面と前記リード配線とを分離させる工程では、前記熱圧着時の温度が４００〜５００[℃]であり、前記熱圧着の時間が１〜５[ｓ]である。
【００２９】
このような半導体装置の製造方法により、リード配線の突起電極が接続される部分の裏面側がフィルム基板から離れた状態で、半導体素子とフィルム基板との間に封止樹脂を注入して封止するので、半導体素子、フィルム基板、封止樹脂およびリード配線のそれぞれの熱膨張係数が異なることに起因した応力を、フィルム基板から離れて分離して可動のリード配線が吸収することにより、突起電極と半導体素子の電極との境界部における剥離や、半導体素子のクラックといった不具合を防ぐことができる。
【００３０】
また、半導体素子とフィルム基板との間に注入する封止樹脂は、液状の樹脂のみからなる。
【００３１】
このように、封止樹脂として、固体のフィラーを含まない樹脂を用いることにより、リード配線とフィルム基板との間に封止樹脂が流入するので、封止工程の後に、半導体素子とフィルム基板との間において封止樹脂が浸透しない部分が発生せず、半導体素子とフィルム基板との間における亀裂や剥離といった不具合の発生を防止できる。
【００３２】
【発明の実施の形態】
以下、本発明の半導体装置およびその製造方法の一実施形態について図面を参照しながら説明する。
【００３３】
まず、本実施形態の半導体装置について説明する。
【００３４】
図１は、本実施形態の半導体装置を示した平面図であり、図２は図１のＡ−Ａ１箇所における断面図である。
【００３５】
図１に示すように、ポリイミドからなるフィルム基材８に複数本のリード配線９が形成されてフィルム基板１０が構成され、半導体素子１１の電極に形成された突起電極とリード配線９とが電気的に接続されている。半導体素子１１とフィルム基板１０との間には封止樹脂１２が注入され、封止されている。また、半導体素子１１近傍のリード配線９の表面にはソルダーレジスト１３が形成され、リード配線９が他の導電部材とショートすることを防止している。
【００３６】
次に、半導体素子の電極とリード配線とが突起電極を介して電気的に接続された部分を詳細に説明する。
【００３７】
図２に示すように、半導体素子１１の電極１４の周囲には、ポリイミド膜からなる保護膜１５が形成されている。一端がフィルム基材８の表面から分離し、他端がフィルム基材８の表面に形成されたリード配線９の一端と、半導体素子１１の電極に形成された突起電極１６とが電気的に接続されている。リード配線９がフィルム基材８から分離する部分は、半導体素子１１が対向する範囲内である。
【００３８】
また、リード配線９とフィルム基板１０との間には、フィラーを含まない樹脂からなる封止樹脂１２が充填され、封止されている。フィルム基材８とリード配線９との密着面では、ニッケルまたはクロムからなる金属層を介している。本実施形態で、封止樹脂１２として、フィラーを含まない樹脂を用いたのは、フィルム基材８から分離するリード配線９は、なだらかに形成されており、リード配線９とフィルム基材８との分離部分においては、非常に微小な隙間であることから、封止樹脂１２はこの微小な隙間に入り込むフィラーを含まない樹脂が望ましいからである。ここで、フィルム基材８の表面とリード配線９のフィルム基材８側の面との距離は、１〜２０[μｍ]である。
【００３９】
発明者らの実験によれば、フィルム基材とリード配線のフィルム基材側の面との距離が１[μｍ]よりも小さい場合は、リード配線がフィルム基板の表面に対して自由に可動することが困難である。また、フィルム基材とリード配線のフィルム基材側の面との距離が２０[μｍ]よりも大きい場合は、封止工程において、リード配線に対する封止樹脂の流動の抵抗が大きくなり、リード配線が不安定になるという問題が発生する。
【００４０】
以上、本実施形態の半導体装置は、リード配線の突起電極が接続する部分をフィルム基材から分離することによって、封止工程において発生する応力をリード配線で吸収することができ、突起電極近傍の半導体素子表面の保護膜におけるクラック等の不具合を防止できる。
【００４１】
次に、本実施形態の半導体装置の製造方法について説明する。
【００４２】
なお、前記した半導体装置の構成要件と同一の構成要件には同一の符号を付し、同一の内容については省略する。
【００４３】
図３は、本実施形態の半導体装置の製造方法の各工程を示した断面図である。
【００４４】
まず、図３（ａ）に示すように、表面にリード配線９が形成されたフィルム基板１０と、電極に突起電極１６が形成された半導体素子１１とを用意し、リード配線９と突起電極１６とを位置合わせする。なお、リード配線９の表面には、他の導電部材とのショートを防止するために、ソルダーレジスト１３が形成されている。
【００４５】
次に、図３（ｂ）に示すように、半導体素子１１の裏面を第１のツール１８上に載置し、フィルム基板１０の裏面から第２のツール１９により４００〜５００[℃]に加熱しながら加圧することにより、半導体素子１１の電極に形成された突起電極１６とフィルム基材８の表面に形成されたリード配線９とを熱圧着する。ここで、加熱されることにより、フィルム基材８とリード配線９との界面の密着力は低下している。
【００４６】
次に、図３（ｃ）に示すように、第１のツール１８と第２のツール１９により与えていた圧力を開放し、また、温度を室温に低下させることで、フィルム基材８が収縮して応力が発生し、リード配線９とフィルム基材８とが分離する。ここで、突起電極１６とリード配線９との接合部の加熱温度は、本実施形態では、４００〜５００[℃]に設定したが、リード配線９とフィルム基材８が分離する温度は、４００〜５００[℃]の限定されるものではなく、フィルム基材８の材料およびリード配線９の材料に依存する。
【００４７】
次に、図３（ｄ）に示すように、半導体素子１１とフィルム基板１０との間に封止樹脂１２を注入し、加熱することにより封止樹脂１２を硬化させた後、室温に冷却する。
【００４８】
なお、本実施形態では、フィルム基材８の線膨張係数が１０〜１５[ｐｐｍ／℃]、厚さ４０[μｍ]程度であり、半導体素子１１の形状が、長辺１０〜２０[ｍｍ]、短辺０．５〜３[ｍｍ]である。
【００４９】
以上、本実施形態の半導体装置の製造方法は、リード配線の突起電極が接続する部分をフィルム基材から分離することによって、封止工程において発生する応力をリード配線で吸収することができ、突起電極近傍の半導体素子表面の保護膜におけるクラック等の不具合を防止できる。
【００５０】
【発明の効果】
本発明では、半導体素子の電極に形成された突起電極と電気的に接続するリード配線が、フィルム基材の表面から分離しているために、半導体素子とフィルム基材との間を封止する封止工程において発生する応力を、フィルム基材から分離したリード配線によって吸収することができ、突起電極近傍の接続部におけるクラック等の不具合の発生を防止できる。
【図面の簡単な説明】
【図１】本発明の一実施形態の半導体装置を示す平面図
【図２】本発明の一実施形態の半導体装置を示す断面図
【図３】本発明の一実施形態の半導体装置の製造方法の各工程を示す断面図
【図４】従来の半導体装置を示す図
【図５】従来の半導体装置の製造方法の各工程を示す断面図
【図６】従来の半導体装置の製造方法の各工程を示す断面図
【符号の説明】
１ フィルム基板
２ フィルム基材
３ リード配線
４ 半導体素子
５ ソルダーレジスト
６ 突起電極
７ 封止樹脂
８ フィルム基材
９ リード配線
１０ フィルム基板
１１ 半導体素子
１２ 封止樹脂
１３ ソルダーレジスト
１４ 電極
１５ 保護膜
１６ 突起電極
【発明の属する技術分野】
本発明はフィルム状の基板上に半導体素子を搭載した半導体装置に関するものであり、特に、基板に形成された配線が可動する半導体装置およびその製造方法に関するものである。
【０００２】
【従来の技術】
従来より、ＬＳＩなどの半導体製品は低価格化、軽量化、薄型化、小型化の実現のために高密度実装が要求され続けている。
【０００３】
一般に、半導体素子の高密度実装を実現する半導体装置として、ＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）と称する半導体装置があるが、その中でもデバイスホールや折り曲げスリットが無く、半導体チップの電極と接続されるリード配線がテープ基材に密着しているものがＣＯＦ（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）である。ＣＯＦはデバイスホールが無く、リード配線がフィルム基材に密着しているためにリード配線を薄くすることが出来る。これにより従来のデバイスホールがあるＴＣＰと比較するとリード配線のエッチングが容易となり、より微細な導体パターンを形成することができる。現在、４５[μｍ]ピッチのＣＯＦテープが業界で出現されつつあり、さらなるファイン化が要望されている。
【０００４】
以下、図面を参照しながら従来の半導体装置およびその製造方法について説明する。
【０００５】
まず、従来の半導体装置について説明する。
【０００６】
図４（ａ）は、従来の半導体装置を示す平面図であり、図４（ｂ）は図４（ａ）のＡ−Ａ１箇所における断面図である。
【０００７】
図４（ａ）および図４（ｂ）に示すように、フィルム基板１は絶縁、可撓の性質を有し、ポリイミドなどの樹脂で形成されたフィルム基材２と、銅などの金属箔で形成されたリード配線３とで構成されている。リード配線３において半導体素子４の突起電極（図示せず）と接続する部分でソルダーレジスト５に覆われていない領域をインナーリード３ａ、インナーリード３ａより外へフィルム基材２上に延長されたリード配線３のうち、外部回路と接続される領域をアウターリード３ｂと呼ぶ。リード配線３には通常メッキが施されている。半導体素子４の電極には、半導体素子４に形成されている電極とインナーリード３ａとを接続するために必要な突起電極６が形成されている。突起電極６の高さはさまざまであり、突起電極６が形成されていない構成もある。インナーリード３ａ周辺の領域は半導体素子４の表面保護や半導体装置自身の強度確保のために封止樹脂７で覆われている。
【０００８】
次に、従来の半導体装置の製造方法について説明する。
【０００９】
なお、前記した半導体装置の構成要件と同一の構成要件には同一の符号を付す。
【００１０】
図５および図６は、従来の半導体装置の製造方法の各工程を示した断面図である。
【００１１】
図５（ａ）に示すように、フィルム基材２上に形成されたインナーリード３ａと半導体素子４の電極に形成された突起電極６とを位置合わせする。ここで、インナーリード３ａの表面にはスズや金などによってメッキが施されている。フィルム基材２の厚みは、３８[μｍ]または２５[μｍ]である。また、突起電極６の高さは、１０〜２０[μｍ]である。
【００１２】
次に、図５（ｂ）に示すように、半導体素子４の裏面をステージ８の上面に載置し、フィルム基材２の上面からボンディングツール９によって押圧する。ここで、半導体素子４に形成された突起電極６とフィルム基板１のインナーリード３ａを所定の位置に合わせて熱圧着方式により接合するが、熱圧着方式とは、インナーリード３ａに施されたメッキ材と突起電極とを共晶融合あるいは固相拡散させるために必要な温度（３００〜４００[℃]）で、荷重を加えながら接合する方式である。
【００１３】
次に、図５（ｃ）に示すように、インナーリード３ａと突起電極６との接合部分と半導体素子４の回路が存在する表面部分を保護し、半導体装置全体の機械強度を確保するために封止樹脂７をフィルム基板１と半導体素子４との隙間に樹脂供給ノズル１０を使用して注入する。封止後に捺印、検査を行ないＣＯＦ製品が完成する。
【００１４】
【発明が解決しようとする課題】
前記従来の半導体装置の製造方法の封止工程では、大きい応力が突起電極の周辺部分に発生することが分かっている。この応力は、図５に示したように、インナーリード３ａと突起電極６を接合する際に発生する。応力発生原因は、封止工程における温度変化に伴うＣＯＦ構成材料の収縮率が材質によって異なるためである。すなわち、フィルム基材２の熱膨張係数が半導体素子４の主材料であるシリコンの熱膨張係数よりも大きい値を持つことに起因する。この収縮率の差により、リード配線３と半導体素子４の電極との接合部分である突起電極６には、せん断応力が発生する。この応力が、ある限界値を越えると突起電極６の周辺に位置する半導体素子４の回路を機械的に破壊する不具合が生じる。
【００１５】
図６は、従来の半導体装置の製造工程における不具合発生の状態を示した断面図である。
【００１６】
図６（ａ）に示すような従来の半導体装置の製造方法の各工程における応力発生から不具合発生のメカニズムについて説明する。Ａ部は、以下の図面に示す拡大する部分である。
【００１７】
図６（ｂ）に示すように、図６（ａ）のＡ部では、温度降下に伴うフィルム基板１の収縮により半導体素子４の中心線へ向かう方向（矢印１１が示す方向）にテープ収縮応力が働く。
【００１８】
このテープ収縮応力により、まず保護層１２にインナーリード３ａの先端側と対向する側にある金属突起６の端部を起点とするクラック１３が生じる。この部分は保護層１２の厚みが他の部分より薄くなっているため機械的に弱い部分であり、クラック１３が発生しやすい。
【００１９】
次に、図６（ｃ）に示すように、クラック１３は金属電極１４の側面に沿う形で成長する。
【００２０】
次に、図６（ｄ）に示すように、金属電極１４とシリコン基板１５の接合面の剥離へと進行する。
【００２１】
本発明は、前記従来の課題を解決する半導体装置およびその製造方法であり、リード配線をフィルム基材から分離させて、封止工程において発生する応力をリード配線で吸収する半導体装置およびその製造方法を提供するものである。
【００２２】
【課題を解決するための手段】
前記従来の課題を解決するための本発明の半導体装置は、フィルム基材の表面に接着層を介さず直接的に形成されたリード配線と半導体素子の電極とが突起電極を介して電気的に接続され、前記フィルム基材と前記半導体素子の間にフィラーを含まない封止樹脂が充填され、前記突起電極が接続される前記リード配線の前記フィルム基材側の面は前記フィルム基材の表面から分離し、さらに、前記リード配線が前記フィルム基材から分離した領域には接着層がなく前記封止樹脂が前記フィルム基材の表面と直接的に接触している。
【００２３】
また、リード配線のフィルム基板の表面から離れている部分は、半導体素子が対向する範囲内にある。
【００２４】
また、フィルム基板の表面と、前記フィルム基板の表面から離れたリード配線の前記フィルム側の面との間の距離は、１〜２０[μｍ]である。
【００２５】
このように、リード配線とフィルム基板が分離することによって、半導体素子とフィルム基板との間が封止樹脂によって封止される工程において、半導体素子、フィルム基板、封止樹脂およびリード配線のそれぞれの熱膨張係数が異なることに起因した応力を、フィルム基板から離れて分離して可動のリード配線が吸収することにより、突起電極と半導体素子の電極との境界部における剥離や、半導体素子のクラックといった不具合を防ぐことができる。
【００２６】
また、本発明の半導体装置の製造方法は、フィルム基材の表面に接着層を介さず直接的に形成されたリード配線と半導体素子の電極とを突起電極を介して熱圧着するとともに、前記フィルム基材と前記リード配線との界面の密着力を低下させて、前記フィルム基材の表面と前記リード配線の前記突起電極が熱圧着される部分の裏面側とを分離させる第１工程と、前記半導体素子と前記フィルム基材との間にフィラーを含まない封止樹脂を注入して硬化させる第２工程とからなり、前記第１工程では、前記リード配線が前記フィルム基材から分離した領域には接着層がなく、前記第２工程では、前記リード配線が前記フィルム基材から分離した前記領域において、前記封止樹脂が前記フィルム基材の表面と直接的に接触している。
【００２７】
また、フィルム基材の表面に形成されたリード配線と半導体素子の電極とを突起電極を介して熱圧着するとともに、前記フィルム基材の表面と、前記リード配線の前記突起電極が熱圧着される部分の裏面側とを分離させる工程は、前記リード配線と前記半導体素子の電極とを突起電極を介して熱圧着する第１の工程と、前記熱圧着のための圧力を開放し、前記フィルム基材の表面から、前記リード配線の前記突起電極が熱圧着された部分の裏面側を分離させる第２の工程とからなる。
【００２８】
また、フィルム基板の表面に形成されたリード配線と半導体素子の電極とを突起電極を介して熱圧着するとともに、前記フィルム基板の表面と前記リード配線とを分離させる工程では、前記熱圧着時の温度が４００〜５００[℃]であり、前記熱圧着の時間が１〜５[ｓ]である。
【００２９】
このような半導体装置の製造方法により、リード配線の突起電極が接続される部分の裏面側がフィルム基板から離れた状態で、半導体素子とフィルム基板との間に封止樹脂を注入して封止するので、半導体素子、フィルム基板、封止樹脂およびリード配線のそれぞれの熱膨張係数が異なることに起因した応力を、フィルム基板から離れて分離して可動のリード配線が吸収することにより、突起電極と半導体素子の電極との境界部における剥離や、半導体素子のクラックといった不具合を防ぐことができる。
【００３０】
また、半導体素子とフィルム基板との間に注入する封止樹脂は、液状の樹脂のみからなる。
【００３１】
このように、封止樹脂として、固体のフィラーを含まない樹脂を用いることにより、リード配線とフィルム基板との間に封止樹脂が流入するので、封止工程の後に、半導体素子とフィルム基板との間において封止樹脂が浸透しない部分が発生せず、半導体素子とフィルム基板との間における亀裂や剥離といった不具合の発生を防止できる。
【００３２】
【発明の実施の形態】
以下、本発明の半導体装置およびその製造方法の一実施形態について図面を参照しながら説明する。
【００３３】
まず、本実施形態の半導体装置について説明する。
【００３４】
図１は、本実施形態の半導体装置を示した平面図であり、図２は図１のＡ−Ａ１箇所における断面図である。
【００３５】
図１に示すように、ポリイミドからなるフィルム基材８に複数本のリード配線９が形成されてフィルム基板１０が構成され、半導体素子１１の電極に形成された突起電極とリード配線９とが電気的に接続されている。半導体素子１１とフィルム基板１０との間には封止樹脂１２が注入され、封止されている。また、半導体素子１１近傍のリード配線９の表面にはソルダーレジスト１３が形成され、リード配線９が他の導電部材とショートすることを防止している。
【００３６】
次に、半導体素子の電極とリード配線とが突起電極を介して電気的に接続された部分を詳細に説明する。
【００３７】
図２に示すように、半導体素子１１の電極１４の周囲には、ポリイミド膜からなる保護膜１５が形成されている。一端がフィルム基材８の表面から分離し、他端がフィルム基材８の表面に形成されたリード配線９の一端と、半導体素子１１の電極に形成された突起電極１６とが電気的に接続されている。リード配線９がフィルム基材８から分離する部分は、半導体素子１１が対向する範囲内である。
【００３８】
また、リード配線９とフィルム基板１０との間には、フィラーを含まない樹脂からなる封止樹脂１２が充填され、封止されている。フィルム基材８とリード配線９との密着面では、ニッケルまたはクロムからなる金属層を介している。本実施形態で、封止樹脂１２として、フィラーを含まない樹脂を用いたのは、フィルム基材８から分離するリード配線９は、なだらかに形成されており、リード配線９とフィルム基材８との分離部分においては、非常に微小な隙間であることから、封止樹脂１２はこの微小な隙間に入り込むフィラーを含まない樹脂が望ましいからである。ここで、フィルム基材８の表面とリード配線９のフィルム基材８側の面との距離は、１〜２０[μｍ]である。
【００３９】
発明者らの実験によれば、フィルム基材とリード配線のフィルム基材側の面との距離が１[μｍ]よりも小さい場合は、リード配線がフィルム基板の表面に対して自由に可動することが困難である。また、フィルム基材とリード配線のフィルム基材側の面との距離が２０[μｍ]よりも大きい場合は、封止工程において、リード配線に対する封止樹脂の流動の抵抗が大きくなり、リード配線が不安定になるという問題が発生する。
【００４０】
以上、本実施形態の半導体装置は、リード配線の突起電極が接続する部分をフィルム基材から分離することによって、封止工程において発生する応力をリード配線で吸収することができ、突起電極近傍の半導体素子表面の保護膜におけるクラック等の不具合を防止できる。
【００４１】
次に、本実施形態の半導体装置の製造方法について説明する。
【００４２】
なお、前記した半導体装置の構成要件と同一の構成要件には同一の符号を付し、同一の内容については省略する。
【００４３】
図３は、本実施形態の半導体装置の製造方法の各工程を示した断面図である。
【００４４】
まず、図３（ａ）に示すように、表面にリード配線９が形成されたフィルム基板１０と、電極に突起電極１６が形成された半導体素子１１とを用意し、リード配線９と突起電極１６とを位置合わせする。なお、リード配線９の表面には、他の導電部材とのショートを防止するために、ソルダーレジスト１３が形成されている。
【００４５】
次に、図３（ｂ）に示すように、半導体素子１１の裏面を第１のツール１８上に載置し、フィルム基板１０の裏面から第２のツール１９により４００〜５００[℃]に加熱しながら加圧することにより、半導体素子１１の電極に形成された突起電極１６とフィルム基材８の表面に形成されたリード配線９とを熱圧着する。ここで、加熱されることにより、フィルム基材８とリード配線９との界面の密着力は低下している。
【００４６】
次に、図３（ｃ）に示すように、第１のツール１８と第２のツール１９により与えていた圧力を開放し、また、温度を室温に低下させることで、フィルム基材８が収縮して応力が発生し、リード配線９とフィルム基材８とが分離する。ここで、突起電極１６とリード配線９との接合部の加熱温度は、本実施形態では、４００〜５００[℃]に設定したが、リード配線９とフィルム基材８が分離する温度は、４００〜５００[℃]の限定されるものではなく、フィルム基材８の材料およびリード配線９の材料に依存する。
【００４７】
次に、図３（ｄ）に示すように、半導体素子１１とフィルム基板１０との間に封止樹脂１２を注入し、加熱することにより封止樹脂１２を硬化させた後、室温に冷却する。
【００４８】
なお、本実施形態では、フィルム基材８の線膨張係数が１０〜１５[ｐｐｍ／℃]、厚さ４０[μｍ]程度であり、半導体素子１１の形状が、長辺１０〜２０[ｍｍ]、短辺０．５〜３[ｍｍ]である。
【００４９】
以上、本実施形態の半導体装置の製造方法は、リード配線の突起電極が接続する部分をフィルム基材から分離することによって、封止工程において発生する応力をリード配線で吸収することができ、突起電極近傍の半導体素子表面の保護膜におけるクラック等の不具合を防止できる。
【００５０】
【発明の効果】
本発明では、半導体素子の電極に形成された突起電極と電気的に接続するリード配線が、フィルム基材の表面から分離しているために、半導体素子とフィルム基材との間を封止する封止工程において発生する応力を、フィルム基材から分離したリード配線によって吸収することができ、突起電極近傍の接続部におけるクラック等の不具合の発生を防止できる。
【図面の簡単な説明】
【図１】本発明の一実施形態の半導体装置を示す平面図
【図２】本発明の一実施形態の半導体装置を示す断面図
【図３】本発明の一実施形態の半導体装置の製造方法の各工程を示す断面図
【図４】従来の半導体装置を示す図
【図５】従来の半導体装置の製造方法の各工程を示す断面図
【図６】従来の半導体装置の製造方法の各工程を示す断面図
【符号の説明】
１ フィルム基板
２ フィルム基材
３ リード配線
４ 半導体素子
５ ソルダーレジスト
６ 突起電極
７ 封止樹脂
８ フィルム基材
９ リード配線
１０ フィルム基板
１１ 半導体素子
１２ 封止樹脂
１３ ソルダーレジスト
１４ 電極
１５ 保護膜
１６ 突起電極
Claims (7)
- フィルム基材の表面に接着層を介さず直接的に形成されたリード配線と半導体素子の電極とが突起電極を介して電気的に接続され、前記フィルム基材と前記半導体素子の間にフィラーを含まない封止樹脂が充填され、前記突起電極が接続される前記リード配線の前記フィルム基材側の面は前記フィルム基材の表面から分離し、さらに、前記リード配線が前記フィルム基材から分離した領域には接着層がなく前記封止樹脂が前記フィルム基材の表面と直接的に接触していることを特徴とする半導体装置。
- リード配線のフィルム基材の表面から離れている部分は、半導体素子に対向する範囲内にあることを特徴とする請求項１に記載の半導体装置。
- フィルム基材の表面と、前記フィルム基材の表面から離れたリード配線の前記フィルム基材側の面との間の距離は、１〜２０［μｍ］であることを特徴とする請求項１に記載の半導体装置。
- フィルム基材の表面に接着層を介さず直接的に形成されたリード配線と半導体素子の電極とを突起電極を介して熱圧着するとともに、前記フィルム基材と前記リード配線との界面の密着力を低下させて、前記フィルム基材の表面と前記リード配線の前記突起電極が熱圧着される部分の裏面側とを分離させる第１工程と、
前記半導体素子と前記フィルム基材との間にフィラーを含まない封止樹脂を注入して硬化させる第２工程とからなり、
前記第１工程では、前記リード配線が前記フィルム基材から分離した領域には接着層がなく、
前記第２工程では、前記リード配線が前記フィルム基材から分離した前記領域において、前記封止樹脂が前記フィルム基材の表面と直接的に接触している
半導体装置の製造方法。 - フィルム基材の表面に形成されたリード配線と半導体素子の電極とを突起電極を介して熱圧着するとともに、前記フィルム基材の表面と、前記リード配線の前記突起電極が熱圧着される部分の裏面側とを分離させる工程は、前記リード配線と前記半導体素子の電極とを突起電極を介して熱圧着する第１の工程と、前記熱圧着のための圧力を開放し、前記フィルム基材の表面から、前記リード配線の前記突起電極が熱圧着された部分の裏面側を分離させる第２の工程とからなることを特徴とする請求項４に記載の半導体装置の製造方法。
- フィルム基材の表面に形成されたリード配線と半導体素子の電極とを突起電極を介して熱圧着するとともに、前記フィルム基材の表面と前記リード配線とを分離させる工程では、前記熱圧着時の温度が４００〜５００［℃］であり、前記熱圧着の時間が１〜５［ｓ］であることを特徴とする請求項４に記載の半導体装置の製造方法。
- 半導体素子とフィルム基板との間に注入する封止樹脂は、液状の樹脂のみからなることを特徴とする請求項４に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001164499A JP4562950B2 (ja) | 2001-05-31 | 2001-05-31 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001164499A JP4562950B2 (ja) | 2001-05-31 | 2001-05-31 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002359262A JP2002359262A (ja) | 2002-12-13 |
| JP4562950B2 true JP4562950B2 (ja) | 2010-10-13 |
Family
ID=19007315
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001164499A Expired - Lifetime JP4562950B2 (ja) | 2001-05-31 | 2001-05-31 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4562950B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4729438B2 (ja) * | 2006-06-01 | 2011-07-20 | 富士通株式会社 | 半導体装置、およびその製造方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000003976A (ja) * | 1998-06-15 | 2000-01-07 | Fujitsu Ltd | 半導体装置 |
| JP2000154250A (ja) * | 1998-11-20 | 2000-06-06 | Ube Ind Ltd | アンダーフィル用ポリイミド樹脂 |
| JP2000294598A (ja) * | 1999-04-08 | 2000-10-20 | Casio Comput Co Ltd | 半導体装置及びその製造方法 |
| JP2000302841A (ja) * | 1999-02-18 | 2000-10-31 | Three Bond Co Ltd | エポキシ樹脂組成物 |
| JP2001019745A (ja) * | 1999-07-07 | 2001-01-23 | Sumitomo Bakelite Co Ltd | 半導体装置の製造方法及び半導体装置 |
| JP2002190499A (ja) * | 2000-12-19 | 2002-07-05 | Hitachi Cable Ltd | 配線基板、半導体装置、及びその製造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0465136A (ja) * | 1990-07-05 | 1992-03-02 | Fujitsu Ltd | 半導体装置 |
| JPH09252063A (ja) * | 1996-03-14 | 1997-09-22 | Hitachi Ltd | リードフレームおよびそれを用いた半導体集積回路装置ならびにその製造方法 |
| JP3676015B2 (ja) * | 1997-01-21 | 2005-07-27 | 浜松ホトニクス株式会社 | 半導体装置 |
-
2001
- 2001-05-31 JP JP2001164499A patent/JP4562950B2/ja not_active Expired - Lifetime
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000003976A (ja) * | 1998-06-15 | 2000-01-07 | Fujitsu Ltd | 半導体装置 |
| JP2000154250A (ja) * | 1998-11-20 | 2000-06-06 | Ube Ind Ltd | アンダーフィル用ポリイミド樹脂 |
| JP2000302841A (ja) * | 1999-02-18 | 2000-10-31 | Three Bond Co Ltd | エポキシ樹脂組成物 |
| JP2000294598A (ja) * | 1999-04-08 | 2000-10-20 | Casio Comput Co Ltd | 半導体装置及びその製造方法 |
| JP2001019745A (ja) * | 1999-07-07 | 2001-01-23 | Sumitomo Bakelite Co Ltd | 半導体装置の製造方法及び半導体装置 |
| JP2002190499A (ja) * | 2000-12-19 | 2002-07-05 | Hitachi Cable Ltd | 配線基板、半導体装置、及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002359262A (ja) | 2002-12-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5874784A (en) | Semiconductor device having external connection terminals provided on an interconnection plate and fabrication process therefor | |
| KR100459970B1 (ko) | 반도체 장치 및 그 제조 방법과, 회로기판 및 전자기기 | |
| JP3994262B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| US6593648B2 (en) | Semiconductor device and method of making the same, circuit board and electronic equipment | |
| TWI277187B (en) | Semiconductor device and manufacturing method for the same | |
| JP2833996B2 (ja) | フレキシブルフィルム及びこれを有する半導体装置 | |
| KR100336329B1 (ko) | 반도체장치의제조방법 | |
| TWI295500B (ja) | ||
| KR100520660B1 (ko) | 반도체 웨이퍼와 반도체장치 및 그 제조방법 | |
| US7053494B2 (en) | Semiconductor device and production method therefor | |
| JPH06342794A (ja) | 樹脂封止型半導体パッケージおよびその製造方法 | |
| JP5110163B2 (ja) | 部品内蔵モジュールの製造方法 | |
| US8179686B2 (en) | Mounted structural body and method of manufacturing the same | |
| JP3559554B2 (ja) | 半導体装置およびその製造方法 | |
| JPH10275826A (ja) | 半導体装置およびその製造方法 | |
| WO2008072491A1 (ja) | Ｉｃチップ実装パッケージ及びその製造方法 | |
| JP2000150560A (ja) | バンプ形成方法及びバンプ形成用ボンディングツール、半導体ウエーハ、半導体チップ及び半導体装置並びにこれらの製造方法、回路基板並びに電子機器 | |
| JP4562950B2 (ja) | 半導体装置およびその製造方法 | |
| JP2005302901A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP4085572B2 (ja) | 半導体装置及びその製造方法 | |
| JP4035949B2 (ja) | 配線基板及びそれを用いた半導体装置、ならびにその製造方法 | |
| JPH10256259A (ja) | マルチチップモジュールの製造方法 | |
| JP2000156386A (ja) | 半導体装置の接続構造および接続方法ならびにそれを用いた半導体装置パッケージ | |
| JP2748771B2 (ja) | フィルムキャリア半導体装置及びその製造方法 | |
| JP2001127102A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070305 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20070412 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090128 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091119 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100202 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20100222 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100326 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100413 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20100531 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100609 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100706 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100728 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130806 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4562950 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |