JPS63244658A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS63244658A JPS63244658A JP62077136A JP7713687A JPS63244658A JP S63244658 A JPS63244658 A JP S63244658A JP 62077136 A JP62077136 A JP 62077136A JP 7713687 A JP7713687 A JP 7713687A JP S63244658 A JPS63244658 A JP S63244658A
- Authority
- JP
- Japan
- Prior art keywords
- package
- leads
- semiconductor device
- lead
- tab
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 34
- 239000011347 resin Substances 0.000 claims description 15
- 229920005989 resin Polymers 0.000 claims description 15
- 238000004806 packaging method and process Methods 0.000 description 3
- 238000007789 sealing Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49503—Lead-frames or other flat leads characterised by the die pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体素子を封止樹脂によりパッケージソゲ
してなる半導体装置に関するものである。
してなる半導体装置に関するものである。
従来、この種の半導体装置は第3図に示すように構成さ
れており、同図において、1は半導体素子2が搭載され
た短冊状のタブで、該半導体素子2の電極3は該タブ1
の短辺側に位置している。。
れており、同図において、1は半導体素子2が搭載され
た短冊状のタブで、該半導体素子2の電極3は該タブ1
の短辺側に位置している。。
4は内部リード4aおよび外部リード4bからなるリー
ドでこのタブ1上の半導体素子2にワイヤ5によって接
続されている。また、6は組立終了まで前記タブ1をリ
ードフレームの外枠(図示せず)に保持するタブリード
、Aは前記半導体素子2および前記内部リード4aを封
止する樹脂パッケージである。また第4図(a)、 C
b)は上記半導体装置の平面図及び側面図である。
ドでこのタブ1上の半導体素子2にワイヤ5によって接
続されている。また、6は組立終了まで前記タブ1をリ
ードフレームの外枠(図示せず)に保持するタブリード
、Aは前記半導体素子2および前記内部リード4aを封
止する樹脂パッケージである。また第4図(a)、 C
b)は上記半導体装置の平面図及び側面図である。
このように構成された半導体装置の組み立ては、タブ1
上に半導体素子2を接合し、次いでこの半導体素子2の
電極3と内部リード4aとをワイヤ5によって接続し、
しかる後半導体素子2および内部リード4aを封止樹脂
によりパッケージングすることにより行なう。
上に半導体素子2を接合し、次いでこの半導体素子2の
電極3と内部リード4aとをワイヤ5によって接続し、
しかる後半導体素子2および内部リード4aを封止樹脂
によりパッケージングすることにより行なう。
しかしながら、従来の半導体装置では、外部リード4b
がパンケージAの長辺側に位置しているためこのままで
はパッケージAの外形を小型化することができず、プリ
ント基板(図示せず)等に対する近年の高密度実装化に
応じることができないという問題があった。すなわち、
この種の半導体置台においては、全ての内部リード4a
を半導体素子2の電極3の近傍に位置付けなければなら
ず、このため一部のリード4をパッケージAの短辺側に
引きまわして長辺側に突出させる必要があるため、高密
度実装化に応することができなかった。
がパンケージAの長辺側に位置しているためこのままで
はパッケージAの外形を小型化することができず、プリ
ント基板(図示せず)等に対する近年の高密度実装化に
応じることができないという問題があった。すなわち、
この種の半導体置台においては、全ての内部リード4a
を半導体素子2の電極3の近傍に位置付けなければなら
ず、このため一部のリード4をパッケージAの短辺側に
引きまわして長辺側に突出させる必要があるため、高密
度実装化に応することができなかった。
本発明はこのような問題点に鑑みてなされたもので、パ
ッケージの外形を小型化することができ、これによりプ
リント基板等に対する高密度実装化を図ることができる
半導体装置を提供することを目的とする。
ッケージの外形を小型化することができ、これによりプ
リント基板等に対する高密度実装化を図ることができる
半導体装置を提供することを目的とする。
本発明に係る半導体装置は、すべてのリードを樹脂パッ
ケージの内外にわたって該樹脂パフケージの長辺に平行
にかつ短辺側から露出するよう設けたものである。
ケージの内外にわたって該樹脂パフケージの長辺に平行
にかつ短辺側から露出するよう設けたものである。
本発明においては、すべてのリードを樹脂パッケージの
内外にねたうて該樹脂パッケージの長辺に平行にかつ短
辺側から露出するよう設けたから、リードを引きまわす
必要がなく、パフケージの外形を小形化することができ
、これにより高密度実装化を図ることができる。
内外にねたうて該樹脂パッケージの長辺に平行にかつ短
辺側から露出するよう設けたから、リードを引きまわす
必要がなく、パフケージの外形を小形化することができ
、これにより高密度実装化を図ることができる。
以下、この発明の一実施例を図について説明する。
第1図は本発明の一実施例による半導体装置の構成を、
第2図(a)、 (blはその外観を示し、図において
、第3図および第4図と同一符号は同一のものを示し、
11は内部リードllaおよび外部リードllbからな
り、全体が略■字状に形成されたリードで、これは樹脂
パッケージの内外にわたって樹脂パフケージの長辺に平
行にかつ短辺側から露出するよう配置されている。なお
、12はタブ1を半導体装置の組立終了までリードフレ
ームの外枠(図示せず)に弾性保持するタブリードであ
る。
第2図(a)、 (blはその外観を示し、図において
、第3図および第4図と同一符号は同一のものを示し、
11は内部リードllaおよび外部リードllbからな
り、全体が略■字状に形成されたリードで、これは樹脂
パッケージの内外にわたって樹脂パフケージの長辺に平
行にかつ短辺側から露出するよう配置されている。なお
、12はタブ1を半導体装置の組立終了までリードフレ
ームの外枠(図示せず)に弾性保持するタブリードであ
る。
また本実施例の半導体装置の組み立ては従来と同様の方
法によって行うことができる。すなわち、タブ1上に半
導体素子2を接合し、次いで半導体素子2の電極3と内
部リードllaとをワイヤ5によって接続し、しかる後
、半導体素子2および内部リードllaを封止樹脂によ
りパフケージングする。
法によって行うことができる。すなわち、タブ1上に半
導体素子2を接合し、次いで半導体素子2の電極3と内
部リードllaとをワイヤ5によって接続し、しかる後
、半導体素子2および内部リードllaを封止樹脂によ
りパフケージングする。
このように構成された半導体装置においては、全ての内
部リードllaをパッケージAの短辺側に引きまわす必
要がなく、内部リードllaおよび半導体素子2を封止
する樹脂パッケージAを小型化することができ、プリン
ト基板等に対する高密度実装化を図ることができる。
部リードllaをパッケージAの短辺側に引きまわす必
要がなく、内部リードllaおよび半導体素子2を封止
する樹脂パッケージAを小型化することができ、プリン
ト基板等に対する高密度実装化を図ることができる。
以上のように本発明にかかる半導体装置によれば、すべ
てのリードを樹脂パッケージの内外にわたって該樹脂パ
フケージの長辺に平行にかつ短辺側から露出するよう設
けたので、リードを樹脂パッケージの短辺側に引きまわ
す必要がなく、このためパッケージの外形を小型化する
ことができ、高密度実装化を図ることができる効果があ
る。
てのリードを樹脂パッケージの内外にわたって該樹脂パ
フケージの長辺に平行にかつ短辺側から露出するよう設
けたので、リードを樹脂パッケージの短辺側に引きまわ
す必要がなく、このためパッケージの外形を小型化する
ことができ、高密度実装化を図ることができる効果があ
る。
第1図は本発明の一実施例による半導体装置の構成を示
す平面図、第2図はこの半導体装置の外観図、第3図は
従来の半導体装置の構成を示す平面図、第4図は該半導
体装置の外観図である。 1・・・タブ、2・・・半導体素子、3・・・電極、5
・・・ワイヤ、11・・・リード、lla・・・内部リ
ード、11b・・・外部リード、12・・・タブリード
、A・・・パフケージ。 なお図中同一符号は同−又は相当部分を示す。
す平面図、第2図はこの半導体装置の外観図、第3図は
従来の半導体装置の構成を示す平面図、第4図は該半導
体装置の外観図である。 1・・・タブ、2・・・半導体素子、3・・・電極、5
・・・ワイヤ、11・・・リード、lla・・・内部リ
ード、11b・・・外部リード、12・・・タブリード
、A・・・パフケージ。 なお図中同一符号は同−又は相当部分を示す。
Claims (1)
- (1)リードを有する樹脂パッケージされた半導体装置
において、 上記すべてのリードは樹脂パッケージの内外にわたって
樹脂パッケージの長辺に平行にかつ短辺側から露出する
よう設けられていることを特徴とする半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62077136A JPH0719872B2 (ja) | 1987-03-30 | 1987-03-30 | 半導体装置 |
US07/346,390 US4984062A (en) | 1987-03-30 | 1989-05-03 | Packaged semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62077136A JPH0719872B2 (ja) | 1987-03-30 | 1987-03-30 | 半導体装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8053341A Division JP2885167B2 (ja) | 1996-03-11 | 1996-03-11 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS63244658A true JPS63244658A (ja) | 1988-10-12 |
JPH0719872B2 JPH0719872B2 (ja) | 1995-03-06 |
Family
ID=13625385
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62077136A Expired - Lifetime JPH0719872B2 (ja) | 1987-03-30 | 1987-03-30 | 半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US4984062A (ja) |
JP (1) | JPH0719872B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2875334B2 (ja) * | 1990-04-06 | 1999-03-31 | 株式会社日立製作所 | 半導体装置 |
US5150194A (en) * | 1991-04-24 | 1992-09-22 | Micron Technology, Inc. | Anti-bow zip lead frame design |
US5781682A (en) * | 1996-02-01 | 1998-07-14 | International Business Machines Corporation | Low-cost packaging for parallel optical computer link |
US7057273B2 (en) * | 2001-05-15 | 2006-06-06 | Gem Services, Inc. | Surface mount package |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS53163061U (ja) * | 1977-05-27 | 1978-12-20 | ||
JPS58162053A (ja) * | 1982-03-23 | 1983-09-26 | Sumitomo Electric Ind Ltd | 半導体用基板材料 |
JPS5972757A (ja) * | 1982-10-20 | 1984-04-24 | Fujitsu Ltd | 半導体装置 |
JPS59169160A (ja) * | 1983-03-16 | 1984-09-25 | Hitachi Ltd | 電子装置 |
JPS6010651A (ja) * | 1983-06-30 | 1985-01-19 | Toshiba Corp | 半導体装置 |
JPS609234U (ja) * | 1983-06-29 | 1985-01-22 | 日本電気ホームエレクトロニクス株式会社 | 電子部品 |
JPS60130649U (ja) * | 1984-02-10 | 1985-09-02 | 関西日本電気株式会社 | 樹脂封止型半導体装置 |
JPS61134044A (ja) * | 1984-12-05 | 1986-06-21 | Nec Corp | 半導体装置 |
JPS6242552A (ja) * | 1985-08-20 | 1987-02-24 | Fujitsu Ltd | 半導体装置 |
JPS62122253A (ja) * | 1985-11-22 | 1987-06-03 | Hitachi Ltd | 半導体装置 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS54144872A (en) * | 1978-05-04 | 1979-11-12 | Omron Tateisi Electronics Co | Electronic circuit device |
JPS5548954A (en) * | 1978-10-03 | 1980-04-08 | Toshiba Corp | Manufacturing of film carrier |
US4514750A (en) * | 1982-01-11 | 1985-04-30 | Texas Instruments Incorporated | Integrated circuit package having interconnected leads adjacent the package ends |
JPS59200449A (ja) * | 1983-04-28 | 1984-11-13 | Yamagata Nippon Denki Kk | 半導体装置用リ−ドフレ−ム |
JPS59219952A (ja) * | 1983-05-30 | 1984-12-11 | Sumitomo Electric Ind Ltd | リ−ドフレ−ム |
IL74296A0 (en) * | 1984-03-20 | 1985-05-31 | Isotronics Inc | Corrosion resistant microcircuit package |
JPS61247063A (ja) * | 1985-04-24 | 1986-11-04 | Nec Corp | リ−ドフレ−ムの構造 |
-
1987
- 1987-03-30 JP JP62077136A patent/JPH0719872B2/ja not_active Expired - Lifetime
-
1989
- 1989-05-03 US US07/346,390 patent/US4984062A/en not_active Expired - Lifetime
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS53163061U (ja) * | 1977-05-27 | 1978-12-20 | ||
JPS58162053A (ja) * | 1982-03-23 | 1983-09-26 | Sumitomo Electric Ind Ltd | 半導体用基板材料 |
JPS5972757A (ja) * | 1982-10-20 | 1984-04-24 | Fujitsu Ltd | 半導体装置 |
JPS59169160A (ja) * | 1983-03-16 | 1984-09-25 | Hitachi Ltd | 電子装置 |
JPS609234U (ja) * | 1983-06-29 | 1985-01-22 | 日本電気ホームエレクトロニクス株式会社 | 電子部品 |
JPS6010651A (ja) * | 1983-06-30 | 1985-01-19 | Toshiba Corp | 半導体装置 |
JPS60130649U (ja) * | 1984-02-10 | 1985-09-02 | 関西日本電気株式会社 | 樹脂封止型半導体装置 |
JPS61134044A (ja) * | 1984-12-05 | 1986-06-21 | Nec Corp | 半導体装置 |
JPS6242552A (ja) * | 1985-08-20 | 1987-02-24 | Fujitsu Ltd | 半導体装置 |
JPS62122253A (ja) * | 1985-11-22 | 1987-06-03 | Hitachi Ltd | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JPH0719872B2 (ja) | 1995-03-06 |
US4984062A (en) | 1991-01-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS63242696A (ja) | 半導体装置カ−ド | |
KR950004467A (ko) | 반도체장치 및 그 제조방법 | |
JPS63244658A (ja) | 半導体装置 | |
JPH0237761A (ja) | 混成集積回路装置 | |
JPH01220837A (ja) | 半導体集積回路装置 | |
KR920007131A (ko) | 반도체 장치 | |
JPH0199245A (ja) | Icパッケージ | |
JPH02153557A (ja) | 樹脂封止型半導体装置 | |
JPH08241949A (ja) | 半導体装置 | |
JPH01318259A (ja) | 混成集積回路装置 | |
JPH01173747A (ja) | 樹脂封止形半導体装置 | |
JPH0222886A (ja) | 混成集積回路 | |
JPH01183143A (ja) | 半導体装置用リードフレーム | |
JPH01234296A (ja) | Icカード | |
JPH03129840A (ja) | 樹脂封止型半導体装置 | |
JPH02304877A (ja) | フレキシブル基板 | |
JPH09153561A (ja) | 半導体装置およびその実装方法 | |
JPH04138296A (ja) | 薄形半導体装置 | |
JPS59136956A (ja) | 半導体装置 | |
JPH04359530A (ja) | 素子パッケージ | |
JPH04279052A (ja) | 半導体集積回路装置 | |
JPH10135372A (ja) | 半導体装置 | |
JPH033354A (ja) | 半導体装置 | |
JPS61251198A (ja) | フラツトパツケ−ジの実装方法 | |
JPH0297050A (ja) | 半導体集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RVTR | Cancellation due to determination of trial for invalidation |