JPS63240633A - 中央処理装置 - Google Patents
中央処理装置Info
- Publication number
- JPS63240633A JPS63240633A JP7491687A JP7491687A JPS63240633A JP S63240633 A JPS63240633 A JP S63240633A JP 7491687 A JP7491687 A JP 7491687A JP 7491687 A JP7491687 A JP 7491687A JP S63240633 A JPS63240633 A JP S63240633A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- psw
- update
- central processing
- processing unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 238000007796 conventional method Methods 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
Landscapes
- Advance Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は情報処理装置におけるパイプライン方式を採用
する中央処理装置に関するものであり、分岐命令の高速
化に関するものである。
する中央処理装置に関するものであり、分岐命令の高速
化に関するものである。
〈従来の技術〉
従来、パイプライン方式による先行制御方式を採用する
中央処理装置において、実行すべき命令が先行する命令
の結果に依存する場合は、先行する命令の実行が終了す
るまで、次の命令の実行が出来なかった。このように、
実行すべき命令が先行する命令の結果に依存しており、
先行する命令の実行が終了するまで次の命令が実行でき
ない場合をハザードと言う。
中央処理装置において、実行すべき命令が先行する命令
の結果に依存する場合は、先行する命令の実行が終了す
るまで、次の命令の実行が出来なかった。このように、
実行すべき命令が先行する命令の結果に依存しており、
先行する命令の実行が終了するまで次の命令が実行でき
ない場合をハザードと言う。
第２図にパイプライン方式による先行制御を実行可能な
中央処理装置のブロック回路を示す。この中央処理装置
は主記憶装置制御部２０１（以下、ＢＣＵと略す）、命
令解読部２０２（以下、ＩＤＵと略す）、命令実行部２
０３（以下、ＥＸＵと略す）、オペランド・アドレス計
算部２０４（以下、ＥＡＧと略す）の４つのステージか
ら構成されており、それぞれのステージは並行動作する
ものとする。また第４図に、命令実行部２０３のブロッ
ク回路を示す。この命令実行部（ＥＸＵ）は、演算実行
部４０１（以下、ＡＬＵと略す）と、複数の汎用レジス
タ４０２（以下、ＲＥＧＳと略す）と、命令の実行環境
、プログラムの実行環境、タスクの実行環境、プロセッ
サの実行状態などを示すフラグの集まりで構成される１
つのレジスタ４０３（以下、ＰＳＷと略す）とで構成さ
れている。
中央処理装置のブロック回路を示す。この中央処理装置
は主記憶装置制御部２０１（以下、ＢＣＵと略す）、命
令解読部２０２（以下、ＩＤＵと略す）、命令実行部２
０３（以下、ＥＸＵと略す）、オペランド・アドレス計
算部２０４（以下、ＥＡＧと略す）の４つのステージか
ら構成されており、それぞれのステージは並行動作する
ものとする。また第４図に、命令実行部２０３のブロッ
ク回路を示す。この命令実行部（ＥＸＵ）は、演算実行
部４０１（以下、ＡＬＵと略す）と、複数の汎用レジス
タ４０２（以下、ＲＥＧＳと略す）と、命令の実行環境
、プログラムの実行環境、タスクの実行環境、プロセッ
サの実行状態などを示すフラグの集まりで構成される１
つのレジスタ４０３（以下、ＰＳＷと略す）とで構成さ
れている。
この中央処理装置にＰＳＷによってハザードを起こさせ
る命令の組合せの一例として、比較命令に続き条件分岐
命令が実行された場合について述べる。比較命令は、命
令コードと２つのオペランドを持ち、２つのオペランド
の比較を行ない、その結果をＰＳＷのフラグに示す。条
件分岐命令は先行する比較命令によって更新されたＰＳ
Ｗを参照して分岐するか否かを決定する。第５図のタイ
ミング・チャート図に示されているように、比較命令は
主記憶装置から主記憶装置制御部２０１、命令解読部２
０２を介して命令実行部２０３に送られ、命令実行部２
０３で比較操作を行ない、その結果をＰＳＷに記憶する
。比較命令に続いて主記憶装置から読み込まれた条件分
岐命令は、比較命令が命令解読部２０２から命令実行部
２０３に送られた後に、命令解読部２０２に読み込まれ
る。
る命令の組合せの一例として、比較命令に続き条件分岐
命令が実行された場合について述べる。比較命令は、命
令コードと２つのオペランドを持ち、２つのオペランド
の比較を行ない、その結果をＰＳＷのフラグに示す。条
件分岐命令は先行する比較命令によって更新されたＰＳ
Ｗを参照して分岐するか否かを決定する。第５図のタイ
ミング・チャート図に示されているように、比較命令は
主記憶装置から主記憶装置制御部２０１、命令解読部２
０２を介して命令実行部２０３に送られ、命令実行部２
０３で比較操作を行ない、その結果をＰＳＷに記憶する
。比較命令に続いて主記憶装置から読み込まれた条件分
岐命令は、比較命令が命令解読部２０２から命令実行部
２０３に送られた後に、命令解読部２０２に読み込まれ
る。
命令解読部２０２に読み込まれた分岐命令は、命令実行
部２０３のＰＳＷ４０３の状態を参照して分岐するかど
うかを決定するが、しかしこの時点■では、まだ命令実
行部２０３では、フラグが確定していないので判定を行
なえない。そのため、フラグの確定する時点■まで、実
行を行なわずに命令解読部２０２に退避しておかなけれ
ばならなかった。このようなＰＳＷを更新する命令と分
岐命令の組合せとでは、命令解読部２０２と命令実行部
２０３とに無駄な時間が生じるので、この時間を調整す
るためにＰＳＷを更新しない命令を実行する方法がとら
れてきた。
部２０３のＰＳＷ４０３の状態を参照して分岐するかど
うかを決定するが、しかしこの時点■では、まだ命令実
行部２０３では、フラグが確定していないので判定を行
なえない。そのため、フラグの確定する時点■まで、実
行を行なわずに命令解読部２０２に退避しておかなけれ
ばならなかった。このようなＰＳＷを更新する命令と分
岐命令の組合せとでは、命令解読部２０２と命令実行部
２０３とに無駄な時間が生じるので、この時間を調整す
るためにＰＳＷを更新しない命令を実行する方法がとら
れてきた。
〈発明の解決しようとする問題点〉
上述した従来の方法では、ＰＳＷを更新する命令に続い
てＰＳＷを参照する命令があった場合には、ＰＳＷが確
定するまで次の命令を実行できないのでＰＳＷを更新す
る命令とＰＳＷを参照する命令との間にＰＳＷを更新し
ない命令を挿入することにより命令解読部の無駄な待ち
時間を調整する方法が行なわれていたが、ＰＳＷを更新
しない命令の種類は限られていたために、そのような命
令の組合せは限られてしまう欠点があった。
てＰＳＷを参照する命令があった場合には、ＰＳＷが確
定するまで次の命令を実行できないのでＰＳＷを更新す
る命令とＰＳＷを参照する命令との間にＰＳＷを更新し
ない命令を挿入することにより命令解読部の無駄な待ち
時間を調整する方法が行なわれていたが、ＰＳＷを更新
しない命令の種類は限られていたために、そのような命
令の組合せは限られてしまう欠点があった。
〈問題点を解決するための手段、および作用〉本発明は
パイプライン方式を採用する中央処理装置にして、命令
解読部と、命令実行部と、各々がプログラムの実行環境
を保持するフラグの集まりで構成される複数のレジスタ
と、前記レジスタを選択するセレクタとを有し、前記命
令実行部でプログラム実行環境を更新する第１の命令が
実行されたときに前記セレクタで前記レジスタの１つを
選択し、後続する第２の命令が命令実行部で実行されプ
ログラム実行環境の更新が要求された場合には前記セレ
クタにより前記複数のレジスタの内の使用されていない
レジスタを選択することにより第１の命令で更新した前
記レジスタの内容を参照して分岐する命令のハザードを
回避可能にしたことを特徴としている。
パイプライン方式を採用する中央処理装置にして、命令
解読部と、命令実行部と、各々がプログラムの実行環境
を保持するフラグの集まりで構成される複数のレジスタ
と、前記レジスタを選択するセレクタとを有し、前記命
令実行部でプログラム実行環境を更新する第１の命令が
実行されたときに前記セレクタで前記レジスタの１つを
選択し、後続する第２の命令が命令実行部で実行されプ
ログラム実行環境の更新が要求された場合には前記セレ
クタにより前記複数のレジスタの内の使用されていない
レジスタを選択することにより第１の命令で更新した前
記レジスタの内容を参照して分岐する命令のハザードを
回避可能にしたことを特徴としている。
したがって、従来のＰＳＷが１つの場合には、ＰＳＷを
更新する命令と、ＰＳＷを参照する命令との組合せにＰ
ＳＷを更新しない命令を挿入する方法で挿入可能な命令
の種類に限りがあったのに対して、本発明では複数のＰ
ＳＷ用のレジスタを持ち、第１のＰＳＷを更新する命令
と、第１のＰＳＷを参照する命令との間に他の命令を挿
入し。
更新する命令と、ＰＳＷを参照する命令との組合せにＰ
ＳＷを更新しない命令を挿入する方法で挿入可能な命令
の種類に限りがあったのに対して、本発明では複数のＰ
ＳＷ用のレジスタを持ち、第１のＰＳＷを更新する命令
と、第１のＰＳＷを参照する命令との間に他の命令を挿
入し。
挿入したＰＳＷを更新しようとしたときには、第２のＰ
ＳＷを更新させる。したがって、Ｐｓｗの確定までの時
間を有効に利用することができ高速に処理することが可
能になる。
ＳＷを更新させる。したがって、Ｐｓｗの確定までの時
間を有効に利用することができ高速に処理することが可
能になる。
〈実施例〉
以下、本発明の実施例について図面を用いっつ説明する
。
。
第１図は本発明の第１実施例における命令実行部の構成
を示すブロック図である。第３図は本発明の第１実施例
における動作を説明するタイミング図である。
を示すブロック図である。第３図は本発明の第１実施例
における動作を説明するタイミング図である。
第１図において、１０１は演算を実行する演算実行部（
以下、ＡＬＵと略す）を、１０２は汎用レジスタ（以下
、ＲＥＧＳと略す）を、１０３は命令の実行環境、プロ
グラムの実行環境、タスクの実行環境、プロセッサの実
行状態などを示すフラグの集まりで構成される第２レジ
スタ（以下、ＰＳＷＩと略す）を、１０４は命令の実行
環境、プログラムの実行環境、タスクの実行環境、プロ
セッサの実行状態などを示すフラグの集まりで構成され
る第２レジスタ（以下、ＰＳＷ２と略す）をそれぞれ示
している。１０５は演算結果によりＰＳＷを更新しよう
としたときに、第１のＰｓｗを更新するか、第２のＰＳ
ｗを更新するかを選択するセレクタ（以下、ＳＥＣと略
す）である。１０６は命令解読部２０２がＰｓｗを参照
しようとしたときに、第１のＰＳＷを参照するか、第２
のＰＳＷを参照するかを選択するＳＥＣである。上記実
施例の分岐命令の命令の形式は命令コードと、オペラン
ドと、ｐｓｗを選択するフィールドとから構成されてい
る。分岐命令はこれらのフィールドによって現在更新中
のＰＳＷか、更新済みのＰＳＷを更新するかを選択出来
る。
以下、ＡＬＵと略す）を、１０２は汎用レジスタ（以下
、ＲＥＧＳと略す）を、１０３は命令の実行環境、プロ
グラムの実行環境、タスクの実行環境、プロセッサの実
行状態などを示すフラグの集まりで構成される第２レジ
スタ（以下、ＰＳＷＩと略す）を、１０４は命令の実行
環境、プログラムの実行環境、タスクの実行環境、プロ
セッサの実行状態などを示すフラグの集まりで構成され
る第２レジスタ（以下、ＰＳＷ２と略す）をそれぞれ示
している。１０５は演算結果によりＰＳＷを更新しよう
としたときに、第１のＰｓｗを更新するか、第２のＰＳ
ｗを更新するかを選択するセレクタ（以下、ＳＥＣと略
す）である。１０６は命令解読部２０２がＰｓｗを参照
しようとしたときに、第１のＰＳＷを参照するか、第２
のＰＳＷを参照するかを選択するＳＥＣである。上記実
施例の分岐命令の命令の形式は命令コードと、オペラン
ドと、ｐｓｗを選択するフィールドとから構成されてい
る。分岐命令はこれらのフィールドによって現在更新中
のＰＳＷか、更新済みのＰＳＷを更新するかを選択出来
る。
本実施例はパイプライン方式による先行制御を採用する
中央処理装置で、主記憶装置制御部２゜１、命令解読部
２０２、命令実行部２０３、オペランド・アドレス計算
部２０４の４つのステージから構成され、それぞれのス
テージは並行動作するものとする。
中央処理装置で、主記憶装置制御部２゜１、命令解読部
２０２、命令実行部２０３、オペランド・アドレス計算
部２０４の４つのステージから構成され、それぞれのス
テージは並行動作するものとする。
第１図と第２図とを用いてＰｓｗを更新する命令と、そ
のＰＳＷを参照して分岐する条件分岐命令との間に第３
の命令を挿入することによってハザードを回避する過程
を説明する。ＰｓｗはＡＬＵＩＯＩの演算結果の中のプ
ログラムの実行環境を保持するレジスタに記憶され、本
実施例ではＰＳＷＩを記憶する第ルジスタ１０３とＰＳ
Ｗ２を記憶する第２レジスタ１０４の２本のレジスタを
有しており、５ＥＣ１０５により第ルジスタ１０３また
は第２レジスタ１０４にＡＬＵｌｏｌからの結果を書き
込む。ＳＥＣ：１０６は第ルジスタ１０３と第２レジス
タ１０４とに接続され、その出力はＩＤＵ２０２に接続
されている。分岐命令はＩＤＵ２０２からこのＰＳＷを
参照して分岐するか否かを決定する。この中央処理装置
にＰＳＷを更新する第１の命令と、ＥＸＵ２０３とＴＤ
Ｕ２０２との遊んでいる時間を利用して実行する第２の
命令と、ＰＳＷを参照する第３の命令として分岐命令と
が入力されたとき、まずＰＳＷを更新する第１命令がＢ
ＣＵ２０１、ＩＤＵ２０２を通りＥＸＵ２０３に送られ
る。このときＩＤＵ２０２には次の第２の命令が読み込
まれる。ＥＸＵ２０３に送られた第１命令に基づきＡＬ
ＵＩＯｌで演算が実行され、その結果はバスを通して５
ＥＣＩ○５に送られる。５ＥＣ１０５に送られた演算結
果は５ＥＣ１０５によってＰＳＷＩの１０３に転送され
る。ＩＤＵ２０２は実行の終ったＥＸＵ２０３に次の第
２命令を送り、続いて条件分岐命令を読み込む。ＥＸＵ
に送られた第２の命令がＰＳＷを更新する場合はその結
果を５ＥＣＩＯ５に送り、５ＥＣ１０５は受は取った結
果をＰＳＷ２の１０４に書き込む。ＩＤＵ２０２は分岐
命令を受は取ると、ＥＸＵ１０３の中のＰＳＷを参照し
て分岐するか否かを決定する。このときのＰＳＷは５Ｅ
Ｃ１０６によってＰＳＷＩが参照できる。これら一連の
動作タイミング図が第３図に示されている。
のＰＳＷを参照して分岐する条件分岐命令との間に第３
の命令を挿入することによってハザードを回避する過程
を説明する。ＰｓｗはＡＬＵＩＯＩの演算結果の中のプ
ログラムの実行環境を保持するレジスタに記憶され、本
実施例ではＰＳＷＩを記憶する第ルジスタ１０３とＰＳ
Ｗ２を記憶する第２レジスタ１０４の２本のレジスタを
有しており、５ＥＣ１０５により第ルジスタ１０３また
は第２レジスタ１０４にＡＬＵｌｏｌからの結果を書き
込む。ＳＥＣ：１０６は第ルジスタ１０３と第２レジス
タ１０４とに接続され、その出力はＩＤＵ２０２に接続
されている。分岐命令はＩＤＵ２０２からこのＰＳＷを
参照して分岐するか否かを決定する。この中央処理装置
にＰＳＷを更新する第１の命令と、ＥＸＵ２０３とＴＤ
Ｕ２０２との遊んでいる時間を利用して実行する第２の
命令と、ＰＳＷを参照する第３の命令として分岐命令と
が入力されたとき、まずＰＳＷを更新する第１命令がＢ
ＣＵ２０１、ＩＤＵ２０２を通りＥＸＵ２０３に送られ
る。このときＩＤＵ２０２には次の第２の命令が読み込
まれる。ＥＸＵ２０３に送られた第１命令に基づきＡＬ
ＵＩＯｌで演算が実行され、その結果はバスを通して５
ＥＣＩ○５に送られる。５ＥＣ１０５に送られた演算結
果は５ＥＣ１０５によってＰＳＷＩの１０３に転送され
る。ＩＤＵ２０２は実行の終ったＥＸＵ２０３に次の第
２命令を送り、続いて条件分岐命令を読み込む。ＥＸＵ
に送られた第２の命令がＰＳＷを更新する場合はその結
果を５ＥＣＩＯ５に送り、５ＥＣ１０５は受は取った結
果をＰＳＷ２の１０４に書き込む。ＩＤＵ２０２は分岐
命令を受は取ると、ＥＸＵ１０３の中のＰＳＷを参照し
て分岐するか否かを決定する。このときのＰＳＷは５Ｅ
Ｃ１０６によってＰＳＷＩが参照できる。これら一連の
動作タイミング図が第３図に示されている。
次に、本発明の第２の実施例について説明する。
前記第１実施例では、条件分岐命令のフィールドによっ
て更新中のＰＳＷか、更新済みのＰＳｗかを選択してい
たが、第２実施例ではＰｓｗを更新する命令と、条件分
岐命令との双方に、第ルジスタ１０３または第２レジス
タ１０４を選択できるようにする。こうすることにより
Ｐｓｗを更新する命令とＰＳＷを参照し分岐する命令と
の間に複数個のＰＳＷを更新する命令を挿入できる。
て更新中のＰＳＷか、更新済みのＰＳｗかを選択してい
たが、第２実施例ではＰｓｗを更新する命令と、条件分
岐命令との双方に、第ルジスタ１０３または第２レジス
タ１０４を選択できるようにする。こうすることにより
Ｐｓｗを更新する命令とＰＳＷを参照し分岐する命令と
の間に複数個のＰＳＷを更新する命令を挿入できる。
〈発明の効果〉
以上説明してきたように、複数個のプログラム実行環境
レジスタを備えることにより、ＰＳＷを更新する命令と
、ＰＳＷを参照する命令との間に、ＰＳＷを更新する命
令を挿入することができるようになり、挿入できる命令
の種類も増え、パイプライン処理を行なう中央処理装置
のハードウェアを有効に利用することができ、プログラ
ムの実行時間の短縮につながる。
レジスタを備えることにより、ＰＳＷを更新する命令と
、ＰＳＷを参照する命令との間に、ＰＳＷを更新する命
令を挿入することができるようになり、挿入できる命令
の種類も増え、パイプライン処理を行なう中央処理装置
のハードウェアを有効に利用することができ、プログラ
ムの実行時間の短縮につながる。
第１図は本発明の第１実施例の命令実行部の構成を示す
ブロック図、 第２図はパイプライン制御を採用している中央処理装置
の構成を示すブロック図、 第３図は本発明の第１実施例の動作を示すタイミングチ
ャート図、 第４図は従来例における命令実行部の構成を示すブロッ
ク図、 第５図は従来例の動作を示すタイミングチャート図であ
る。 １０１・・・・演算実行部、 １０２・・・・汎用レジスタ群、 １０３・・・・第２レジスタ （複数のレジスタ群の１つ）、 １０４・・・・第２レジスタ （複数のレジスタ群の他の１つ）、 １０５・・・・セレクタ、 １０６・・・・セレクタ。
ブロック図、 第２図はパイプライン制御を採用している中央処理装置
の構成を示すブロック図、 第３図は本発明の第１実施例の動作を示すタイミングチ
ャート図、 第４図は従来例における命令実行部の構成を示すブロッ
ク図、 第５図は従来例の動作を示すタイミングチャート図であ
る。 １０１・・・・演算実行部、 １０２・・・・汎用レジスタ群、 １０３・・・・第２レジスタ （複数のレジスタ群の１つ）、 １０４・・・・第２レジスタ （複数のレジスタ群の他の１つ）、 １０５・・・・セレクタ、 １０６・・・・セレクタ。
Claims (1)
- パイプライン方式を採用する中央処理装置にして、命令
解読部と、命令実行部と、各々がプログラムの実行環境
を保持するフラグの集まりで構成される複数のレジスタ
と、前記レジスタを選択するセレクタとを有し、前記命
令実行部でプログラム実行環境を更新する第１の命令が
実行されたときに前記セレクタで前記レジスタの１つを
選択し、後続する第２の命令が命令実行部で実行されプ
ログラム実行環境の更新が要求された場合には前記セレ
クタにより前記複数のレジスタの内の使用されていない
レジスタを選択することにより第１の命令で更新した前
記レジスタの内容を参照して分岐する命令のハザードを
回避可能にしたことを特徴とする中央処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7491687A JPS63240633A (ja) | 1987-03-27 | 1987-03-27 | 中央処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7491687A JPS63240633A (ja) | 1987-03-27 | 1987-03-27 | 中央処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63240633A true JPS63240633A (ja) | 1988-10-06 |
Family
ID=13561186
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7491687A Pending JPS63240633A (ja) | 1987-03-27 | 1987-03-27 | 中央処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63240633A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04326126A (ja) * | 1991-04-25 | 1992-11-16 | Fuji Xerox Co Ltd | ディジタル計算機のレジスタファイルおよびそれを用いた命令実行方式 |
-
1987
- 1987-03-27 JP JP7491687A patent/JPS63240633A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04326126A (ja) * | 1991-04-25 | 1992-11-16 | Fuji Xerox Co Ltd | ディジタル計算機のレジスタファイルおよびそれを用いた命令実行方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0487317B1 (en) | Processor and method for parallel processing | |
| JP3578883B2 (ja) | データ処理装置 | |
| KR920004290B1 (ko) | 명령파이프라인방식의 마이크로프로세서 | |
| JP2004529405A (ja) | 依存性を決定するためのコンテンツ・アドレス指定可能メモリを実装したスーパースケーラ・プロセッサ | |
| JP2003058381A (ja) | プログラムによる例外処理設定を可能にしたプロセッサ | |
| JPS63240633A (ja) | 中央処理装置 | |
| EP0397414A2 (en) | Control device having a function of modifying a microinstruction | |
| JPH0248932B2 (ja) | ||
| JP2577023B2 (ja) | 情報処理装置のアドレス拡張制御方式 | |
| JPH07219766A (ja) | 演算処理装置 | |
| CN109948785B (zh) | 一种高效的神经网络电路***和方法 | |
| JP3526773B2 (ja) | マルチプロセッサ装置およびその制御方法 | |
| JP2924735B2 (ja) | パイプライン演算装置及びデコーダ装置 | |
| JPS62175831A (ja) | タグ付きパイプライン制御方式 | |
| JP3531856B2 (ja) | プログラム制御方法及びプログラム制御装置 | |
| EP0862112A2 (en) | Data processing system having an instruction pipeline | |
| JP2825315B2 (ja) | 情報処理装置 | |
| JPH11161491A (ja) | 汎用プロセッサ | |
| JPH05341995A (ja) | プロセッサにおける命令制御方法及びプロセッサ | |
| JP2000322256A (ja) | 情報処理装置 | |
| JP2002351658A (ja) | 演算処理装置 | |
| JPH04287227A (ja) | 演算処理装置 | |
| JPH02181859A (ja) | コプロセッサ・インタフェース回路 | |
| JPH01142942A (ja) | レジスタ退避方式 | |
| JPS6242240A (ja) | 情報処理装置 |